



2021-2022 学年第二学期期末考试 A 卷

一、填空题


1. 无符号十六进制数 $(AFC)_{16}$ 的十进制表示为_____。
2. $(0100\ 0101)_{8421BCD}$ 表达六位二进制数, 其对应格雷码为_____。
3. 若某种逻辑函数的对偶式 $L' = \overline{AB} \cdot (\overline{BC} + D)$, 则 $L \odot 0$ 的最简与或表达式为_____。
4. 采用输出低电平有效的 3—8 线译码器构成逻辑电路如图 4 图所示, 其中 A_0 和 Y_6 分别为 LSB, 则其最大项表达式 $F(A, B, C) = \Pi M(\quad)$ 。



5. 一个反相器的输入和输出波形如图 5 所示, 其传输延迟时间 T_{pd} 为_____。
6. 已知 3.3V 供电的 CMOS 二输入与非门芯片 $V_{IL(max)} = 0.8V, V_{OL(max)} = 0.2V, V_{IH(min)} = 2.0V, V_{OH(min)} = 3.1V$, 当输入端 A 的电平为 1.65V, 输入端 B 的电平为 0.4V 时, 逻辑门的输出逻辑为_____。
7. 某小逻辑门输入 A、B 和输出 F 的波形如图 7 所示, 则该逻辑门为_____。
8. 题图 8 对应的电路用 Verilog HDL 可表达为 assign _____。



题 7 图



题 8 图

9. 输入低电平有效的 8—3 线优先译码器, 若 D_0 (LSB) 为最高优先级, 当原码输出 $y_2, y_1, y_0 = 011$ 时 (y_2 为 MSB), 输入信号 $D_7, D_6, D_5, D_4, D_3, D_2, D_1, D_0$ 取值为_____。
10. 数字逻辑电路中, 出现冒险现象主要是电路中存在_____。
11. 将一个移位寄存器的无符号数放大 8 倍, 需要经过_____个移位时钟脉冲。
12. 模 7 减法计数器从 1 开始计数, 经过 2022 个计数脉冲后其计数值为_____。

13. 用四片内部结构为单体 2 维地址译码的 $4M \times 4bit$ DRAM 芯片, 构成一个容量为 $4M \times 16bit$ 的缓冲空间。若其地址为 9 位, 则其行地址应有_____位。
14. 数字 IC 的系统时钟输入端通常会采用_____电路作为缓冲器, 以将易畸变的周期性波形整形成为理想的矩阵波。
15. 某 MCU 内置单极性的线性 D/A。校准后当输出模拟量为 0.5V, 对应的数字量为 $0xFA$; 若要输出 2.8V 的直流电压, 则对应的数字量为_____。

二、简答题

1. 用代数法求逻辑函数 L 的最简与或式。



$$L = A\bar{C} + \bar{A}B\bar{C} + B\bar{C} + \bar{A}BC$$

2. 用卡诺图化简求逻辑函数 L 的最简与或式。

$$L(A, B, C, D) = \sum m(0, 1, 3, 5, 8, 10, 14) + \sum d(2, 9, 13)$$


三、波形图

1. 根据下图的电路和 X 的输入波形, 画出对应的 $Q_1, J_2(K_2), Q_2$ 的功能仿真波形 (初始态为 0)。



四、组合逻辑电路分析

1. 根据 A, B 和 C, D 两组输入构成的点阵图所示电路, 直接写出 F 对应的逻辑函数, 并设法得到最小项的标准与或式。



2. 利用 ROM 来实现该组合电路。如果将 A, B, C, D 分别接至 ROM 的地址输入端 $A_3 \sim A_0$ (A_0 为 LSB), 请填写下表 ROM 中每个寻址单元所存储的数据内容。

$A_3 \sim A_0$	F	$A_3 \sim A_0$	F	$A_3 \sim A_0$	F	$A_3 \sim A_0$	F
0000		0100		1000		1100	
0001		0101		1001		1101	
0010		0110		1010		1110	
0011		0111		1011		1111	

3. 根据题意简要说明该逻辑功能 (20 字以内), 并补充相应 Verilog HDL 代码。
功能说明 _____。

```

module test(A,B,C,D,F);
    input A,B,C,D;
    output F;
    _____;
    always@(*) begin
        if ( _____ ) F = 1'b1;
        else F = 1'b0;
    end
endmodule

```

五、组合电路应用设计。

用 A, B, C, D 四种药物指定的治疗方案需满足以下条件:

- 1.) 要么不用 A, 若使用 A, 则不能使用 D.
- 2.) 要么不用 B, 若使用 B, 则必须使用 D.
- 3.) B 和 C 要么同时使用, 要么都不用.
- 4.) A 和 C 中仅能有一种被使用.

假定该药物为 1, 不使用为 0; 方案可行为 1, 不可行为 0;


1. 请写出以上各限定条件对应的逻辑表达式;

$F_1 =$ _____;
 $F_2 =$ _____;
 $F_3 =$ _____;
 $F_4 =$ _____;

2. 请写出可行方案最简逻辑表达式 F, 并填写真值表;

A	B	C	D	F	A	B	C	D	F
0	0	0	0	1	1	0	0	0	1
0	0	0	1	1	1	0	0	1	1
0	0	1	0	1	1	0	1	0	1
0	1	0	0	1	1	1	0	0	1
0	1	0	1	1	1	1	0	1	1
0	1	1	0	1	1	1	1	0	1
0	1	1	1	1	1	1	1	1	1

3. 若用一个 8 选 1 的多路选择器(MUX)来实现上述治疗方案可行性判别。请在下图中分别标出各输入管脚的逻辑电平(图中括号内, 可填入反变量)。其中 E 为使能端, S_2, S_1, S_0 为通道选择端(S_2 为 MSB), 当 E 有效时 $F = D_{S_2 S_1 S_0}$, 当 E 无效时 $F = 0$ 。



六、时序电路分析

请分扩由 8421BCD 码十进制同步加法计数器 CNT10 和逻辑门构成如下图所示的电路 (CNT10 功能说明详见 Page10 附录), 并解答如下问题。

1. 1) PE 为 (同步/异步) 预置信号:

2) PE 的逻辑表达式为

PE = _____;

2. 画出状态转移图;

0000 →

3. 简要说明该电路的功能(20 字以内), 并根据画出的状态图判断是否能自启动。

4. 请按如下要求将下面的 Verilog HDL 代码衣完整

1) 异步复位信号(CR_n 为低电平时, 初始状态设置为 0;

2) CR_n 信号为高电平时, CT 模块具有与本题小题 2 相同的状态转移图;


```

module CT(CP, CR_n, Q);
    input CP, CR_n;
    output reg [3:0] Q;
    always @ (CP) begin
        if (CR_n == 1'd0)
            Q <= 1'd0;
        else if (Q == 1'd10)
            Q <= 1'd0;
        else if (Q == 1'd11)
            Q <= 1'd0;
        else
            Q <= Q + 4'd1;
    end
endmodule

```

七、用 D 触发器及部分组合逻辑设计如图所示的“001 序列检测器”(1 为序列的最后输入位)。其中 X 为序列信号输入，Y 为检测结果输出(设检出为 1)。

1. 根据状态转移图，填写状态表。




2. 若将电路无效状态 10 作为无关项，电路____(有/无)自启动能力。若不允误报，请写出输出函数和激励函数的最简与或式：

3. 根据小题 1 中的状态图，将检测电路的 Verilog HDL 描述补充完整。

```


module detect0(X, CP, CR_n, Y);
    input X, CP, CR_n;
    output reg Y;
    reg[1:0] current_state, next_state;
    always @(posedge CP, negedge CR_n) begin
        if (~CR_n) current_state <= 2'h0;
        else current_state <= next_state;
    end
    always @(current_state) begin
        case (current_state)
            2'h0: {Y, next_state} = X? 3'h1 : 3'h0;
            2'h1: {Y, next_state} = X? 3'h1 : 3'h0;
            2'h3: {Y, next_state} = X? 3'h1 : 3'h0;
            default: {Y, next_state} = 3'h0;
        end
    end
end
    
```

4. 依据小题 3 中的行为描述，若综合工具在 FPGA 器件上综合得到如下电路，其中 LUT 为 3 输入查找表，DFF 为 D 触发器。请填写各 LUT 内部 8bitRAM 需预加载的控制字(其中 LSB 对应 $A_2, A_1, A_0 = 3'b000$ 时的 L 输出值)。




八、综合题

在进行模拟/数字信号的转换过程中,由采样定理可知:采样频率 f_s 和输入模拟信号中最高频率分量的频率 f_{max} 必须满足 $f_s > 2f_{max}$ 关系式。某一声音信号采集系统功能框图如图所示,经麦克风声音采集、信号调理电路放大、AD转换模块,最后由存储控制器将数据存储到RAM。假设采集的目标声音信号最高频率是1KHz,ADC输出位数为8bit。试答以下问题:



- 1.若系统需要无失真采集1秒钟声音信号,该存储器RAM的最小容量是多少KB(Kilo-Bytes)?请给出计算依据。
- 2.若系统已按小题1配置了最小容量存储器。为采集更长时间的声音信号,需额外增加一片4Kx8bits的RAM,并通过在原存储控制器基础上增加一个寻址模块(AddrSelect)来管理系统原配置的RAM和新增的4KBRAM。要求访问新增存储器在内存空间上要求紧跟着原有RAM地址后面编排,寻址模块的Verilog HDL实现片段如下,请根据以上信息补充空白片段内容(详见后图并填入对应的小题号行中)。

```
module AddrSelect(cs,addr,OldCS,NewCS);
    parameter N= ① ;
    input [N-1:0]addr;
    input cs; //高电平有效
    output OldCS,NewCS; //高电平有效
    wire lmpOld,lmpNew;
    //and(Y,A,B) not(Y,A) (Y:output, A B:input).
    and(NewCS,cs,lmpNew);
    and(OldCS,cs,lmpOld);
    not(lmpNew, ② );
    assign tnpOld=(addr[ ③ ]== ④ )?1:0;
endmodule
```



附录

CNT10 是 8421BCD 码十进制同步加法计数器,具有高电平有效的计数允许端 CEP、CET。预置数据端为 D_3, D_2, D_1, D_0 (D_3 为最高位),输出数据端为 Q_3, Q_2, Q_1, Q_0 (Q_3 为最高位)。器件功能如下表所示:

输入										输出			
清零	预置	使能	时钟	预置数据输入				数据输出				进位	
$\overline{CLR}$	$\overline{PRE}$	CEP	CET	CP	D_3	D_2	D_1	D_0	Q_3	Q_2	Q_1	Q_0	TC
L	X	X	X	X	X	X	X	X	L	L	L	L	L
H	L	X	1	D_3^*	D_2^*	D_1^*	D_0^*		Q_3	Q_2	Q_1	Q_0	H
H	H	L	X	X	X	X	X	X	保持	保持	保持	保持	H
H	H	X	L	X	X	X	X	X	保持	保持	保持	保持	H
H	H	H	1	X	X	X	X	X	计数	计数	计数	计数	L

注:1) D_0^* 表示CP脉冲上升沿之前瞬间 D_0 的电平。

2) *表示只有当 $Q_3 Q_2 Q_1 Q_0 = 1001$ 且CET=1时, TC 输出为高电平,其余均为低电平。

3) $Q_3^* Q_2^* Q_1^* Q_0^* = 10 \sim 15$ 时 $Q_3^{n+1} Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = Q_3^n Q_2^n Q_1^n Q_0^n + 1$ 。