


习题五

5.4 在下图 (a) 所示的D触发器电路中, 若输入端D的波形如图 (b) 所示, 试画出输出端Q的波形 (设触发器初态为0)。



答:

该逻辑电路中使用了与非门构成的基本RS触发器, 其中:

$$R = \overline{CP} \cdot \overline{D} = \overline{CP} + D$$

$$S = \overline{CP} \cdot D = \overline{CP} + \overline{D}$$

输出波形图如图5-3所示。





图5-3 Q端输出波形

【分析】

如果直接画出触发器的内部结构, 则按照电路进行分析, 即寻找基本的RS触发器, 然后分析触发器的激励端RS的表达式, 最后通过触发器的类型是与非门还是或非门构成的触发器确定功能。

5.5 分析图 (a) 所示的电路, 试画出在图 (b) 所示的时钟脉冲作用下, A、B 和Q 端的输出波形 (设触发器初态为0)。



答:

电路中有一个下降沿触发的钟控D触发器，输入 $D = \bar{Q}$ ，输出状态 Q ， $A = CP \cdot Q$ ， $B = CP \cdot \bar{Q}$ ，据此画出 Q 、 A 、 B 的输出波形图如图5-4所示。





图5-4 Q 、 A 、 B 输出波形

【分析】

触发器电路的变化过程如下：在 CP 时钟的下降沿，触发器根据当前 D 端的输入发生状态的改变，然后状态的改变导致输出 A 、 B 以及 D 端发生相应的变化。

5.6 分析图（a）所示的电路，已知触发器初态为0，时钟脉冲 CP 和输入信号 A 的波形如图（b）所示，试画出 Q 端的输出波形。



答:

该逻辑电路以下降沿触发的钟控JK触发器为主要器件，其中：

$$J = A \quad K = 0 \quad R_D = \overline{CP \cdot Q} = \overline{CP} + \bar{Q}$$

R_D 为直接置0端，当 $R_D = 0$ 时触发器状态置为0，画出 Q 端输出波形图如图5-5所示。




图5-5 Q输出波形


【分析】

(1) 注意空心圈在逻辑电路图的不同位置表示不同的含义：**C1**钟控端的空心圈表示下降沿触发；与非门中与门符号后面的空心圈表示非；**R_D**和**S_D**端的空心圈则表示输入低电平有效。

(2) 一般来说，对于悬空的引脚，如**S_D**端，视作输入高电平1。

(3) **RD**端为直接置0端，只要输入低电平，触发器的状态立刻变为0状态（ $Q=0$ ， $\bar{Q}=1$ ），不需要时钟端的配合。

5.7 设下图中各触发器初态为0，分别画出各个触发器在CP的作用下的输出波形。



答：

(1) 图a为上升沿触发的钟控RS触发器，输入端 $R=Q$ ， $S=\bar{Q}$ ，画出输出波形如图5-6所示。




图5-6 触发器波形图

(2) 图b为上升沿触发的钟控D触发器，输入端 $D = \bar{Q}$ ，画出输出波形如图5-7所示。




图5-7 触发器波形图

(3) 图c为下降沿触发的钟控T触发器，输入端 $T = \bar{Q}$ ，画出输出波形如图5-8所示。




图5-8 触发器波形图

(4) 图d为下降沿触发的钟控JK触发器，输入端 $J = Q$ ， $K = \bar{Q}$ ，画出输出波形如图5-9所示。





图5-9 触发器波形图

5.9 分析下图 (a) 所示的逻辑电路，各触发器初始状态为0，输入信号及CP 端的波形如图 (b) 所示，试画出Q1、Q2 的波形图。



答：

两个触发器均为下降沿触发的钟控JK触发器，根据电路图有：

$$C1 = A \quad J1 = K1 = 1 \quad R_D = \overline{Q2}$$

$$C2 = CP \quad J2 = Q1 \quad K2 = 1$$

画出波形图如图5-11所示。





图5-11 波形图

【分析】

电路由两个下降沿触发的钟控JK触发器构成，两个触发器的时钟信号分别为A和CP，这说明电路状态的改变发生在A或者CP的下降沿，根据此时触发器的输入确定触发器的状态。此外，由于第一个触发器的RD端连接了第二个触发器的Q端，因此在第二个触发器处于1状态的时候，第一个触发器被直接置0。

5.10 分析下图 (a) 所示的逻辑电路, 设各触发器初态为0, 已知CP 端的输入波形如图 (b) 所示, 试画出输出端F的输出波形。



答:

两钟控D触发器分别为上升沿触发和下降沿触发, F为两触发器输出结果的与非值。假设下降沿触发的钟控D触发器状态为Q1, 上升沿触发的钟控D触发器状态为Q2, 有:

$$D1 = \overline{Q2} \quad D2 = Q1 \quad F = \overline{Q2} \cdot \overline{Q1} \quad R_D = Q1$$

画出波形图如图5-12所示。





图5-12 波形图

【分析】

本题需要注意的是两个触发器的触发时间不同, 一个是上升沿, 一个是下降沿, 因此在时钟信号CP的上升沿和下降沿均要进行触发器状态的判断。

5.11 分析下图 (a) 所示的逻辑电路，分别画出各个触发器在CP的作用下的输出波形（设各触发器初态为0）。



答:
该逻辑电路由一个钟控JK触发器和一个钟控D触发器组成，两触发器均为下降沿触发。根据电路有

$$J = \overline{Q_1} \quad K = A \quad C1 = CP \quad D = \overline{Q_2} \quad C2 = Q_1$$

画出波形图如图5-13所示。





图5-13 波形图

【分析】

本题需要注意的是第二个D触发器的时钟端连接到第一个触发器的Q端，因此第二个触发器状态改变发生在第一个触发器从状态1变为状态0的时刻。

5.12 分析下图 (a) 所示的逻辑电路，分别画出各个触发器在CP的作用下的输出波形（设各触发器初态为0）。



答:
该逻辑电路由一个下降沿触发的钟控D触发器与一个上升沿触发的钟控JK触发器组

成，根据电路有：

$$D1 = D \quad J2 = K2 = \overline{Q1}$$

画出波形图如图5-14所示。





图5-14 波形图

5.13 分析下图 (a) 所示的逻辑电路，设各触发器初始状态为0，试画出在下图 (b) 所示的CP信号作用下，Q1、Q2、Q3 端输出电压的波形。



答：

该逻辑电路由3个下降沿触发的钟控D触发器组成，根据电路有：

$$C1 = CP \quad D1 = \overline{Q1}$$

$$C2 = \overline{Q1} \quad D2 = \overline{Q2}$$

$$C3 = \overline{Q2} \quad D3 = \overline{Q3}$$

画出波形图如图5-14所示。




图5-12 波形图