

填空题:

1. 由 3 个 T 触发器构成的同步二进制减法计数器初态为 $Q_2^n Q_1^n Q_0^n = 110$, 经过 2015 个计

算脉冲后, 计数器状态为 $Q_2^{n+1} Q_1^{n+1} Q_0^{n+1} = \underline{111}$

2. 一片具有 4 个 Bank 的同步 DRAM 行地址为 13 位, 列地址为 9bit, 数据宽度为 16bit。总存储容量为 256Mbit。若要求每个存储 cell 的 refresh 周期不大于 32ms, 则每次行刷新间隔约为 3.9us

3. 用 Verilog 语法表达的 8'h34 数对应的 8421BCD 码为 (1001 0010)_{8421BCD}

4. 采用 CMOS 工艺制造的数字 IC, 静态功耗极低。影响其动态功耗的三大因素为 翻转频率、负载电容和供电电压

5. CMOS 与非门芯片, 若部分输入管脚悬空, 则输出逻辑电平 不可预测

6. 将周期性正弦波信号转换为同频率的数字脉冲波形可用 施密特触发器

7. 单稳态电路在触发脉冲边沿作用下可输出一定宽度的暂态脉冲, 其暂态脉冲宽度主要由 RC 定时参数决定

8. 谐振频率为 11.0592MHz 的石英晶体振荡器, 当用作 9600bps 的二进制串行通信输出时钟时, 至少需用 11 个触发器来构造分频器。

9. 逻辑函数 $F = \overline{AC}(B+\overline{D}) + B\overline{C}$ 的对偶表达式 $F' = \underline{\hspace{2cm}}$

10. 可编程逻辑 CPLD 中组合逻辑用 大与或阵列实现, 而 FPGA 中则是用 小 SRAM 构成的 LUT实现。

11. 可编程逻辑器件 FPGA 中 触发器资源丰富, 故大规模状态机通常可用独热码实现, 以简化状态译码逻辑。而在 CPLD 中由于组合逻辑较多, 通常采用 格雷码来编码表达状态, 以减少毛刺。

12. 输出低电平有效的二—十进制译码器, 当输出 $Y_9 Y_8 Y_7 \cdots Y_1 Y_0 = 0x3ef$ 时, 输入地址信号

$A_3 A_2 A_1 A_0$ 为 0101。

13. 通信协议状态机实现中, 若状态表达采用 8 位二进制数构成的独热码 (One-hot code), 最多可提供 8 个状态。

14. 12 位线性单极性 A/D, 当输入样点 $V_i = 1V$ 时, 转换后数字量为 0x1f4。则转换得到数字量 0x2ee 对应的模拟输入样点值为 1.4V

15. 用 LUT 技术实现两个 8 位无符号二进制数相乘, 所需存储容量为 128KBytes

16. LCD 显示器分辨率为 1024x768, 当采用 24bit 真彩显示, 刷新率为 60Hz 时, 显示缓冲区至少应为 2.304MBytes;

17. 8 个 D 触发器构成的扭环型移存计数器计数模为 16

18. 逻辑函数 $F = \overline{\overline{AC}(B+\overline{D}) + B\overline{C}}$, 则 $F \oplus 1 = \overline{\overline{AC}(B+\overline{D}) + B\overline{C}}$

19. 7Bit ASCII 码 “D” 对应的十六进制数为 0x44, 在串行传输时当采用奇校验方式时, 需增加的一位校验位 $P = \underline{1}$

20. D 触发器输出 Q 端与一输入信号异或后接至其输入 D 端后则变成了 T 触发器

21. 以 4 倍采样频率采集的一个完整波形周期序列由 200 个 16bit 采样数字样点值构成。当以每个样点数据 2us 更新速率循环写入 +5V 供电的 1MSPS D/A 转换器时, D/A 输出端得到的无失真模拟信号重复频率为 2.5KHz

22. 十进制数 $(10.875)_{10}$ 的二进制表示为 $(1010.111)_2$ ，用 8421BCD 码表示为_____。
23. 当 3.3V 和+5V 分别供电的 CMOS 数字 IC 信号互联时，除了考虑负载能力外，还需要重点解决电平匹配问题。
24. Flash 架构全并行 A/D 转换速率最快的原因是每个量化区间同时比较，逐次比较型 A/D 除了每个时钟转换 1 位外，还可以随时按需启动转换，适用于工业现场控制领域。
25. OD 门正常输出因需外接上拉电阻，翻转频率不高。故当需要多输出并联高速工作时，可采用多个三态门并联控制输出。
26. 用于数据存储的 NAND Flash 是一种存储容量大，性价比高的 NV-RAM。其读取速度快，但存在擦除/编程时间长次数受限的固有缺点。
27. Verilog always 语句中 $Q[3:0] \leq \{Q[2:0], Q[3]\}$ 实现的操作功能是 4 位循环移位
-
28. 同一逻辑函数中同下标的最小项 m_i 和最大项 M_i 的关系为 $m_i = M_i$