

从大纲入手进行复习

第 1、2 章 数字逻辑基础

主要内容：

- 数字信号与数字电路的基本概念
- 数制及不同进制的相互转换、二进制码
- 基本逻辑运算
- 逻辑函数及逻辑问题的描述
- 逻辑代数的基本定律及规则
- 逻辑函数的化简（代数法、卡诺图法）

基本要求：

了解数字信号的特点及表示方法。

掌握常用二——十、二——八、二——十六进制的转换。

掌握 8421BCD 码，了解格雷码，理解有权码和无权码。

掌握基本逻辑运算与、或、非。

掌握逻辑问题的四种表达方法及其相互转化。（真值表、表达式、逻辑图、卡诺图）

熟悉常用逻辑代数的基本定律及规则，熟悉逻辑函数表达式的变换，熟悉逻辑函数的代数化简法。


掌握逻辑函数的卡诺图化简法，理解最小项，会利用无关项。（熟悉卡诺图化简的几个原则）。

出题方式：填空、化简运算（含代数化简、卡诺图化简）


注：PPT内容都是从老师的PPT上截的，主要是一些难以板书的信息。PPT辅助板书，讲课主要依靠板书。

定时图（时序图）：

D触发器的时序图



3、二进制数波形表示



十进制小数转换为二进制:

b. 小数的转换:

对于二进制的小数部分可写成

$$(N)_D = b_{-1} \times 2^{-1} + b_{-2} \times 2^{-2} + \cdots + b_{-(n-1)} \times 2^{-(n-1)} + b_{-n} \times 2^{-n}$$

将上式两边分别乘以2, 得

$$2 \times (N)_D = b_{-1} \times 2^0 + b_{-2} \times 2^{-1} + \cdots + b_{-(n-1)} \times 2^{-(n-2)} + b_{-n} \times 2^{-(n-1)}$$

由此可见, 将十进制小数乘以2, 所得乘积的整数即为 b_{-1}

不难推知, 将十进制小数每次除去上次所得积中的整数再乘以2, 直到满足误差要求进行“四舍五入”为止, 就可完成由十进制小数转换成二进制小数。

例 将十进制小数 $(0.39)_D$ 转换成二进制数,要求精度达到1%

由二进制
位数决定

**解 由于精度要求达到1%，需要精确到二进制小数7位，
即 $1/2^7=1/128$ 。**

$$\begin{array}{ll} 0.39 \times 2 = 0.78 & b_{-1} = 0 \\ 0.78 \times 2 = 1.56 & b_{-2} = 1 \\ 0.56 \times 2 = 1.12 & b_{-3} = 1 \\ 0.12 \times 2 = 0.24 & b_{-4} = 0 \end{array}$$

$$\begin{array}{ll} 0.24 \times 2 = 0.48 & b_{-5} = 0 \\ 0.48 \times 2 = 0.96 & b_{-6} = 0 \\ 0.96 \times 2 = 1.92 & b_{-7} = 1 \\ 0.92 \times 2 = 1.84 & b_{-8} = 1 \end{array}$$

计算时要多算1位，然后考虑“4舍5入”。 $b_{-8} = 1$ 产生进位。

所以

$$(0.39)_D = (0.0110010)_B$$

带符号二进制补码减法：

减法运算的原理：减去一个正数相当于加上一个负数

$A-B=A+(-B)$ ，对 $(-B)$ 求补码，然后进行加法运算。

例1.3.7 试用4位二进制补码计算5-2

解：因为 $(5-2)_{\text{补}}=(5)_{\text{补}}+(-2)_{\text{补}}$

$=0101+1110$

$=0011$

所以 $5-2=3$

$$\begin{array}{r} 0101 \\ + 1110 \\ \hline [1]0011 \end{array}$$

自动丢弃 ←

-2: 1010 (原码)

1101 (反码)

1110 (补码)

2.1.1 逻辑代数的基本定律和恒等式

1、基本定律和常用恒等式

自等律: $A + 0 = A$ $A \cdot 1 = A$

0、1律: $A + 1 = 1$ $A \cdot 0 = 0$

重叠律: $A + A = A$ $A \cdot A = A$

互补律: $A + \overline{A} = 1$ $A \cdot \overline{A} = 0$

还原律: $\overline{\overline{A}} = A$

交换律: $A + B = B + A$ $A \cdot B = B \cdot A$

结合律: $A + B + C = (A + B) + C$ $A \cdot B \cdot C = (A \cdot B) \cdot C$

分配律: $A (B + C) = AB + AC$ $A + BC = (A + B)(A + C)$

吸收律: $A + A \cdot B = A$ $A \cdot (A + B) = A$

反演律(摩根定理): $\overline{A + B} = \overline{A} \cdot \overline{B}$ $\overline{AB} = \overline{A} + \overline{B}$

其它常用恒等式

$$A + \overline{A} \cdot B = A + B$$

$$A \cdot (\overline{A} + B) = A \cdot B$$

$$AB + \overline{A}C + BC = AB + \overline{A}C$$

$$AB + \overline{A}C + BCD = AB + \overline{A}C$$

2. 反演规则：（取非）

对于任意一个逻辑表达式 L ，若将其中所有的与 $(\cdot)$ 换成或 $(+)$ ，或 $(+)$ 换成与 $(\cdot)$ ；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。

例2.1.1 试求 $L = \overline{A}\overline{B} + CD + 0$ 的非函数

解：按照反演规则，得

$$\overline{L} = (A + B) \cdot (\overline{C} + \overline{D}) \cdot 1 = (A + B)(\overline{C} + \overline{D})$$

3. 对偶规则: (和反演规则相比没有变量的取反了)

对于任何逻辑函数式 L , 若将其中的与 $(\cdot)$ 换成或 $(+)$, 或 $(+)$ 换成与 $(\cdot)$; 并将1换成0, 0换成1; 那么, 所得的新的函数式就是 L 的**对偶式**, 记作 L' 。

例: 逻辑函数 $L = (A + \bar{B})(A + C)$ 的对偶式为

$$L' = A \bar{B} + A C$$

当某个逻辑恒等式成立时, 则该恒等式两侧的对偶式也相等。
这就是**对偶规则**。利用对偶规则, 可从已知公式中得到更多的运算公式, 例如, 吸收律

$$A + \bar{A} \cdot B = A + B \qquad A \cdot (\bar{A} + B) = A \cdot B$$

2.2.2 最小项与最小项表达式

1. 最小项的定义和性质

n 个变量 $X_1, X_2, \dots, X_n$ 的最小项是 n 个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积项中出现，且仅出现一次。一般 n 个变量的最小项应有 2^n 个。

例如， A 、 B 、 C 三个逻辑变量的最小项有 ($2^3 =$) 8个，即

$$\overline{A}\overline{B}\overline{C}、\overline{A}\overline{B}C、\overline{A}B\overline{C}、\overline{A}BC、A\overline{B}\overline{C}、A\overline{B}C、AB\overline{C}、ABC$$

$\overline{A}B$ 、 $\overline{A}BC\overline{A}$ 、 $A(B+C)$ 等则不是最小项。

a、最小项的性质

三个变量的所有最小项的真值表

A	B	C	$\overline{A}\overline{B}\overline{C}$	$\overline{A}\overline{B}C$	$\overline{A}B\overline{C}$	$\overline{A}BC$	$A\overline{B}\overline{C}$	$A\overline{B}C$	$AB\overline{C}$	ABC
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

- 对于任意一个最小项，只有一组变量取值使得它的值为1；
- 任意两个最小项的乘积为0；
- 全体最小项之和为1。

b、最小项的编号

三个变量的所有最小项的真值表

			m_0	m_1	m_2	m_3	m_4	m_5	m_6	m_7
A	B	C	$\bar{A}\bar{B}\bar{C}$	$\bar{A}\bar{B}C$	$\bar{A}B\bar{C}$	$\bar{A}BC$	$A\bar{B}\bar{C}$	$A\bar{B}C$	$AB\bar{C}$	ABC
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	0	0	0	0	0	0
0	1	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	1	0	0	0	0
1	0	0	0	0	0	0	1	0	0	0
1	0	1	0	0	0	0	0	1	0	0
1	1	0	0	0	0	0	0	0	1	0
1	1	1	0	0	0	0	0	0	0	1

最小项的表示：通常用 m_i 表示最小项， m 表示最小项，下标 i 为最小项号。

1. 最大项的定义和性质

n 个变量 $X_1, X_2, \dots, X_n$ 的最大项是 n 个因子或项，每个变量都以它的原变量或非变量的形式在或项中出现，且仅出现一次。一般 n 个变量的最大项应有 2^n 个。

例如， A, B, C 三个逻辑变量的最大项有 ($2^3 =$) 8个，即

$$\begin{aligned} &(\bar{A} + \bar{B} + \bar{C}), (\bar{A} + \bar{B} + C), (\bar{A} + B + \bar{C}), (\bar{A} + B + C), \\ &(A + \bar{B} + \bar{C}), (A + \bar{B} + C), (A + B + \bar{C}), (A + B + C) \end{aligned}$$

2.3.1 逻辑函数的最简形式

逻辑函数有不同形式，如与-或表达式、与非-与非表达式、或-与表达式、或非-或非表达式以及与-或-非表达式等。

将其中**包含的与项数最少**，且**每个与项中变量数最少**的与-或表达式称为**最简与-或表达式**。

$$L = AC + \bar{C}D$$

$$= \overline{\overline{A} \overline{C}} \cdot \overline{\overline{C} \overline{D}}$$

$$= (A + \bar{C})(C + D)$$

$$= \overline{(A + \bar{C}) + (C + D)}$$

$$= \overline{AC + \bar{C}D}$$

“与-或” 表达式

“与非-与非” 表达式

“或-与” 表达式

“或非 - 或非” 表达式

“与-或-非” 表达式

2.3.2 逻辑函数的代数化简法

1、逻辑函数的化简

化简的主要方法：

1. 公式法（代数法）
2. 图解法（卡诺图法）

代数化简法：

运用逻辑代数的基本定律和恒等式进行化简的方法。

并项法： $A + \overline{A} = 1$

$$L = \overline{A} \overline{B} \underline{C} + \overline{A} \overline{B} \underline{\overline{C}} = \overline{A} \overline{B} (C + \overline{C}) = \overline{A} \overline{B}$$

吸收法: $A + AB = A$

$$L = \underline{\bar{A}B} + \underline{\bar{A}B}CD(E + F) = \bar{A}B$$

消去法: $A + \bar{A}B = A + B$

$$L = AB + \underline{\bar{A}C} + \underline{\bar{B}C} = AB + (\bar{A} + \bar{B})C \quad \boxed{\bar{A} + \bar{B} = \overline{AB}}$$

$$= AB + \overline{ABC} = AB + C \quad \boxed{A + \bar{A}B = A + B}$$

配项法: $A + \bar{A} = 1$

$$L = AB + \bar{A}\bar{C} + \underline{B\bar{C}} = AB + \bar{A}\bar{C} + \underline{(A + \bar{A})B\bar{C}}$$

$$= \underline{AB} + \underline{\bar{A}\bar{C}} + \underline{AB\bar{C}} + \underline{\bar{A}B\bar{C}}$$

$$= (\underline{AB + AB\bar{C}}) + (\underline{\bar{A}\bar{C} + \bar{A}\bar{C}B})$$

$$= AB + \bar{A}\bar{C}$$

代数法化简在使用中遇到的困难：

1. 逻辑代数与普通代数的公式易混淆，化简过程要求对所有公式熟练掌握；
2. 代数法化简无一套完善的方法可循，它依赖于人的经验和灵活性；
3. 用这种化简方法技巧强，较难掌握。特别是对代数化简后得到的逻辑表达式是否是最简式判断有一定困难。

卡诺图法可以比较简便地得到最简的逻辑表达式。

1、卡诺图的引出

卡诺图：将 n 变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样，所得到的图形叫 n 变量的卡诺图。

逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，那么就称这两个最小项在逻辑上相邻。

**非常重要的性质！！！！
后面会有体现！**

如最小项 $m_6 = ABC\bar{C}$ 与 $m_7 = ABC$ 在逻辑上相邻

m_6	m_7
-------	-------

两变量卡诺图

A \ B	0	1
0	m_0	m_1
1	m_2	m_3

三变量卡诺图

A \ BC		B			
		00	01	11	10
A	0	m_0	m_1	m_3	m_2
	1	m_4	m_5	m_7	m_6


四变量卡诺图

AB \ CD		C			
		00	01	11	10
A	00	m_0	m_1	m_3	m_2
	01	m_4	m_5	m_7	m_6
	11	m_{12}	m_{13}	m_{15}	m_{14}
	10	m_8	m_9	m_{11}	m_{10}

2、卡诺图的特点：各小方格对应于各变量不同的组合，而且上下左右在几何上相邻的方格内只有一个因子有差别，这个重要特点成为卡诺图化简逻辑函数的主要依据。

画包围圈时应遵循的原则：

- (1) 包围圈内的方格数一定是 2^n 个，且包围圈必须呈矩形。
- (2) 循环相邻特性包括上下底相邻，左右边相邻和四角相邻。
- (3) 同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方格。
- (4) 一个包围圈的方格数要尽可能多，包围圈的数目要可能少。



例1：画出逻辑函数

$L(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 8, 10, 11, 14, 15)$ 的卡诺图

当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中最小项对应的小方格填上1，其余的小方格填上0（有时也可用空格表示），就可以得到相应的卡诺图。任何逻辑函数都等于其卡诺图中为1的方格所对应的最小项之和。


L CD 00 01 11 10

AB	00	01	11	10
00	1	1	1	1
01	1	0	0	0
11	0	0	1	1
10	1	0	1	1

例：用卡诺图化简


$$L(A, B, C, D) = \sum m(0 \sim 3, 5 \sim 7, 8 \sim 11, 13 \sim 15)$$

圈1



$$L = D + C + \overline{B}$$

圈0



$$\overline{L} = B \overline{C} \overline{D}$$

$$L = D + C + \overline{B}$$

1非常多，这时
圈0就更快捷

3、具有无关项的化简

(1) 什么叫无关项:

在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任意项。

在含有无关项逻辑函数的卡诺图化简中，它的值可以取0或取1，具体取什么值，可以根据使函数尽量得到简化而定。

例：试写出判断1位十进制数(以8421BCD码表示)奇偶性电路的输出逻辑函数的最小项表达式。当十进制数为奇数时,电路输出为1；否则输出为0。并求简化的逻辑函数表达式。

解：(1) 输入变量用A、B、C、D表示，输出用L表示。当输入为1、3、5、7、9时，L为1；当输入为0、2、4、6、8时，L为0。其10~15六种为无关项，用d表示。


ABCD	L
0000	0
0001	1
0010	0
0011	1
0100	0
0101	1
0110	0
0111	1
1000	0
1001	1
1010	×
1011	×
1100	×
1101	×
1110	×
1111	×

$$L = \sum m(1,3,5,7,9) + \sum d(10,11,12,13,14,15)$$

(2) 画出卡诺图

(3) 卡诺图化简

$$L = D$$



将中间两列的无关项全部置成1，可以极大的简化式子

第 7 章 逻辑门电路

主要内容:

- 半导体器件的开关特性
- CMOS 逻辑门及其主要参数
- *TTL 逻辑门及主要参数

不考察

基本要求:

- 了解半导体器件的开关特性。
- 了解 COMS 反相器、COMS 与非门、COMS 或非门的结构和原理。
- 了解 TTL 器件与 CMOS 器件在性能上的差别。
- 掌握各种门（普通逻辑门、传输门、OC 门、三态门）的外特性及其应用。
- 理解逻辑门电路的传输特性和各项技术参数，如输出高低电平 V_{OH} 、 V_{OL} ，扇入-扇出系数、噪声容限、功耗（静态、动态）等。

出题方式：填空、画波形（给定 v_i ，画 v_o ）


3.2.2 CMOS 反相器

1. 工作原理

$$V_{TN} = 2\text{ V}$$

$$V_{TP} = -2\text{ V}$$

$$V_{DD} > (V_{TN} + |V_{TP}|)$$



v_i	v_{GSN}	v_{GSP}	T_N	T_P	v_O
0 V	0 V	-5 V	截止	导通	5 V
5 V	5 V	0 V	导通	截止	0 V


逻辑真值表

$v_i (A)$	$v_O (L)$
0	1
1	0

逻辑图

逻辑表达式

$$L = \overline{A}$$




3.2.3 其他基本CMOS 逻辑门电路

PMOS并联

NMOS串联

1. CMOS 与非门

(a) 电路结构



(b) 工作原理

A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	1
1	0	导通	截止	截止	导通	1
1	1	导通	截止	导通	截止	0

与非门

$$L = \overline{AB}$$



N输入的与非门的电路?


2. CMOS 或非门

PMOS串联

NMOS并联

$$V_{TN} = 2\text{ V}$$

$$V_{TP} = -2\text{ V}$$



A	B	T_{N1}	T_{P1}	T_{N2}	T_{P2}	L
0	0	截止	导通	截止	导通	1
0	1	截止	导通	导通	截止	0
1	0	导通	截止	截止	导通	0
1	1	导通	截止	导通	截止	0

N输入的或非门的电路的结构?


输入端增加有什么问题?

或非门

$$L = \overline{A + B}$$



例：分析CMOS电路，说明其逻辑功能。




$$\begin{aligned} L &= \overline{A \cdot B + X} \\ &= \overline{A \cdot B + \overline{A + B}} \\ &= \overline{A \cdot B + \overline{A} \cdot \overline{B}} \\ &= A \oplus B \end{aligned}$$

异或门电路


3.2.4 CMOS传输门(双向模拟开关)

1. 传输门的结构及工作原理


电路



逻辑符号



等效电路




3.3.2 CMOS漏极开路(OD) 门和三态输出门电路

1. CMOS漏极开路门


1.) CMOS漏极开路门的提出

输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。



(2) 漏极开路门的结构与逻辑符号

电路




逻辑符号



- (a) 工作时必须外接电源和电阻;
- (b) 与非逻辑不变
- (c) 可以实现线与功能;

漏极开路门输出连接



$$L = \overline{AB} \cdot \overline{CD}$$
$$= \overline{AB + CD}$$


当 $V_O = V_{OL}$

最不利情况:

只有一个 OD 门导通,
为保证低电平输出 OD 门的输出
电流不能超过允许的最大值
 $I_{OL(max)}$ 且 $V_O = V_{OL(max)}$, R_P 不
能太小。

$$I_{OL(max)} = \frac{V_{DD} - V_{OL(max)}}{R_{p(min)}} + I_{IL(total)}$$

$$R_{p(min)} = \frac{V_{DD} - V_{OL(max)}}{I_{OL(max)} - I_{IL(total)}}$$




当 $V_O = V_{OH}$



为使得高电平不低于规定的 V_{IH} 的最小值，则 R_p 的选择不能过大。

R_p 的最大值 $R_{p(max)}$:

$$R_{p(max)} = \frac{V_{DD} - V_{IH(min)}}{I_{OH(total)} + I_{IH(total)}}$$



2.三态(TSL)输出门电路



使能 EN	输入 A	输出 L
1	0	0
1	1	1
0	X	高阻

逻辑功能：高电平有效的同相逻辑门

扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。

(a) 带拉电流负载


当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。

高电平扇出数：

$$N_{OH} = \frac{I_{OH}(\text{驱动门})}{I_{IH}(\text{负载门})}$$

I_{OH} ：驱动门的输出端为高电平电流

I_{IH} ：负载门的输入电流为。




(b)带灌电流负载

当负载门的个数增加时，总的灌电流 I_{OL} 将增加，同时也将引起输出低电压 V_{OL} 的升高。当输出为低电平，并且保证不超过输出低电平的上限值。

$$N_{OL} = \frac{I_{OL}(\text{驱动门})}{I_{IL}(\text{负载门})}$$

I_{OL} ：驱动门的输出端为低电平电流

I_{IL} ：负载门输入端电流之和



主要内容:

- 组合逻辑电路的分析方法
- 组合逻辑电路的设计方法
- *组合逻辑电路的竞争冒险

常用组合逻辑电路(器件): 编码器(CD4532、74148)、译码器(74139、74138)及其应用、数据选择器(74151)、数值比较器(7485)及其应用、加法器的功能及其应用(74HC283)

基本要求:

- 掌握用小规模逻辑器件构成的组合电路的分析方法: 根据逻辑图,列出逻辑表达式,再列出真值表,最后确定其功能。
- 掌握用小规模逻辑器件构成的组合电路的设计方法: 先列出真值表,再写出逻辑表达式,最后画出逻辑图。

编码器和译码器: 掌握其定义和功能(能列出其功能表),掌握利用译码器实现逻辑函数的方法。注意区分非优先编码器和优先编码器的不同。

数据选择器: 掌握其定义和功能(能列出其功能表),掌握利用选择器器实现逻辑函数的方法,了解选择器的扩展。注意利用译码器和选择器实现函数的异同点。


数值比较器、加法器: 了解数值比较器的功能及应用;掌握一位半加器和一位全加器的表达式和功能,了解其应用。

会阅读常用 MSI 组合器件功能表,会分析和设计由组合逻辑功能部件构成的电路。


出题方式: 组合电路的分析与设计, MSI 组合器件的应用

4.1 组合逻辑电路分析

4.1.1 组合逻辑电路的定义



组合逻辑电路的一般框图



结构特征:

$$L_i = f(A_1, A_2, \dots, A_n) \quad (i=1, 2, \dots, m)$$

- 1、输出、输入之间没有反馈延迟通路
- 2、不含记忆单元

工作特征:

组合逻辑电路工作特点: 在任何时刻, 电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。

4.1.2 组合逻辑电路的分析方法

一. 组合逻辑电路分析


根据已知逻辑电路，经分析确定电路的逻辑功能。

二. 组合逻辑电路的分析步骤：

- 1、由逻辑图写出各输出端的逻辑表达式；
- 2、化简和变换逻辑表达式；
- 3、列出真值表；
- 4、根据真值表或逻辑表达式，经分析最后确定其功能。

例2 试分析下图所示组合逻辑电路的逻辑功能。

解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。



$$X = A$$

$$Y = \overline{\overline{A} \overline{B}} \cdot \overline{\overline{A} \overline{B}}$$

$$Z = \overline{\overline{A} \overline{C}} \cdot \overline{\overline{A} \overline{C}}$$

2、列写真值表

$$X = A$$

$$Y = \overline{\overline{AB} \cdot \overline{AB}} = \overline{AB} + \overline{AB}$$

$$Z = \overline{\overline{AC} \cdot \overline{AC}} = \overline{AC} + \overline{AC}$$

真值表

<i>A</i>	<i>B</i>	<i>C</i>	<i>X</i>	<i>Y</i>	<i>Z</i>
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	1	1
1	0	1	1	1	0
1	1	0	1	0	1
1	1	1	1	0	0

3、确定电路逻辑功能

这个电路逻辑功能是对输入的
二进制码求反码。最高位为
符号位，0表示正数，1表示负
数，正数的反码与原码相同；
负数的数值部分是在原码的基
础上逐位求反。 $X=A$ $Y=B$ 非 $Z=C$ 非

真值表 $XYZ=ABC$

<i>A</i>	<i>B</i>	<i>C</i>	<i>X</i>	<i>Y</i>	<i>Z</i>
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	1	1
1	0	1	1	1	0
1	1	0	1	0	1
1	1	1	1	0	0

4.2 组合逻辑电路的设计

4.2.1 组合逻辑电路的设计过程

一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。

二、组合逻辑电路的设计步骤

- 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；**
- 2、根据逻辑描述列出真值表；**
- 3、由真值表写出逻辑表达式；**
- 4、简化和变换逻辑表达式，画出逻辑图。**

例1 某火车站有特快、直快和慢车三种类型的客运列车进出，试设计一个指示列车等待进站的逻辑电路，当有两种或以上的列车等待进站时，要求发出信号，提示工作人员安排进站事宜。

解：（1）逻辑抽象

输入信号： A 、 B 、 C 分别表示特快、直快和慢车，且有进站请求时为1，没有请求时为0。

输出信号： L 表示进站状况，有两种以上的车进站为1，否则为0。

(2) 根据题意列出真值表

输 入			输 出
<i>A</i>	<i>B</i>	<i>C</i>	<i>L</i>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

(3) 写出输出逻辑表达式，并化简。


$$L = \overline{A}BC + A\overline{B}C + AB\overline{C} + ABC$$

$$L = AB + AC + BC$$

或者，直接用卡诺图化简得到
输出逻辑表达式。

(4) 根据输出逻辑表达式画出逻辑图。

表达式为最简与或式，用与门和或门实现两级“与-或”结构的最简电路如图。




4.3 组合逻辑电路中的竞争冒险

4.3.1 产生的竞争冒险的原因

不考虑门的延时时间，且 $B = \bar{A}$



$$L = A B = 0$$





$$L = A + B = 1$$



考虑门的延时时间，且用非门实现 $B = \bar{A}$ 时






竞争： 当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象。

冒险： 两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相乘或者相加。

由竞争而可能产生输出干扰脉冲的现象。

4.3.2 消去竞争冒险的方法

1. 发现并消除互补变量



$$L = (A + B)(\bar{A} + C)$$

$B = C = 0$ 时


$$L = A\bar{A}$$

可能出现竞争冒险。

为消掉 $A\bar{A}$, 变换逻辑函数式为

$$L = AC + \bar{A}B + BC$$

2. 增加乘积项，避免互补项相加



$$L = AC + B\bar{C}$$

当 $A=B=1$ 时

$$L = C + \bar{C}$$

$$L = AC + B\bar{C}$$

$$L = AC + B\bar{C} + AB$$

L	A	$B \ C$			
		00	01	11	10
	0	0	0	0	1
	1	0	1	1	1



当 $A=B=1$ 时，根据逻辑表达式有

$$L = C + \bar{C} + 1$$

AB

3. 输出端并联电容器

如果逻辑电路在较慢速度下工作，为了消去竞争冒险，可以在输出端并联一电容器，致使输出波形上升沿和下降沿变化比较缓慢，可对于很窄的跳变脉冲起到平波的作用。



4.4 若干典型的组合逻辑集成电路

4.4.1 编码器

1、编码器 (Encoder)的定义与分类

编码：赋予二进制代码特定含义的过程称为编码。

如：8421BCD 码中，用 1000 表示数字 8

如：ASCII 码中，用 1000001 表示字母 A 等

编码器：具有编码功能的逻辑电路。

1、编码器 (Encoder)的定义与分类

编码器的分类：普通编码器和优先编码器。


普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。

优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。

2、编码器的工作原理

(1) 4线—2线普通二进制编码器 (设计)

(a) 逻辑框图



$$Y_1 = \bar{I}_0 \bar{I}_1 I_2 \bar{I}_3 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3$$

$$Y_0 = \bar{I}_0 I_1 \bar{I}_2 \bar{I}_3 + \bar{I}_0 \bar{I}_1 \bar{I}_2 I_3$$

该表达式是否可以再简化?

(b) 逻辑功能表


I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

编码器的输入为高电平有效。

上述是将输入的其它12种组合对应的输出看做0。如果看做无关项，则表达式为

$$Y_1 = I_2 + I_3$$

$$Y_0 = I_1 + I_3$$



(2) 优先编码器线 (4—2 线优先编码器) (设计)

输入编码信号高电平有效，输出为二进制代码

输入为编码信号 $I_3 \sim I_0$ 输出为 $Y_1 Y_0$

输入编码信号优先级从高到低为 $I_3 \sim I_0$

(1) 列出功能表

输 入				输 出	
I_0	I_1	I_2	I_3	Y_1	Y_0
1	0	0	0	0	0
×	1	0	0	0	1
×	×	1	0	1	0
×	×	×	1	1	1

低 ← 高

(2) 写出逻辑表达式


$$Y_1 = I_2 \overline{I_3} + I_3$$

$$Y_0 = \overline{I_1} \overline{I_2} I_3 + I_3$$

(3) 画出逻辑电路 (略)

2 典型编码器电路

优先编码器CD4532的示意框图




优先编码器CD4532功能表

输 入									输 出				
EI	I_7	I_6	I_5	I_4	I_3	I_2	I_1	I_0	Y_2	Y_1	Y_0	GS	EO
0	×	×	×	×	×	×	×	×	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0	0	1
1	1	×	×	×	×	×	×	×	1	1	1	1	0
1	0	1	×	×	×	×	×	×	1	1	0	1	0
1	0	0	1	×	×	×	×	×	1	0	1	1	0
1	0	0	0	1	×	×	×	×	1	0	0	1	0
1	0	0	0	0	1	×	×	×	0	1	1	1	0
1	0	0	0	0	0	1	×	×	0	1	0	1	0
1	0	0	0	0	0	0	1	×	0	0	1	1	0
1	0	0	0	0	0	0	0	1	0	0	0	1	0

为什么要设计GS、EO输出信号？

**用二片CD4532构成16线-4线优先编码器，其逻辑图如下
图所示，试分析其工作原理。**


当使能端 $EI=0$ 时，无编码输出。




那块芯片的优先级高?

若无有效电平输入

若有效电平输入



若有效电平输入



4.4.2 译码器/数据分配器

1 译码器的定义与分类

译码：译码是编码的逆过程，它可将二进制码翻译成代表某一特定含义的信号（即电路的某种状态）。

译码器：具有译码功能的逻辑电路称为译码器。

译码器的分类：

唯一地址译码器 将一系列代码转换成与之一一对应的有效信号。


常见的唯一地址译码器：

- 二进制译码器
- 二—十进制译码器
- 显示译码器

代码变换器 将一种代码转换成另一种代码。

2线 - 4线译码器的逻辑电路(分析)

功能表



输 入			输出			
$\overline{E}$	A_1	A_0	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$
1	×	×	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0


$$\overline{Y}_0 = \overline{\overline{E} \overline{A_1} \overline{A_0}}$$

$$\overline{Y}_1 = \overline{\overline{E} \overline{A_1} A_0}$$


$$\overline{Y}_2 = \overline{\overline{E} A_1 \overline{A_0}}$$

$$\overline{Y}_3 = \overline{\overline{E} A_1 A_0}$$

(b) 3线-8线译码器 (74HC138)




逻辑图




逻辑符号

1、译码器的扩展

用74x139和74x138构成5线-32线译码器



2、用译码器实现逻辑函数。



当 $E_3 = 1$, $E_2 = E_1 = 0$ 时

$$\overline{Y_0} = \overline{A_2 \cdot A_1 \cdot A_0} = \overline{m_0}$$

$$\overline{Y_1} = \overline{\overline{A} \cdot B \cdot C} = \overline{m_1}$$

$$\overline{Y_2} = \overline{A \cdot \overline{B} \cdot C} = \overline{m_2}$$

·

·

·


$$\overline{Y_7} = \overline{A \cdot B \cdot C} = \overline{m_7}$$

3线-8线译码器的 $Y_0 \sim Y_7$ 含三变量函数的全部最小项。

基于这一点用该器件能够方便地实现三变量逻辑函数。

用一片74HC138实现函数 $L = \overline{A}\overline{C} + AB$

首先将函数式变换为最小项之和的形式




在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数。

4.4.3 数据选择器


1、数据选择器的定义与功能

数据选择器： 能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关， 又称“多路开关”。

数据选择的功能： 在通道选择信号的作用下，将多个通道的数据分时传送到公共的数据通道上去的。




2选1数据选择器



4选1数据选择器

(1) 逻辑电路

由3个2选1数据选择器构成4选1数据选择器。



(3) 数据选择器实现逻辑函数

例4.4.8 试用数据选择器实现下列逻辑函数


① 用4选1数据选择器实现 $L_0 = \overline{A}B + A\overline{B}$

② 用2选1数据选择器和必要的逻辑门实现 $L_1 = AB + \overline{A}\overline{C} + BC$

$$Y = \overline{S_1}\overline{S_0}D_0 + \overline{S_1}S_0D_1 + S_1\overline{S_0}D_2 + S_1S_0D_3$$



① 当 $S_1 = A$, $S_0 = B$,

$$D_0 = D_3 = 0, \quad D_1 = D_2 = 1$$



(4) 数据选择器构成查找表LUT

构成FPGA基本单元的逻辑块主要是查找表LUT。LUT实质是一个小规模的存储器，以真值表的形式实现给定的逻辑函数。3输入LUT的结构及逻辑符号如图。



(b) 符号

用查找表LUT实现逻辑函数

$$L_1 = AB + \overline{A}\overline{C} + BC$$


用LUT实现逻辑函数，变量 A、B、C 接选择输入端，对存储单元进行编程。

根据前面例题已知

$$\begin{aligned} L_1 &= AB + \overline{A}\overline{C} + BC \\ &= \sum m(3,4,6,7) \end{aligned}$$


$$D_0 = D_1 = D_2 = D_5 = 0$$

$$D_3 = D_4 = D_6 = D_7 = 1$$



(7) 集成电路数据选择器

8选1数据选择器74HC151




74HC151逻辑符号

数据选择器的扩展 --- 字的扩展

将两片74LS151连接成一个16选1的数据选择器，

利用最高位！！



1位数值比较器


一位数值比较器真值表

$$F_{A>B} = A \overline{B}$$

$$F_{A<B} = \overline{A} B$$

$$F_{A=B} = \overline{A} \overline{B} + AB$$

输 入		输 出		
A	B	$F_{A>B}$	$F_{A<B}$	$F_{A=B}$
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1



2、2 位数值比较器：

比较两个2 位二进制数的大小的电路

输入：两个2位二进制数 $A=A_1 A_0$ 、 $B=B_1 B_0$

能否用1位数值比较器设计两位数值比较器？

用一位数值比较器设计多位数值比较器的原则

当高位 (A_1 、 B_1) 不相等时，无需比较低位 (A_0 、 B_0)，高位比较的结果就是两个数的比较结果。


当高位相等时，两数的比较结果由低位比较的结果决定。

$$F_{A>B} = (A_1 > B_1) + (A_1 = B_1)(A_0 > B_0)$$

$$F_{A=B} = (A_1 = B_1)(A_0 = B_0)$$

$$F_{A<B} = (A_1 < B_1) + (A_1 = B_1)(A_0 < B_0)$$


两位数值比较器逻辑图



3 集成数值比较器

(1.) 集成数值比较器74HC85的功能


74HC85是四位数值比较器，其工作原理和两位数值比较器相同。




74HC85的示意框图

采用串联扩展方式数值比较器

用四片74HC85组成16位数值比较器（串联扩展方式）。



用74HC85组成16位数值比较器的并联扩展方式。



4.4.5 算术运算电路

1、半加器和全加器



两个1位二进制数相加时，不考虑低位来的进位的加法

---半加

在两个1位二进制数相加时，考虑低位进位的加法

---全加

加法器分为半加器和全加器两种。



(1) 1位半加器 (Half Adder)


不考虑低位进位，将两个1位二进制数A、B相加的器件。

- 半加器的真值表

- 逻辑表达式

$$S = \overline{A}B + A\overline{B}$$

$$C = AB$$



- 逻辑图



如用与非门实现最少要几个门？

(2) 全加器 (Full Adder)

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。

全加器真值表

A	B	C	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1




于是可得全加器的逻辑表达式为

$$S = \bar{A}\bar{B}C_i + \bar{A}B\bar{C}_i + A\bar{B}\bar{C}_i + ABC_i$$

$$= A \oplus B \oplus C_i$$

$$C_o = AB + \bar{A}\bar{B}C_i + \bar{A}BC_i$$

$$= AB + (A \oplus B)C_i$$




2、多位数加法器

- 如何用1位全加器实现两个四位二进制数相加？

$$A_3 A_2 A_1 A_0 + B_3 B_2 B_1 B_0 = ?$$

(1) 串行进位加法器



(2) 超前进位加法器

提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，**同时**获得该位全加的进位信号，而无需等待最低位的进位信号。

定义第 i 位的进位信号 (C_i)：

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

定义两个中间变量 G_i 和 P_i ：

$$G_i = A_i B_i$$

$$P_i = (A_i \oplus B_i)$$

$$C_i = G_i + P_i C_{i-1} \quad S_i = A_i \oplus B_i \oplus C_{i-1}$$

4位全加器超前进位信号的产生:

由于 $C_i = G_i + P_i C_{i-1}$ [$G_i = A_i B_i, P_i = (A_i \oplus B_i)$]

$$C_0 = G_0 + P_0 C_{-1}$$

$$C_1 = G_1 + P_1 C_0$$

$$C_1 = G_1 + P_1 G_0 + P_1 P_0 C_{-1}$$


$$C_2 = G_2 + P_2 C_1$$

$$C_2 = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_{-1}$$

$$\begin{aligned} C_3 &= G_3 + P_3 C_2 = G_3 + P_3 (G_2 + P_2 C_1) = G_3 + P_3 G_2 + P_3 P_2 C_1 \\ &= G_3 + P_3 G_2 + P_3 P_2 (G_1 + P_1 C_0) \end{aligned}$$


$$C_3 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 (G_0 + P_0 C_{-1})$$

超前进位产生电路



集成4位超前进位加法器74HC283

74HC283逻辑框图



3 减法运算

若 n 位二进制的原码为 $N_{\text{原}}$ ，则与它相对应的2的补码为

$$N_{\text{补}} = 2^n - N_{\text{原}}$$

补码与反码的关系式

$$N_{\text{补}} = N_{\text{反}} + 1$$

设两个数 A 、 B 相减，利用以上两式
可得

$$\underline{A - B} = A + \underline{B_{\text{补}}} - 2^n = A + \underline{B_{\text{反}} + 1} - 2^n$$

在实际应用中，通常是将减法运算变为加法运算来处理，
即采用加补码的方法完成减法运算。

1) $A-B \geq 0$ 的情况。

2) $A-B < 0$ 的情况。

$A=0101$, $B=0010$

$$\begin{array}{rcccccl} & \boxed{0} & 1 & 0 & 1 & A \\ & \boxed{1} & 1 & 0 & 1 & B_{\text{反}} \\ + & & & & 1 & \\ \hline 1 & \boxed{0} & 0 & 1 & 1 & \end{array}$$

舍弃

当 $A-B \geq 0$ 时，舍弃的进位为1，所得结果就是差的原码，不需再求反补。

$A=0010$, $B=0101$

$$\begin{array}{rcccccl} & \boxed{0} & 0 & 1 & 0 & A \\ & \boxed{1} & 0 & 1 & 0 & B_{\text{反}} \\ + & & & & 1 & \\ \hline 0 & \boxed{1} & 1 & 0 & 1 & \end{array}$$

舍弃

当 $A-B < 0$ 时，舍弃的进位为0，所得结果是补码，要得到原码需再求补。

输出为原码的4位减法运算逻辑图


A-B: A加B的补码

在 $A-B < 0$ 时, 即加补的进位信号为0, 所得的差是差绝对值的补码。

$CO=0$, 将 $D_0'D_1'D_2'D_3'$ 求补后输出(求反加1)

在 $A-B \geq 0$ 时, 如加补进位信号为1, 所得的差就是差的原码。


$CO=1$, 将 $D_0'D_1'D_2'D_3'$ 加0000后输出




按PLD中的与、或阵列是否编程分

PLD中的三种与、或阵列


与阵列固定，或阵列可编程(PROM)



与阵列、或阵列均可编程(PLA)



与阵列可编程，或阵列固定(PAL和GAL等)



5 锁存器和触发器

5.1 双稳态电路

5.2 SR锁存器


5.3 D锁存器

5.4 触发器的电路结构和工作原理

5.5 触发器的逻辑功能

5.1.2 最基本的双稳态电路

1. 电路结构





电路有两个互补的输出端

Q 端的状态定义为电路输出状态。

5.2 SR锁存器

5.2.1 基本SR 锁存器

1. 工作原理



现态： R 、 S 信号作用前 Q 端的状态，现态用 Q^n 表示。


次态： R 、 S 信号作用后 Q 端的状态，次态用 Q^{n+1} 表示。

或非门构成的基本SR锁存器功能表 $\bar{Q}$


S	R	Q	$\bar{Q}$	功能
0	0	不变	不变	保持
0	1	0	1	置0
1	0	1	0	置1
1	1	0	0	非定义状态

约束条件: $SR = 0$

工作波形



2. 基本SR锁存器的动态特性




定时图

t_{pLH} 和 t_{pHL} 分别为输出由低到高和由高到低时，相对于输入的延迟时间。

脉冲宽度 t_W ：如果输入脉冲宽度 $< t_W$ ，Q未越过介稳态点，S端信号撤出，会使输出状态不稳定。图中 t_{W1} 和 t_{W2} 均 $> t_W$ 。


5.2.2 门控SR 锁存器

1. 电路结构



简单SR锁存器

国标逻辑符号




使能信号控制门电路


5.3.1 D 锁存器的电路结构

1. 传输门控 D 锁存器


(1) 逻辑电路图



逻辑符号




(2) 工作原理




(a) $E=1$ 时
 TG_1 导通,
 TG_2 断开

$$Q = D$$




(b) $E=0$ 时
 TG_2 导通,
 TG_1 断开
 Q 不变



(3) 逻辑功能

D 锁存器的功能表




E	D	Q	$\bar{Q}$	功能
0	$\times$	不变	不变	保持
1	0	0	1	置0
1	1	1	0	置1

$E=0$, Q 不变

$E=1$ $Q = D$

2. 逻辑门控 D 锁存器

逻辑电路图



D 锁存器的功能表

E	D	Q	$\bar{Q}$	功能
0	$\times$	不变	不变	保持
1	0	0	1	置0
1	1	1	0	置1

$E=0$

Q 不变

$E=1$

$D=0$

$S=0$ $R=1$

$Q=0$

$D=1$

$S=1$ $R=0$

$Q=1$

5.4 触发器的电路结构和工作原理

5.4.1 主从D触发器的电路结构和工作原理

5.4.2 典型主从D触发器集成电路

5.4.3 主从D触发器的动态特性

5.4.4 其他电路结构的触发器


5.4 触发器的电路结构和工作原理

1. 锁存器与触发器

锁存器在 E 的高(低)电平期间对信号敏感



触发器在 CP 的上升沿(下降沿)对信号敏感



在Verilog HDL中对锁存器与触发器的描述语句是不同的

5.4 触发器的电路结构和工作原理


5.4.1 主从D触发器的电路结构和工作原理

1. 电路结构

主锁存器与从锁存器
结构相同

TG₁和**TG₄**的工作状态
相同



TG₂和**TG₃**的工作状态
相同



2. 工作原理

(1) $CP=0$ 时:

$$\overline{C} = 1, C = 0,$$



TG_1 导通, TG_2 断开——输入信号 D 送入主锁存器。



Q' 跟随 D 端的状态变化, 使 $Q'=D$ 。

TG_3 断开, TG_4 导通——从锁存器维持在原来的状态不变。

2. 工作原理

(2) CP由0跳变到1：

$$\overline{C} = 0, C = 1,$$



TG_1 断开, TG_2 导通——输入信号 D 不能送入主锁存器。
主锁存器维持原态不变。


TG_3 导通, TG_4 断开——从锁存器 Q' 的信号送 Q 端。

触发器的状态仅仅取决于 CP 信号上升沿到达前瞬间的 D 信号

2. 集成D触发器

74HC/HCT74的逻辑符号和功能表

74HC/HCT74的功能表



国标逻辑符号

输 入				输 出	
$\overline{S}_D$	$\overline{R}_D$	CP	D	Q	$\overline{Q}$
L	H	×	×	H	L
H	L	×	×	L	H
L	L	×	×	H	H
$\overline{S}_D$	$\overline{R}_D$	CP	D	Q^{n+1}	$\overline{Q}^{n+1}$
H	H	↑	L	L	H
H	H	↑	H	H	L


具有直接置1、直接置0，正边沿触发的D功能触发器

3. 同步清零和同步置数

例：电路及 CP 、 $\overline{CR}$ 、 $\overline{LD}$ 、 A 端的波形如图所示。试画出 Q 的波形，并说明电路的功能。设触发器初态为 $Q=0$ 。


解： Q 更新是 CP 上升沿到后，由 D 端值确定。 $\overline{CR}$ 、 $\overline{LD}$ 的不同取值，将数据输入端的0、1或 A 的值送到 D 端。

CP	$\overline{CR}$	$\overline{LD}$	A	Q	功能
↑	0	×	×	0	同步清零
↑	1	0	×	1	同步置数
↑	1	1	0	0	$Q=A$
↑	1	1	1	1	$Q=A$



5.4.5 D 触发器的动态特性

动态特性反映触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。



建立时间 t_{SU} ：保证与 D 相关的电路建立起稳定的状态，使触发器状态得到正确的转换。

保持时间 t_H ：保证 D 状态可靠地传送到 Q


触发脉冲宽度 t_W ：保证内部各门正确翻转。

传输延迟时间 t_{PLH} 和 t_{PHL} ：时钟脉冲 CP 上升沿至输出端新状态稳定建立起来的时间


最高触发频率 $f_{\max}$ ：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于 CP 最高工作频率有一个限制。

5.5 触发器的逻辑功能


不同逻辑功能的触发器国际逻辑符号




D 触发器



JK 触发器




T 触发器




SR 触发器

1.D 触发器构成 JK 触发器



$$\begin{aligned} Q^{n+1} &= JQ^n + \overline{K}Q^n \\ Q^{n+1} &= D \end{aligned}$$



$$D = J\overline{Q} + \overline{K}Q$$

小 结

- 锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。
- 锁存器是对脉冲电平敏感的电路，它们在一定电平作用下改变状态。
- 触发器是对时钟脉冲边沿敏感的电路，它们在时钟脉冲的上升沿或下降沿作用下改变状态。
- 触发器按逻辑功能分类有 D 触发器、 JK 触发器、 T (T') 触发器和 SR 触发器。它们的功能可用特性表、特性方程和状态图来描述。触发器的电路结构与逻辑功能没有必然联系。