

电子技术基础 数字部分

分享人：邓萌

目录

1

逻辑代数与
硬件描述语言基础

2

组合逻辑电路

3

时序逻辑电路

4

零散考点

Ps. 2018级考点总结，大家还是要以老师课上的划重点为主噢~

1

逻辑代数与
硬件描述语言基础





第一章 数字逻辑概论

1. 传统设计方法：自下而上（小电路拼装为大电路，可靠性差，周期长）
现代设计方法：自上而下（EDA技术，框架逐渐细化）

2. 数字集成电路的特点（六点）

3. 集成度（规模划分及举例）

4. 占空比 q 的定义及计算公式（高电平脉冲宽度与周期的百分比）

5. 最简编码规则 $2^{n-1} < N \leq 2^n$

6.

BCD码	{	有权码 (8421、2421、5421码)
		无权码 (余3码、余3循环码)

码制转换(一种编码译码的过程，数制没有改变)：

eg. 十进制数用8421BCD代码表示

38.47 $\rightarrow$ (0011 1000 . 0100 0111)BCD

十进制数的每一位都用相对应的一个四位码来表示



考点总结



7. 数制转换：数值没有改变，按权求和

注：下标：B、O、D、H（二、八、十、十六进制）

8. 有符号数的原码、反码、补码（二进制数）

正数：相同 负数：反码（逐位求反，符号位不变）、补码（反码+1）

9. 二进制码与格雷码的互换

10. 逻辑运算表达式和真值表的互相推导

11. 各个逻辑门的符号和名字、含义

12. 逻辑函数表达式的表示

真值表→表达式→逻辑图→真值表

13. 逻辑函数表达式代数公式法化简（必考6'）背公式

四个变量且有无关项的卡诺图法化简（必考6'）

（画卡诺图时参数要标全，注明ABCD，卡诺图上必须要留下划的圈）

14. 运算基本规律（反演、对偶）灵活运用

15. 写乘积项或写最小项的关系（一般n个变量的最小项有 2^n 个）

（最小项下标m是ABC二进制的值）

16. 最小项的性质运用填空

任意两个不同的最小项之积为0，所有最小项之和为1

最大项则相反（任两个之和为1，所有之积为0）注意区分

与某最小项逻辑相邻的最小项的个数（卡诺图）

考点总结



17. 适应具体器件的题目：根据题目要求来实现逻辑函数

eg1. “与-或” $\rightarrow$ “与非-与非”：两次求反后摩根定律

eg2. “与-或” $\rightarrow$ “或非-或非”：

法1. 将每个乘积两次求反后用摩根定律

法2. 整体两次求反

18. 最简与-或式：包含与项数量最少，每个与项中变量数量最少

19. 逻辑函数等式的证明：从左边推出右边

20. Verilog语言基本语法规则（课本P61）

逻辑值集合（四种）

21. 位运算符、缩位运算符、位拼接运算符的区别单独

位运算符（ $\wedge$ 对两个变量作用）

缩位运算符（ $\wedge$ 对单个变量操作，最常考）

22. and、or等运算符的真值表

2

组合逻辑电路




组合逻辑电路的分析方法和步骤

1. 根据逻辑电路图逐级标出表达式，最后写出总的函数表达式
2. 根据函数表达式列出真值表
3. 根据真值表进行功能判断（加减乘除、挑选、奇偶校验等）

常见题型：逻辑图的理解和应用（**分析功能**）

总结：分析电路功能/根据功能设计电路

- 
1. 根据题目要求确定输入、输出变量，然后列出符合题目要求的真值表
 2. 根据真值表得到相对简单的逻辑表达式
 3. 根据逻辑表达式画出逻辑电路图

组合逻辑电路的设计方法和步骤



1. 竞争、冒险（由竞争而可能产生输出干扰脉冲的现象）

理解竞争、冒险的概念和原因，会填空，并且能够判断电路中是否存在竞争、冒险的情况（出现两个互补信号相乘或相加）

消除方法不考

2. 组合逻辑电路的概念及特点（输出、输入之间没有反馈延迟通路，电路中含有记忆功能的元件，电路的输出状态在任何时刻只取决于同一时刻的输入状态而与电路原来的状态无关等） 填空

3. 译码器的扩展、所有芯片的扩展（注意分析和设计） 看课本

4. 用一片74HC138实现函数（化简表达式、画电路图）

大题的一部分，六种器件中涉及一到两种（例如编码器、译码器、数据选择器、加法器、数值比较器、算术运算器等）

5. 四位动态显示电路中各部分的频率关系（看课本上的工作原理）

6. 系统构造与功能的设计流程

脉冲信号→计数器→译码器→驱动器→显示器



3

时序逻辑电路





1. 同步电路的分析与**设计** (1~2道大题)

分析: 根据电路列出各逻辑方程组→列出转换表或状态表→画出状态图和时序图→得到电路的逻辑功能

设计: 根据逻辑功能的需求→推导原始状态图或原始状态表→确定激励方程组和输出方程组→画出逻辑图

(检查电路自启动以及输出信号是否正确)

2. 异步电路的分析 (可能是画**波形**)

列出各逻辑方程组→列出转换表、画出状态图→画出波形图



3. 有限状态机 米利、穆尔型时序电路的**判断**

moore 的输出只和当前状态有关，mealy的输出和当前状态和输入都有关

4. 状态简化不考

5. 74HC194在**分析**电路中常考，会给出功能表

6. 74HC161在**设计**题中常考（异步清零、同步置数），会给出功能表

74HC163正好相反，同步清零（用异常跳转的状态生成清零信号），异步置数（用下一个状态）

以74HC161为例，用M进制构建N进制（ $M > N$ ）：

清零不够灵活，只能置零（清除M—N个状态），置数可以置成任意数（减少M—N个状态）。

$N > M$ 时（芯片级联）：

并行进位：低位片的进位作为高位片的使能（**同步**）

串行进位：低位片的进位作为高位片的时钟（**异步**）

7. 不同芯片连接电路的**功能分析和倍频关系**

8. 简单的时序可编程逻辑器件GAL

发展过程：PLA（实现组合逻辑时应先将函数进行化简）、PAL（有不足，具体不用记）

→ GAL → CPLD、FPGA（注意这两个的区别）

GAL内部增加了**OLMC（输出逻辑宏单元）**（主体结构：或门+触发器+多个数据选择器）

（填空，具体工作过程不要求记）

结构控制字（对GAL器件进行编程→模式选择）

9. Verilog代码填空补缺或者给出代码分析功能

状态图的Verilog描述 Verilog语言考试不少于**20分**



4

零散考点





第3章 逻辑门电路

只考基础概念填空

1. CMOS集成电路——超大、甚大规模集成电路
TTL集成电路——中大规模集成电路（已淘汰）
2. CMOS与非门、或非门、反相器电路构造图记住，要能够辨认并了解工作原理，常考计算输出结果的小题
3. CMOS（功耗低，集成度高）和TTL（工作速度更快）特性比较
4. CMOS与非门（ N 输入， T_N 串联， T_P 并联）
输入端增加问题：可能使输出电压超过 v_{OLmax} ，使之进入无定义区，实际运用中最多四输入。
5. CMOS传输门的逻辑符号、理想开关能够辨认，要能判断通断状态
6. 实际集成CMOS门电路结构图中文字名称填空
（输入/出保护缓冲电路、基本逻辑功能电路）
7. OD门的三个功能以及逻辑符号
8. 为什么CPU做内存扩展时， D_0 管脚可以连接在一起？ 用三态门连接



第5章 锁存器和触发器

1. 74HC/HCT74芯片中 $\overline{R_D}$ 与 $\overline{S_D}$ 的作用（置0/置1）
将符号直接替换成0/1的输入，需要会辨认
2. 记住四种常用触发器的逻辑符号（有一个小三角形▷）
3. 其他电路结构的触发器知道名字即可（例如：维持阻塞触发器）
4. 状态图→特性表→特性方程 整个过程需要练习并掌握
5. 触发器输出波形的绘制（判断时钟信号CP上/下边沿有效，根据作用来绘制波形）
6. 触发器间的替换（填空）
7. 各种触发器的功能和作用（不考内部结构）D、JK、T、RS
逻辑符号、特性方程，能推出特性表和状态图
8. Verilog语言中各运算符和表达式



第7—10章

在大题中的小问里考察

1. 半导体存储器（存放大量的二值信息）→大规模集成电路 理解工作过程
2. RAM（读写存储器）/ROM（只读存储器）的名称和特点
3. 字、字数 2^n 、地址、存储容量（ $M = \text{字数} \times \text{位数}$ ）、字长（=位数） 数量转换关系（常考）
地址线根数（输入）（地址码位数 n ），数据线根数（输出） $1K = 2^{10}$ $1M = 2^{20}$
4. ROM基本结构三大块的名称（存储矩阵、地址译码器、输出控制电路） 填空
5. 芯片管脚识别（每个管脚对应的控制功能）ROM/RAM电路会和其他章节的电路一起考
6. ROM的应用（列真值表时，输入作为地址，内容存储是输出）
eg. ROM在波形发生器中的应用
如果波形要改变形状→改变ROM数据端（输出对应的数值进行改变）
如果波形要改变周期→改变ROM地址端（改变输入）
7. RAM了解基本结构和工作原理即可（SSRAM不考）
SRAM存储成本高，但优于D触发器。只要电源不断电就可以永久保存数据，掉电丢失。
DRAM存储成本低（一个MOS管），但数据不能长期保持（电容电荷有限，每次读出数据时有电荷损失，MOS管漏电流电荷减少），故每次读出信号时用刷新缓冲器充电，并周期性刷新。
8. 芯片的扩展问题（字数/字长、电路连接） 看课本示例



第7—10章

在大题中的小问里考察

9. LED点阵列字符动态显示电路频率周期问题（刷新时间等）

10. （只出填空）

CPLD（复杂可编程逻辑器件）和FPGA（现场可编程门阵列）中英文名称

CPLD内部包含多个逻辑块（GAL），多数逻辑块的核心是与或阵列和触发器

乘积项技术——CPLD（掉电不丢失），查找表技术——FPGA

FPGA存储单元——LUT（数据选择器+SRAM）（掉电丢失，需要外部PROM保存编程数据）

11. 逻辑函数在FPGA上的实现（能看懂图解，要能自己会画编程节点）

12. 第9章不考内部结构，考电路的应用以及参数换算（画波形最好也掌握）

与555定时器有关的内容都不考

输出脉冲宽度 t_w 的估算： $0.7RC$ 、恢复时间、最高工作频率

施密特触发器的正/负向阈值电压、回差电压的计算

13. 单稳态触发器的应用：定时（频率计）/延时

双稳态触发器（施密特）：波形变换/整形/幅度鉴别

多谐振荡器：作时钟源，产生周期性方波



第7—10章

在大题中的小问里考察

14. 倒T形电阻网络、权电流、CMOS开关型D/A转换器的工作原理

15. 输出电压的计算（记公式，注意负号）

16. D/A转换器：单极性输出 数字量范围0~255或-0~-255

实际常见的双极性编码 -128~127

17. D/A转换器 **分辨率** 的计算： $\frac{1}{2^{n-1}}$ （n位D/A转换器最多有 2^n 个模拟输出电压）

能分辨的最小输出电压 $V_{\Delta} = \frac{V_{REF}}{2^n}$ （台阶的高度）

最小输出电压 $V_{omin} = 0V$

最大输出电压 $V_{omax} = \frac{V_{REF}}{2^n}(2^n - 1)$ 比 V_{REF} 少一个 V_{Δ}

18. 转换精度了解概念，知道三种误差即可（课本P457）

非线性误差无法消除

19. A/D转换器的分类、名称（填空），**转换速度排序**（并行比较>逐次比较>间接）试说原理、电路在大题的一部分中进行考察

20. A/D转换器转换过程：取样、保持、量化、编码（四个名词常考填空）

取样中 $f_s \geq 2 f_{i max}$

量化方法：只舍不入、四舍五入

对并行比较型A/D转换器，最小量化单位为 $\frac{2V_{REF}}{2^{n+1} - 1}$

双积分型A/D转换器电路中 V_I 与 V_{REF} 极性相反，且 $V_I < |V_{REF}|$

华中科技大学考试卷

课程：电子技术基础(数字部分)〈闭卷〉 2012.7.3 8:30-11:00

院系 _____ 班级 _____ 姓名 _____ 学号 _____



往年真题

题号	一 (16)	二 (10)	三 (8)	四 (14)	五 (13)	六 (30)	七 (9)	总分
得分								


一、填空题：（答案请写在第 2 页的集中答题表）

1. 十进制数 $(10.25)_{10}$ 对应的二进制表示 (1)。
2. 十进制数 $(10.25)_{10}$ 用 8421BCD 码表示为 (2)。
3. 7-bit ASCII 码“A”对应的十六进制数为 0x41,在串行传输采用“偶校验”方式时,需增加的校验位 $P =$ (3)。(注:偶校验定义见第 10 页附录)
4. 当“3-8 线译码器”对应的 8 个低电平有效的译码输出 $Y_7Y_6 \cdots Y_0 = (11011111)_2$, 其对应的 3 位地址输入信号 $A_2A_1A_0$ (注: A_0 为最低有效位)应为 (4)。
5. $F = A + B + \overline{C} + \overline{\overline{D}} + E$ 的对偶式为 (5)。



往年真题

6. CMOS 工艺的逻辑电路芯片的功耗主要来源是 (6) 功耗。
7. 某十二进制的减法计数器, 初始状态 $Q_3Q_2Q_1Q_0 = 0101$ (Q_3 为最高位), 经过 2012 个时钟周期后, 其计数状态 $Q_3Q_2Q_1Q_0$ 为 (7)。
8. 使用一片 ROM 实现两个 4bit 数的乘法运算, 需要容量 (8) bit 的 ROM。
9. 输入信号 V_i 、输出信号 V_o 的波形关系如下图(左)所示, 应采用脉冲电路是 (9)。



10. 如上图(右)所示, 使用 4 选 1 多路器实现 $L = \bar{X} \cdot YZ + X\bar{Y}Z + XY$, 端子 D2 接 (10)。
11. 数字逻辑电路中, 出现竞争冒险现象的主要原因是电路中存在 (11)。
12. 四个集电极开路(OC)门电路的输出端连接在一起, 可以实现 (12) 功能。
13. 某模拟信号的最高有效频率为 4kHz, 若采用十位逐次比较型 ADC 对其进行无失真数字化, 则 ADC 的工作时钟频率至少应大于 (13) kHz。
14. 两种不同类型的高密度可编程逻辑器件中, 适于完成复杂时序电路的是 (14)。

题号	一 (16)	二 (10)	三 (8)	四 (14)	五 (13)	六 (30)	七 (9)	总分
得分								

一、填空题:

编号	答案	编号	答案
1	1010.01	9	可重触发单稳
2	0001 0000.0010 0101	1 0	Z
3	0	1 1	时延
4	101	1 2	线与
5	$A \cdot B \cdot \overline{C} \cdot \overline{\overline{D}} \cdot E$	1 3	80Khz
6	动态	1 4	FPGA
7	1001	1 5	5
8	2048	1 6	190



往年真题



往年真题

二、化简（10分）

1、用代数法将逻辑函数化简为“最简与或式”。（注：无步骤不给分）

$$F = A\bar{B} + \bar{A}CD + \bar{B}\bar{C} + \bar{D} + BCD$$

二、化简（10分）

1、

$$\begin{aligned} F &= A\bar{B} + \bar{A}CD + \bar{B}\bar{C} + \bar{D} + BCD \\ &= A\bar{B} + \bar{A}CD + \bar{C} + B + \bar{D} + BC \\ &= A\bar{B} + \bar{A}CD + \bar{C} + B + \bar{D} \\ &= \bar{A}CD + \bar{C} + B + A + \bar{D} \\ &= CD + \bar{C} + B + A + \bar{D} \\ &= \bar{C} + D + B + A + \bar{D} \\ &= 1 \end{aligned}$$

F CD					
		00	01	11	10
AB	00	1	1	d	1
	01	1	1		d
	11				
	10	1			d


2、 $F(A,B,C,D) = \bar{A}\cdot\bar{B} + \bar{A}\cdot\bar{C} + \bar{B}\cdot\bar{C}\cdot\bar{D}$ 备注：此题因为有任意项，有多个答案。

04

往年真题

院系_____ 班级_____ 姓名_____ 学号_____

三、画 Q1 和 Q2 的波形（注：初态都是 0。水平虚线是高、低电平基准线）。(8 分)





往年真题

四、Verilog HDL 分析。(14 分)

1、根据第 4 页的信号波形关系，将程序中的横线内容补充完整（注：共三个位置）。

```
module test( clk , rst , ctrl , Din , Dout);  
input clk , rst , ctrl;  
input[3:0] Din;  
output Dout;  
reg[1:0] iCnt;  
_____
```

```
always@(posedge clk or _  
if(!rst)  
    iCnt <= 2'b00;  
else if(!ctrl)  
    iCnt <= iCnt + 1'b1;  
else  
    iCnt <= iCnt - 1'b1;  
always@(iCnt or Din)  
    Dout = Din[iCnt];  
_____
```

四、Verilog HDL 分析。(14 分)


1、

```
reg Dout;  
negedge rst  
endmodule
```

2、异步清零的可逆计数器；

并行输入数据转换为串行数据输出，输出位由 iCnt 控制

3、根据输入波形，画出输出信号 Dout 波形（注：水平虚线是高、低电平基准线）。




2、第一个 always 语句块的功能是什么？第二个 always 语句块的功能是什么？（限 100 字内）



往年真题

五、组合逻辑电路的输入和输出波形如下图所示。(13 分)



1、列出真值表（注：统一约定 A 为最高有

A	B	C	Y

2、写出 Y 的最小项之和逻辑表达式。

3、用卡诺图将 Y 化简为最简与或式。

1、


A	B	C	Y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	X
1	0	1	X
1	1	0	0
1	1	1	1

2、 $Y = \sum m(1, 7) + \sum d(4, 5)$ 3、 $Y = AC + \overline{BC}$

4、 $Y = \overline{AC} \cdot \overline{BC}$

六、时序逻辑分析与设计 (30 分)

6.1、假设触发器的初始状态 $Q_3Q_2Q_1$ 为“000” (Q_3 是最高有效位)，试分析电路图：




6.1、：(1) 写出驱动方程： $J_1 = K_1 = \overline{Q_3} \cdot \overline{Q_2}$ $D_2 = Q_1$ $J_3 = Q_2; K_3 = \overline{Q_2}$

(2) 写出状态方程： $Q_1^{n+1} = (\overline{Q_3} \cdot \overline{Q_2}) \oplus Q_1^n$ $Q_2^{n+1} = Q_1^n$ $Q_3^{n+1} = Q_2^n$

(3) 列出状态转换表、画出状态转换图；

Q_3^n	Q_2^n	Q_1^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	1	1	1	1
1	1	0	1	0	0
1	1	1	1	1	1



(4) 不能自启动




往年真题



往年真题

6.2、试用一片 4 位同步二进制计数器 74HC161 和门电路设计一个“十进制计数器”，其计数规律如下图所示。



(1) 写出简要设计思路(限 100 字内);

(2) 写出产生 74HC161 异步清零信号 CR 的逻辑方程;

(3) 写出产生 74HC161 同步置数信号 PE 的逻辑方程;


6.2、

(1) 在 0100 状态同步预置 1000，在 1101 状态异步清零到 0000

(2) $CR = Q_3 \& Q_2 \& /Q_1 \& Q_0$

(3) $PE = /Q_3 \& Q_2 \& /Q_1 \& /Q_0$

(4) 根据设计，将电路图补充完整。(不添加逻辑门，只连线)







往年真题

七、综合题 (9 分)。

$4K \times 8$ bit 和 $2K \times 8$ bit RAM 各一块，分别如下图所示，其中 CS 是“片选”、OE 是“读使能”、WR 是“写使能”，CS、OE 和 WR 均为高电平有效。分别用字母 A~F 标识 RAM 内部不同地址的存储区域（注：每个字母标识 1KB 区域）。



将两片 RAM 组合成为 $6K \times 8$ bit 的 RAM 块，如下图所示。



1) 通过分析该组合方案，试确定原各 RAM 当中的存储区域分别位于 6K 存储空间的哪个位置，将 A~F 填写到右边的括号当中。

2) 由于 13 根地址线允许访问 8K 的地址空间，而硬件提供的物理存储容量仅有 6K，若按图中给出的连接方式，则 6K~8K 之间的寻址空间将被存储到 A~F 当中的哪些区域？

答：


3) 若希望访问 6K~8K 之间的地址时，给出一个“错误指示”信号，试仅用逻辑门在原图上实现“错误指示”的最简电路。

- 1) 从上至下 分别填入： C D A B E F
- 2) A 、 B
- 3) A12 & A11

6K	()
5K	()
4K	()
3K	()
2K	()
1K	()
0	()



往年真题




奇偶校验是一种校验代码传输正确性的方法。偶校验：就是让原有数据序列中（包括 1 位校验比特）1 的个数为偶数

74HC161 功能表和典型波形图

$$TC = CET \cdot Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0$$

清零	预置	使能	时钟	预置数据输入	输出
CR	PE	CEP	CET	CP	$D_3 D_2 D_1 D_0$ $Q_3 Q_2 Q_1 Q_0$
L	x	x	x	x	x x x x L L L L
H	L	x	x	$\downarrow$	$D_3 D_2 D_1 D_0$ $Q_3 Q_2 Q_1 Q_0$
H	H	L	x	x	x x x x 保持
H	H	x	L	x	x x x x 保持
H	H	H	H	$\downarrow$	x x x x 计数



3-8 线译码器真值表

输入			输出							
A0	A1	A2	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	0	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
1	1	0	1	1	1	0	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

4-TO-1 MUX (4 选 1 多路器/4 选 1 数据选择器) 真值表

输入			输出
/E	S1	S0	Y
1	X	X	0
0	0	0	D0
0	0	1	D1
0	1	0	D2
0	1	1	D3



谢谢大家

祝大家数电取得好成绩~