


Lab6 3-8 译码器电路设计

一. 实验准备

1.74 系列 38 译码器（74LS138）

复习数电书上 38 译码器部分章节。下图是 74LS138 译码器的管脚图和真值表，其中 H 表示高，L 表示低，X 表示不确定的值。



2.一位全加器

复习数电书上全加器的相关内容，及最大最小项的相关内容。

2.1 一位全加器的逻辑门实现


一个全加器的输入端信号分别为：被加数输入 X_i 、加数输入 Y_i 、低位向本位的进位输入 C_{i-1} ，输出端信号分别为：本位的和输出 S_i 、本位向高位的进位输出 C_i 。它的真值表如下图左所示。根据真值表可以得到和输出以及进位输出的逻辑表达式如下图右。根据表达式可以得到逻辑门电路如下图右所示。

$C_{i-1} Y_i X_i$	$S_i C_i$
0 0 0	0 0
0 0 1	1 0
0 1 0	1 0
0 1 1	0 1
1 0 0	1 0
1 0 1	0 1
1 1 0	0 1
1 1 1	1 1

$$S_i = x_i \oplus y_i \oplus C_{i-1}$$

$$C_i = x_i y_i + C_{i-1} (x_i \oplus y_i) = \overline{x_i y_i} * \overline{C_{i-1} (x_i \oplus y_i)}$$

$$\overline{C_i} = \overline{x_i y_i + C_{i-1} (x_i \oplus y_i)} = \overline{x_i y_i} * \overline{C_{i-1} (x_i \oplus y_i)}$$




2.2 利用 38 译码器实现一位全加器

38 译码器也称为是最小项生成器。由一位全加器的真值表可以写出输出的最小项的与或式。借助 38 译码器和逻辑门电路就可以实现一位全加器。如下图所示。

输入			输出	
C_{i-1}	y_i	x_i	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

(a) 一位全加器真值表



(b) 一位全加器逻辑图

二. 实验内容

- 1: 在面包板上测试 74LS138 芯片的电路功能
- 2: 在 Quartus II 中用原理图或编写 Verilog 程序实现 138 译码器功能，仿真并下载到实验箱上验证
- 3: 在 Quartus II 中用 38 译码器实现一位全加器并验证

三. 实验报告应至少包含

1. 74138 芯片的引脚排列和测得的真值表
2. CPLD 实现的 38 译码器原理图或 Verilog 代码以及仿真结果图
3. 一位全加器的设计原理图及仿真结果

四. 下一次内容

组合逻辑电路设计