

2.Quartus II软件使用


《电子技术实验2》

张翠翠 西一楼520


zhangcuicui@mail.xjtu.edu.cn

实验内容


- 1.创建Quartus II Project
- 2.为工程添加原理图设计文件并仿真
- 3.为工程添加硬件描述语言设计文件并仿真
- 芯片为5M160ZE64C5
- 思考题
 - Quartus II软件的设计流程和基本步骤
 - Quartus II有哪几种输入设计文件
 - 顶层实体在Quartus II工程中起什么作用



1. 创建Quartus II Project验收结果



实验内容2和3的验收结果



Quartus II 64-Bit - E:/digitallogic20150000/lab2/lab2 - lab2

File Edit View Project Assignments Processing Tools Window Help Search altera.com

lab2

Project Navigator

Entity

MAX V: 5M160ZE64C5

test

Hierarchy Files Design Units IP Components Revisions

Tasks

Flow: Compilation Customize...

	Task	Time
✓	Compile Design	00:00:13
✓	▶ Analysis & Synthesis	00:00:02
✓	▶ Fitter (Place & Route)	00:00:03
✓	▶ Assembler (Generate programming files)	00:00:03
✓	▶ TimeQuest Timing Analysis	00:00:03
✓	▶ EDA Netlist Writer	00:00:02
	Program Device (Open Programmer)	

Table of Contents

Analysis & Synthesis Summary

Analysis & Synthesis
Quartus II 64-Bit Ver
Revision Name
Top-level Entity Name
Family
Total logic elements
Total pins
Total virtual pins
UFM blocks

Flow Summary
Flow Settings
Flow Non-Default Global Settings
Flow Elapsed Time
Flow OS Summary
Flow Log
Analysis & Synthesis
Summary
Settings
Parallel Compilation
Source Files Read
Resource Usage Summary
Resource Utilization by Entity
Optimization Results
Messages
Fitter
Assembler


Messages

Quartus II 64-Bit Netlist Viewers Preprocess was successful. 0 errors, 0 warnings

System (3) Processing (94)

100% 00:00:02

Quartus II 设计流程



1.创建工程

2.添加设计输入

3.编译

4.仿真

5.分配管脚并重新编译

6.时序分析

7.下载验证



Quartus II 设计流程

1. 创建工程

- ◆ 选择工程文件夹
- ◆ 选择芯片

？ 如何打开之前的工程



- ✓ 常见问题1：分配管脚时显示不能分配管脚
- ✓ 常见问题2：编译到Assembler的时候出现database错误



Quartus II 设计流程

2. 设计输入

- ◆ BDF、Verilog、VHDL
- ◆ 自顶向下、自底向上




- ✓ 常见问题1: 文件关系混乱, 经常不知道自己把文件放哪里了
- ✓ 常见问题2: Verilog或VHDL中的**module**名称必须与文件名一致
- ✓ 常见问题3: 顶层实体的概念模糊, 设置顶层实体后必须要重新编译

Quartus II 设计流程

3. 编译

- ◆ 将我们输入的设计文件变成与或非逻辑电路的过程
- ◆ 大家应根据错误提示快速定位到错误的地方并更正



- ✓ 常见问题1: 设置顶层文件后忘记重新编译
- ✓ 常见问题2: 分配管脚后忘记重新编译

Quartus II 设计流程

4. 仿真

- ◆ 仿真是验证设计逻辑功能是否正确的很关键的一步
- ◆ 功能仿真和时序仿真
- ◆ 仿真的输入激励为矢量波形（.vmf）文件
- ◆ 仿真的时长与仿真时间有关
- ◆ 仿真前需先生成功能仿真节点
- ◆ 功能仿真正确不代表设计就一定正确无误
- ◆ Quartus9.1以上版本不支持波形仿真功能，仿真需借助第三方软件如Modelsim

- ✓ 常见问题1：忘记设置仿真类型（功能仿真或时序仿真）
- ✓ 常见问题2：忘记指定仿真输入激励文件
- ✓ 常见问题3：忘记生成功能仿真节点
- ✓ 常见问题4：不会看仿真结果图或不习惯看仿真结果图

Quartus II 设计流程

5. 分配管脚

Named: * Edit: [Icons]

Node Name	Direction	Location	I/O Bank	Fitter Location	I/O Standard	Reserved	Current Strength	Differential Pair
in clk_1kHz	Input			PIN_9	3.3-V LV...default)		16mA (default)	
out OA	Output			PIN_61	3.3-V LV...default)		16mA (default)	
out OB	Output			PIN_5	3.3-V LV...default)		16mA (default)	
out OC	Output			PIN_2	3.3-V LV...default)		16mA (default)	
out OD	Output			PIN_62	3.3-V LV...default)		16mA (default)	
out OE	Output			PIN_1	3.3-V LV...default)		16mA (default)	
out OF	Output			PIN_63	3.3-V LV...default)		16mA (default)	
out OG	Output			PIN_64	3.3-V LV...default)		16mA (default)	
out sel1	Output			PIN_3	3.3-V LV...default)		16mA (default)	
out sel2	Output			PIN_4	3.3-V LV...default)		16mA (default)	
out sel3	Output			PIN_12	3.3-V LV...default)		16mA (default)	
out sel4	Output			PIN_10	3.3-V LV...default)		16mA (default)	
out sel5	Output			PIN_24	3.3-V LV...default)		16mA (default)	
out sel6	Output			PIN_26	3.3-V LV...default)		16mA (default)	
<<new node>>								

- ✓ 常见问题1: 分配管脚界面打开后显示cannot display
- ✓ 常见问题2: 时钟输入信号应分配到CPLD的时钟专用管脚上
- ✓ 常见问题3: 分配管脚后忘记编译

Quartus II 设计流程


6.时序分析

- ◆ 时序分析是时序电路设计中很必要的一步，主要用来分析所设计的电路是否满足时序要求。最基本的时序要求是所设计的电路在保证逻辑功能正确的前提下所能运行的最快的时钟频率。
- ◆ 时序分析若没有通过，则要在保证电路功能不变的前提下修改电路的设计结构，如减少状态机的个数、简化逻辑层次等。
- ◆ 时序分析是数字电路设计中较难的一个环节，对于初学者，若设计的电路结构简单且工作在较低频率下，一般可以跳过此步。
- ◆ 时序分析中涉及到的基本概念：建立时间、保持时间等。时序分析在数电的基础上需要结合一定的模电知识才能理解透彻。
- ◆ 要作为一个合格的数字电路设计者，则要认真学习和认真对待时序分析。

Quartus II 设计流程

7. 下载验证

- ◆ 编程下载是将电路通过编程器下载到实验箱上的CPLD芯片里，使CPLD芯片里生成相应的电路
- ◆ 编程器
- ◆ 下载方式JTAG
- ◆ pof sof jic等



- ✓ 常见问题1: 没有连接下载线或没有打开实验箱电源开关
- ✓ 常见问题2: 没有选择pof文件下载

实验报告要求

- 1.QuatusII设计流程
- 2.本次实验中的关键步骤和仿真结果图
- 3.回答思考题

- 预习Verilog语法