

多功能数字钟设计仿真与实现

(实验十八)

——FPGA层次化、模块化设计方法


一 实验目的

- ◆ 可编程逻辑器件实现数字电路与**系统**的方法
- ◆ Verilog HDL计数类**时序**逻辑设计与实现
- ◆ 掌握分层次、分模块的电路设计方法

二 层次化、模块化设计方法初步

1 什么是层次化、模块化设计方法？

系统层次结构指将复杂系统**按功能**分解为**多个模块**，通过**通信联系**形成**分层架构**的体系模式，核心特征为**模块组合**形成**单向依赖**的层级结构，避免**循环耦合**关系



◆ **顶层抽象**: 如数据处理、通信接口、控制逻辑

◆ **中层实现**: 具体功能实现

◆ **底层优化**: 针对资源利用率

二 层次化、模块化设计方法初步

2 为什么要采用层次化、模块化设计方法？

- ◆方便**设计**：使设计进一步细化, 明确各层次、各模块目标, 条理清晰
- ◆方便**调试**：在调试时可采用逆向调试方式, 即**从模块调试向总体**调试方向开展调试工作, 使设计中出现的问题在模块级就能发现, 及时处理, 这样就会使一个**复杂设计**变得**容易**调试, 缩短了设计时间
- ◆方便**维护**：模块化、层次化维护
- ◆方便后续开发与**更新**：拓展、继承、移植

二 层次化、模块化设计方法初步

3 模块的调用方法

基本语法： 模块名 调用名 (端口名列表项)

调用方式一： 位置对应

(未连PORT要留空其位置，即用, , 表明)

调用方式二： 端口名对应 (推荐)

(未连PORT对应括号内留空，即用()表明)

二 层次化、模块化设计方法初步

4 六十进制计数器的设计

```
/** counter6.v (BCD: 0~5) */
module counter6(Q, nCR, EN, CP);
    input CP, nCR, EN;
    output [3:0] Q;
    reg [3:0] Q;
    always @(posedge CP or negedge nCR)
    begin
        if(~nCR) Q <= 4'b0000; // nCR=0, 计数器被异步清零
        else if(~EN) Q <= Q; // EN=0, 暂停计数
        else if(Q == 4'b0101) Q <= 4'b0000;
        else Q <= Q + 1'b1; // 计数器增1计数
    end
endmodule
```

二 层次化、模块化设计方法初步

4 六十进制计数器的设计

```
//***** counter10.v ( BCD: 0~9 ) *****  
module counter10(Q, nCR, EN, CP);  
    input CP, nCR, EN;  
    output [3:0]    Q;  
    reg   [3:0]    Q;  
    always @(posedge CP or negedge nCR)  
    begin  
        if(~nCR)  Q <= 4'b0000;    // nCR=0, 计数器被异步清零  
        else if(~EN) Q <= Q;        //EN=0,暂停计数  
        else if(Q == 4'b1001) Q <= 4'b0000;  
        else      Q <= Q + 1'b1;    //计数器增1计数  
    end  
endmodule
```

二 层次化、模块化设计方法初步

4 六十进制计数器的设计

```
//***** counter60.v (BCD: 00~59)*****
```

```
//60进制计数器：调用10进制和6进制底层模块构成
```

```
module counter60(Cnt, nCR, EN, CP);
```

```
    input CP, nCR, EN;
```

```
    output [7:0] Cnt;    //模60计数器的输出信号
```

```
    wire [7:0] Cnt;    //输出为8421 BCD码
```

```
    wire ENP;    //计数器十位的使能信号（中间变量）
```

```
    counter10 UC0 (Cnt[3:0], nCR, EN, CP); //计数器的个位
```

```
    counter6 UC1 (Cnt[7:4], nCR, ENP, CP); //计数器的十位
```

```
    assign ENP = (Cnt[3:0]==4'h9); //产生计数器十位的使能信号
```

```
endmodule
```


三 实验内容

实验任务：多功能数字钟电路设计

◆数字钟基本功能（**必做**）

- 显示时、分（数码管）和秒（数码管或LED）
- 小时为24进制，分秒为同步60进制
- 能调整小时、分钟时间

◆扩展功能（**选做**）

- 任意时刻闹钟
- 小时为12/24进制可切换
- 报整点数(几点钟LED闪烁几下)

MOOC 《电子线路设计、测试与实验（二）》 单元八测验

1 时、分、秒计数器的设计

◆**分和秒：**计数器都是模 $M=60$ 的计数器

- 其计数规律为00—01—...—58—59—00...

◆**时：**计数器是一个24进制计数器

- 其计数规律为00—01—...—22—23—00...

- 即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒。

2 扩展功能要求

- ◆**自动校时：**由秒脉冲控制校时
- ◆**仿广播电台正点报时：**在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。
- ◆**定时闹钟：**其时间自定；
- ◆**报整点：**发出一次高音1024Hz信号，音响持续1秒钟，间隔1秒，几点响几声，亦可由按键控制报整点时数。
- ◆**其他功能**

3 实验的步骤与要求

- 熟悉EDA软件的使用
- 拟定数字钟的组成框图，划分模块
- 采用分模块、分层次的方法设计电路
- 各单元模块电路的设计与仿真
- 总体电路的设计与仿真
- 总体电路的下载与调试
- 设计可以采用原理图或HDL语言

4 实验进度安排

- ◆ **模块1、2**：60进制、24进制**同步**计数器设计与仿真
- ◆ **顶层模块**：**调用**模块1、2组成数字钟主体电路，并完成引脚分配、编译、仿真、下载与调试等
- ◆ **扩展电路**：校时、任意时刻闹钟等实验
- ◆ **扩充内容**：小时显示：可切换12小时/24小时显示。
(不作为必做要求)


四 实验报告内容

- ◆ **实验名称**
- ◆ **实验任务及要求**
- ◆ **实验条件（实验仪器、软件、实验板等）**
- ◆ **电路的设计过程**
 - 组成框图、工作原理
 - 单元电路设计源代码及注释）及仿真波形
 - 总体仿真波形（对波形含义的说明）
- ◆ **调试过程**
 - 调试步骤
 - 调试中碰到的问题及解决方法
 - 最后观察到的实验结果
- ◆ **实验的收获、体会与改进建议**

四 多功能数字钟的设计与实现


1 框图

由**主体电路**和**扩展电路**两大部分所组成




四 多功能数字钟的设计与实现

2 主体电路实现的层次图



四 多功能数字钟的设计与实现

3 任意闹钟设定模块



四 多功能数字钟的设计与实现

4 数字钟总体组成的层次结构图

