

# 典型组合逻辑芯片详解

## 1. CD4532 (8线-3线优先编码器)

### 基本功能

- 8输入线(I0-I7)到3输出线(Y0-Y2)的优先编码
- 当多个输入同时有效时，按优先级顺序(高→低：I7→I0)只对优先级最高的一个输入进行编码

### 引脚功能

- **输入端**：I0-I7 (I7优先级最高)
- **输出端**：Y0-Y2 (二进制编码输出)
- **控制端**：
  - EI (Enable Input)：输入使能端
  - EO (Enable Output)：输出使能端
  - GS (Group Select)：工作状态标志位

### 工作特性

- **EI=0**：禁止编码，所有输出为0，EO=0，GS=0
- **EI=1**：
  - 所有输入为0：EO=1，GS=0
  - 至少一个输入为1：EO=0，GS=1
- **EO端**：用于多片级联，实现更高位数的编码器

### 应用场景

- 键盘编码器
- 多设备请求系统
- 16线-4线优先编码器(两片级联)
- 任何需要识别最高优先级请求的场合

## 2. 74HC138 (3线-8线译码器)

### 基本功能

- 3位二进制码(A0-A2)译码为8个互斥输出(Y0-Y7)
- 每组输入代码对应唯一一个有效输出(低电平有效)

### 引脚功能

- **输入端**：A0-A2 (地址输入)
- **输出端**：Y0-Y7 (低电平有效)
- **使能端**：E1, E2, E3
  - 有效条件：E3=1, E2=0, E1=0

### 工作特性

- 使能端有效时，输出表达式：

$$\begin{aligned}Y_0 &= E \cdot A_2' \cdot A_1' \cdot A_0' \\Y_1 &= E \cdot A_2' \cdot A_1' \cdot A_0 \\&\dots \\Y_7 &= E \cdot A_2 \cdot A_1 \cdot A_0\end{aligned}$$

- 当使能端无效时，所有输出均为高电平
- 包含3个变量的所有最小项

## 应用场景

- **逻辑函数实现**：在输出端连接与非门，可实现3变量逻辑函数
- **数据分配器**：将一路数据分配到8个通道
- **外设选择**：地址译码，选择不同的设备
- **动态显示控制**：与显示译码器配合，实现多位数字显示
- **扩展应用**：可级联构成4线-16线、5线-32线等更多位数的译码器

## 3. 74HC151 (8选1数据选择器)

### 基本功能

- 8个数据通道(D0-D7)中选择1个连接到输出端
- 通过3位选择信号(S0-S2)确定选择哪个通道

### 引脚功能

- **数据输入**：D0-D7
- **地址输入**：S0-S2
- **使能端**：E (低电平有效)
- **输出端**：Y (正常输出)、W (互补输出)

### 工作特性

- 当E=1时，Y=0
- 当E=0时，输出表达式：

$$Y = D_0 \cdot S_2' \cdot S_1' \cdot S_0' + D_1 \cdot S_2' \cdot S_1' \cdot S_0 + \dots + D_7 \cdot S_2 \cdot S_1 \cdot S_0$$

- 可看作由3个2选1数据选择器级联构成

## 应用场景

- **位扩展**：多片并联实现多位数据选择
- **字扩展**：级联实现16选1、32选1等更多输入通道
- **逻辑函数实现**：将变量作为地址输入，函数值作为数据输入
- **数据转换**：实现并行到串行的数据转换

- **查找表(LUT)**: 构成FPGA的基本单元
- **波形发生器**: 产生特定时序波形

## 4. 74HC85 (4位数值比较器)

### 基本功能

- 比较两个4位二进制数A(3:0)和B(3:0)的大小
- 输出三个比较结果:  $A > B$ 、 $A < B$ 、 $A = B$

### 引脚功能

- **输入端**: A0-A3, B0-B3
- **级联输入**:  $IA > B$ ,  $IA < B$ ,  $IA = B$
- **输出端**:  $FA > B$ ,  $FA < B$ ,  $FA = B$

### 工作特性

- 当所有级联输入为0-0-1时, 只比较本级输入
- 比较原则:

$$\begin{aligned} FA > B &= (A_3 > B_3) + (A_3 = B_3)(A_2 > B_2) + (A_3 = B_3)(A_2 = B_2)(A_1 > B_1) + (A_3 = B_3)(A_2 = B_2)(A_1 = B_1)(A_0 > B_0) \\ FA = B &= (A_3 = B_3)(A_2 = B_2)(A_1 = B_1)(A_0 = B_0) \\ FA < B &= (A_3 < B_3) + (A_3 = B_3)(A_2 < B_2) + (A_3 = B_3)(A_2 = B_2)(A_1 < B_1) + (A_3 = B_3)(A_2 = B_2)(A_1 = B_1)(A_0 < B_0) \end{aligned}$$

### 位数扩展方式

- **串联扩展**: 低位片的输出连接到高位片的级联输入
  - 速度: 16位比较器延迟时间 =  $4 \times$  单片延迟
  - 电路结构简单, 但速度较慢
- **并联扩展**: 所有高位输入同时连接到各级联输入
  - 速度: 16位比较器延迟时间  $\approx 2 \times$  单片延迟
  - 电路复杂, 但速度更快

### 应用场景

- 数据比较
- 大小排序
- 阈值检测
- 控制系统中的条件判断

## 5. 74HC283 (4位超前进位加法器)

### 基本功能

- 两个4位二进制数相加, 并考虑低位进位
- 采用超前进位技术提高运算速度

引脚功能

- **输入端**：A0-A3, B0-B3
- **进位输入**：C-1
- **和输出**：S0-S3
- **进位输出**：CO

工作原理

- **关键概念**：
  - 进位产生： $G_i = A_i \cdot B_i$
  - 进位传递： $P_i = A_i \oplus B_i$
- **进位计算**：

$$C_0 = G_0 + P_0 \cdot C_{-1}$$
$$C_1 = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_{-1}$$
$$C_2 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_{-1}$$
$$C_3 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_{-1}$$

- **和计算**： $S_i = P_i \oplus C_{i-1}$

与普通加法器比较

- **串行进位加法器**：每个全加器等待低位进位，速度慢
- **超前进位加法器**：预先计算所有进位，无需等待，速度快

应用场景

- **多位加法**：多片级联实现8位、16位等加法器
- **减法运算**：通过加补码实现  $A - B = A + (-B) = A + \bar{B} + 1$
- **码制转换**：如8421BCD码转余3码(输入+0011)
- **算术逻辑单元(ALU)**：作为核心算术部件
- **计数器**：与寄存器配合实现快速计数

芯片应用对比表

| 芯片型号    | 主要功能       | 输入/输出       | 关键特性        | 典型应用         |
|---------|------------|-------------|-------------|--------------|
| CD4532  | 8线-3线优先编码器 | 8输入/3输出+3控制 | 优先级处理、可扩展   | 键盘编码、请求系统    |
| 74HC138 | 3线-8线译码器   | 3输入/8输出+3使能 | 最小项发生器      | 逻辑函数实现、数据分配器 |
| 74HC151 | 8选1数据选择器   | 8数据+3地址/1输出 | 多路选择、可扩展    | 数据选择、查找表实现   |
| 74HC85  | 4位数值比较器    | 8数据+3级联/3输出 | 级联比较、两种扩展方式 | 数据比较、排序      |

| 芯片型号    | 主要功能      | 输入/输出          | 关键特性      | 典型应用      |
|---------|-----------|----------------|-----------|-----------|
| 74HC283 | 4位超前进位加法器 | 8数据+1进位/4和+1进位 | 超前进位、高速计算 | 算术运算、码制转换 |

设计技巧

1. 芯片级联技术：

- CD4532：利用EO和GS信号级联
- 74HC138：利用使能端级联
- 74HC151：利用使能端或增加选择线
- 74HC85：串行/并行两种级联方式
- 74HC283：低位进位输出连接高位进位输入

2. 功能扩展：

- 74HC138可实现数据分配器功能
- 74HC151可实现逻辑函数，每片可实现最多3变量函数
- 74HC283可用于减法运算(加补码)

3. 性能优化：


- 74HC85：并行扩展比分级扩展速度快
- 74HC283：超前进位结构比串行进位速度快
- 合理选择芯片工作模式，避免不必要的延迟

这些芯片构成了数字系统设计的基础，熟练掌握其功能和应用是组合逻辑电路设计的关键。

# 几个实例

## 5线-32线译码器

### 用74X139和74X138构成5线-32线译码器



图片显示了一个使用74HC139和74HC138集成电路芯片构建的5线-32线译码器（也称为5-to-32 decoder）的电路原理图。该译码器是一种数字逻辑电路，用于将5位二进制输入信号（通常表示为地址码）转换为32个互斥的输出信号，其中只有一个输出为有效状态（低电平），其余为无效状态（高电平）。这在数字系统中常用于地址译码、选择信号生成等应用。下面我将先解释图片的内容，然后详细说明该译码器的工作原理。

#### 图片内容解释

- **整体标题：**“用74X139和74X138构成5线-32线译码器”（使用74X139和74X138构成5线-32线译码器）。这里的“74X”泛指74系列逻辑芯片，实际使用的是74HC139（双2线-4线译码器）和74HC138（3线-8线译码器），HC表示高速CMOS版本。
- **电路结构：**
  - **输入信号：**5位二进制输入，标记为 $B_4, B_3, B_2, B_1, B_0$ （从高位到低位）。这些是地址输入。
  - **芯片组成：**
    - 一个半片74HC139（标记为“1/2 74HC139”，因为74HC139是双2-4译码器，这里只用其中一半），其输入为 $A_1$ （连接 $B_4$ ）和 $A_0$ （连接 $B_3$ ），输出为 $Y_0, Y_1, Y_2, Y_3$ （低有效）。
    - 四个74HC138芯片，分别标记为(0)、(1)、(2)、(3)。每个74HC138是3-8译码器，具有地址输入 $A_2, A_1, A_0$ ，使能输入 $E_3, E_2, E_1$ （部分使能高有效，部分低有效，但图片中重点是低有效使能），输出 $Y_0 \sim Y_7$ （低有效）。
  - **连接方式：**
    - 高两位输入 $B_4$ 和 $B_3$ 连接到74HC139的地址输入 $A_1$ 和 $A_0$ 。

- 74HC139的四个输出 $Y_0 \sim Y_3$ 分别连接到四个74HC138的低有效使能端E（图片中标记为E）。
- 低三位输入 $B_2$ 、 $B_1$ 、 $B_0$ 并联连接到所有四个74HC138的地址输入 $A_2$ 、 $A_1$ 、 $A_0$ 。
- 电源：+5V供电，接地（隐含）。
- 输出：总共32个输出，标记为 $L_0 \sim L_{31}$ （或 $Y_0 \sim Y_{31}$ ），由四个74HC138的输出组合而成。每个74HC138提供8个输出， $4 \times 8 = 32$ 。
- **附加说明文本**（图片右侧红色文字）：
  - 原理：对应 $B_1B_0$ 的四种状态（00、01、10、11），分别放置74HC138片(0)、(1)、(2)、(3)的译码状态（有一个输出为0，其余输出全部为1），其余3片为禁止译码状态（全部输出为1）。
  - 方法：
    1. 五位二进制码的低三位 $B_2B_1B_0$ 分别与4片74HC138的3个地址输入端连接。
    2. 高两位 $B_4B_3$ 接入74HC139的两个地址输入端，而将其四个低有效输出分别接入4片74HC138的低有效能输入端，使得它们在 $B_4B_3$ 的作用下轮流工作。
- **图示细节**：图片分为上、下两部分。上部显示74HC139（完整片）和一个74HC138的引脚；下部显示半个74HC139和更多74HC138的连接。输出被分组为 $I_0 \sim I_7$ 、 $I_8 \sim I_{15}$ 等，对应不同芯片的Y输出。整体是一个级联结构，使用2-4译码器选择哪个3-8译码器激活。

图片本质上是该电路的简化示意图，省略了部分使能端（如74HC138的其他使能引脚 $E_1$ 、 $E_2$ ，可能固定为有效状态）和VCC/GND连接，但足以说明核心逻辑。

## 该译码器的详细工作原理

这是一个级联译码器设计，利用一个2线-4线译码器（74HC139的一部分）来“选择”四个3线-8线译码器（74HC138）中的一个，从而实现5位输入（ $2+3=5$ ）到32位输出（ $4 \times 8 = 32$ ）的译码。译码器的核心是根据输入的二进制值，使对应的唯一输出线变为低电平（有效），其他输出保持高电平（无效）。这是一种“one-hot”编码输出。

## 1. 芯片基本特性

- **74HC139（双2-4译码器）**：
  - 输入：2位地址 $A_1A_0$ ，使能G（低有效，图片中可能固定低）。
  - 输出：4位 $Y_3 \sim Y_0$ ，低有效（即当选中时输出0，否则1）。
  - 真值表（简化）：
    - $A_1A_0 = 00 \rightarrow Y_0=0$ , 其他 $Y=1$
    - $A_1A_0 = 01 \rightarrow Y_1=0$ , 其他 $Y=1$
    - $A_1A_0 = 10 \rightarrow Y_2=0$ , 其他 $Y=1$
    - $A_1A_0 = 11 \rightarrow Y_3=0$ , 其他 $Y=1$
  - 这里只用一半芯片，作为2-4译码。
- **74HC138（3-8译码器）**：
  - 输入：3位地址 $A_2A_1A_0$ ，使能 $E_3$ （高有效）、 $E_2E_1$ （低有效）。图片中重点使用低有效使能E（对应 $E_1$ 或 $E_2$ ）。
  - 输出：8位 $Y_7 \sim Y_0$ ，低有效。
  - 当使能有效时，根据 $A_2A_1A_0$ 选择一个Y输出为0，其他为1。
  - 当使能无效时，所有Y输出为1（禁止译码）。
  - 真值表（简化，假设使能有效）：
    - $A_2A_1A_0 = 000 \rightarrow Y_0=0$ , 其他=1
    - $A_2A_1A_0 = 001 \rightarrow Y_1=0$ , 其他=1
    - ...

- $A_2A_1A_0 = 111 \rightarrow Y_7=0$ , 其他=1

## 2. 电路工作流程

- **输入处理:**
  - 高两位 $B_4B_3$ 作为"组选择", 输入到74HC139的 $A_1A_0$ 。
  - 低三位 $B_2B_1B_0$ 作为"组内选择", 并联输入到所有四个74HC138的 $A_2A_1A_0$ 。
- **步骤1: 高位译码 (组选择) :**
  - 74HC139根据 $B_4B_3$ 产生一个低有效输出:
    - 如果 $B_4B_3=00$ ,  $Y_0=0$  (选中第(0)个74HC138), 其他 $Y=1$ 。
    - 如果 $B_4B_3=01$ ,  $Y_1=0$  (选中第(1)个74HC138)。
    - 如果 $B_4B_3=10$ ,  $Y_2=0$  (选中第(2)个74HC138)。
    - 如果 $B_4B_3=11$ ,  $Y_3=0$  (选中第(3)个74HC138)。
  - 这个Y输出连接到对应74HC138的低有效使能端E, 使该芯片启用 (允许译码), 而其他三个74HC138的 $E=1$  (高电平), 导致它们被禁止, 所有输出 $Y=1$ 。
- **步骤2: 低位译码 (组内选择) :**
  - 被选中的74HC138接收 $B_2B_1B_0$ 作为地址, 根据其值使一个输出Y为0, 其他7个Y为1。
  - 未选中的74HC138所有输出保持1。
- **整体输出:**
  - 总输出 $L_{31} \sim L_0$ 对应四个74HC138的Y输出拼接:
    - $L_0 \sim L_7$ : 来自(0)芯片 (对应 $B_4B_3=00$ )
    - $L_8 \sim L_{15}$ : 来自(1)芯片 (对应 $B_4B_3=01$ )
    - $L_{16} \sim L_{23}$ : 来自(2)芯片 (对应 $B_4B_3=10$ )
    - $L_{24} \sim L_{31}$ : 来自(3)芯片 (对应 $B_4B_3=11$ )
  - 对于任意5位输入N (二进制 $B_4B_3B_2B_1B_0$ , 十进制0~31), 只有 $L_N$ 为0, 其他31个输出为1。
  - 示例:
    - 输入00000 (0):  $B_4B_3=00 \rightarrow$  选中(0)芯片;  $B_2B_1B_0=000 \rightarrow Y_0=0 \rightarrow L_0=0$ , 其他=1。
    - 输入01001 (9):  $B_4B_3=01 \rightarrow$  选中(1)芯片;  $B_2B_1B_0=001 \rightarrow Y_1=0 \rightarrow L_9=0$  ( $L_8$ 是 $Y_0$ ,  $L_9$ 是 $Y_1$ ), 其他=1。
    - 输入11111 (31):  $B_4B_3=11 \rightarrow$  选中(3)芯片;  $B_2B_1B_0=111 \rightarrow Y_7=0 \rightarrow L_{31}=0$ , 其他=1。


## 3. 注意事项和优势

- **使能控制:** 74HC138有多个使能端, 图片中假设其他使能固定为有效 (例如 $E_3=1$ ,  $E_2=0$ , 如果适用)。实际构建时需确保。
- **低有效输出:** 所有输出都是低有效 (active-low), 适合许多数字系统 (如内存地址选择)。
- **扩展性:** 这种级联设计可扩展到更大译码器, 例如用更多级实现6-64等。
- **优势:** 节省芯片 (一个2-4 + 四个3-8代替一个大译码器), 逻辑简单, 功耗低。
- **潜在问题:** 如果输入超过31 (但5位最大31), 无额外输出; 需注意时序延迟 (HC系列较快)。

## 两位八选一数据选择器



## (1) 位的扩展：用两片74x151组成二位八选一的数据选择器



由2个一位数据选择器并联而成，即：

将使能端连在一起；  
将相应的数据选择端连在一起

### 图片内容解释

这张图片展示了一个使用两片74HC151集成电路芯片构成的三位八选一数据选择器（也称为3-to-8 multiplexer，简称MUX或多路复用器）的电路原理图。该电路是一种数字逻辑电路，用于根据3位二进制选择信号（地址码）从8个数据输入中选择一个输出。具体来说，它扩展了标准74HC151的功能，使其能够处理2位宽的数据通道（即每个输入数据是2位的）。图片分为电路图和说明文本两部分，整体标题为“(1) 位的扩展：用两片74x151组成三位八选一的数据选择器”（这里的“位的扩展”可能指数据位的扩展，使用74系列芯片，HC表示高速度CMOS版本）。

#### • 电路结构：

##### ◦ 输入信号：

- 选择线： $S_2$ 、 $S_1$ 、 $S_0$ （3位二进制选择信号，从高到低）。
- 使能端： $\bar{E}$ （低有效使能，图片中标记为E，反杠表示低有效）。
- 数据输入：总共16个单位输入，分成两组：
  - 第一组（低位数据）： $D_{00}$ 、 $D_{01}$ 、 $D_{02}$ 、 $D_{03}$ 、 $D_{04}$ 、 $D_{05}$ 、 $D_{06}$ 、 $D_{07}$ （连接到第一个74HC151芯片，标记为(0)）。
  - 第二组（高位数据）： $D_{10}$ 、 $D_{11}$ 、 $D_{12}$ 、 $D_{13}$ 、 $D_{14}$ 、 $D_{15}$ 、 $D_{16}$ 、 $D_{17}$ （连接到第二个74HC151芯片，标记为(1)）。
- 这些数据输入可以视为8个2位数据的并行输入，例如第*i*个数据为 $(D_{1i}, D_{0i})$ ， $i=0\sim7$ 。

##### ◦ 芯片组成：

- 两个74HC151芯片，每个是标准的8输入1输出多路复用器（3位选择）。
- 第一个芯片(0)：输入 $D_{00}\sim D_{07}$ ，选择线 $S_2\sim S_0$ ，使能 $\bar{E}$ ；输出Y（标记为 $Y_0$ ）和反相输出 $\bar{Y}$ （标记为 $\bar{Y}_0$ ）。
- 第二个芯片(1)：输入 $D_{10}\sim D_{17}$ ，选择线 $S_2\sim S_0$ （与第一个共享），使能 $\bar{E}$ （共享）；输出Y（标记为 $Y_1$ ）和反相输出 $\bar{Y}$ （标记为 $\bar{Y}_1$ ）。

##### ◦ 连接方式：

- 选择线 $S_2$ 、 $S_1$ 、 $S_0$ 并联连接到两个芯片的相应引脚 ( $S_2$ 、 $S_1$ 、 $S_0$ ) 。
- 使能端 $\bar{E}$ 并联连接到两个芯片的使能引脚 (低有效) 。
- 数据输入按位分组：低位组到芯片(0)，高位组到芯片(1)。
- 输出：两个Y输出 ( $Y_0$ 和 $Y_1$ ) 组合成2位输出，同样有两个反相输出 $\bar{Y}_0$ 和 $\bar{Y}_1$  (可用于差分信号或进一步逻辑) 。
- 电源和接地：隐含+5V VCC和GND，未显示。
- **附加说明文本** (图片右侧红色文字) :
  - “由2个一位数据选择器扩展而成，即：将使能端连在一起，将相应的数据选择端连在一起，选在起。” (文字略有残缺，但意思是：通过并联使能端、选择端，并对应连接数据输入，来扩展成多位数据选择器。)
  - “将使能端连在一起，相应的数据选择端连在一起，将在起。” (重复强调连接方式。)
  - “将使能端连在一起；相应的数据选择端连在一起；选在起。” (可能为“选择端连在一起”的简写。)
- **图示细节**：电路图分为上下两部分，上部是芯片(0)的连接 ( $D_{00}\sim D_{07}$ 到S，输出 $Y_0/\bar{Y}_0$ )，下部是芯片(1)的连接 ( $D_{10}\sim D_{17}$ 到S，输出 $Y_1/\bar{Y}_1$ )。整体是一个并行扩展结构，强调通过共享控制信号实现多位数据的同步选择。

图片本质上是该电路的简化示意图，省略了芯片的完整引脚 (如VCC、GND和其他未用引脚)，但突出了扩展原理。这在数字系统中常用于数据总线选择、信号路由等应用。

该选择器的详细工作原理

这是一个多位数据选择器 (multiplexer)，基于标准74HC151芯片的并行扩展设计。标准74HC151是一个1位宽的8选1多路复用器 (3位选择线，选择8个输入中的一个输出)。这里使用两个这样的芯片并行操作，实现一个2位宽的8选1多路复用器 (即选择8个2位数据中的一个，输出2位结果)。这种扩展方法可以推广到更多位 (如n位数据用n个1位MUX并行) 。

1. 芯片基本特性

- **74HC151 (8输入1输出多路复用器)** :
  - 输入：3位选择线 $S_2S_1S_0$  (二进制地址0~7)，8个数据输入 $D_7\sim D_0$ ，使能 $\bar{E}$  (低有效：低电平时启用，高电平时输出高阻或固定) 。
  - 输出：Y (正常输出，选择的数据) 和 $\bar{Y}$  (反相输出，非选择的反) 。
  - 当 $\bar{E}=0$  (启用) 时， $Y = D_k$ ，其中 $k = S_2S_1S_0$ 的十进制值； $\bar{Y} = \text{NOT}(Y)$ 。
  - 当 $\bar{E}=1$  (禁止) 时， $Y=0$ ， $\bar{Y}=1$  (或根据 datasheet，可能为高阻，但HC系列通常固定) 。
  - 真值表 (简化， $\bar{E}=0$ 时) :

| $S_2$ | $S_1$ | $S_0$ | Y     |
|-------|-------|-------|-------|
| 0     | 0     | 0     | $D_0$ |
| 0     | 0     | 1     | $D_1$ |
| 0     | 1     | 0     | $D_2$ |
| 0     | 1     | 1     | $D_3$ |
| 1     | 0     | 0     | $D_4$ |
| 1     | 0     | 1     | $D_5$ |
| 1     | 1     | 0     | $D_6$ |

| S <sub>2</sub> | S <sub>1</sub> | S <sub>0</sub> | Y              |
|----------------|----------------|----------------|----------------|
| 1              | 1              | 1              | D <sub>7</sub> |

- $\bar{Y}$ 总是Y的反相。

2. 电路工作流程


- **输入处理:**
  - 假设输入数据是8个2位值:  $Data_i = (D_{1i}, D_{0i})$ ,  $i=0\sim7$  (例如,  $Data_0 = (D_{10}, D_{00})$ ) 。
  - 选择信号 $S_2S_1S_0$  (3位二进制, 值 $k=0\sim7$ ) 决定选择哪个 $Data_k$ 。
  - 使能 $\bar{E}$ 控制整个电路: 如果 $\bar{E}=1$ , 输出固定 ( $Y_0=Y_1=0$ ,  $\bar{Y}_0=\bar{Y}_1=1$ ) ; 如果 $\bar{E}=0$ , 正常工作。
- **步骤1: 共享控制信号:**
  - 两个74HC151共享相同的 $S_2S_1S_0$ 和 $\bar{E}$ , 因此它们同步选择相同的输入索引 $k$ 。
- **步骤2: 并行选择数据:**
  - 芯片(0) (低位) : 根据 $S_2S_1S_0$ 选择 $D_{0k}$ , 输出到 $Y_0 = D_{0k}$ ,  $\bar{Y}_0 = NOT(D_{0k})$ 。
  - 芯片(1) (高位) : 同时根据相同的 $S_2S_1S_0$ 选择 $D_{1k}$ , 输出到 $Y_1 = D_{1k}$ ,  $\bar{Y}_1 = NOT(D_{1k})$ 。
  - 组合输出:  $Y = (Y_1, Y_0) = Data_k = (D_{1k}, D_{0k})$ 。
  - 反相输出:  $\bar{Y} = (\bar{Y}_1, \bar{Y}_0) = NOT(Data_k)$ 。
- **整体输出:**
  - 对于任意选择 $k$  ( $S_2S_1S_0$ 的十进制) , 输出直接是选择的2位数据。
  - 示例:
    - $S_2S_1S_0=000$  ( $k=0$ ),  $\bar{E}=0$ :  $Y_0 = D_{00}$ ,  $Y_1 = D_{10}$ ; 输出(  $D_{10}, D_{00}$  )。
    - $S_2S_1S_0=001$  ( $k=1$ ),  $\bar{E}=0$ :  $Y_0 = D_{01}$ ,  $Y_1 = D_{11}$ ; 输出(  $D_{11}, D_{01}$  )。
    - $S_2S_1S_0=111$  ( $k=7$ ),  $\bar{E}=0$ :  $Y_0 = D_{07}$ ,  $Y_1 = D_{17}$ ; 输出(  $D_{17}, D_{07}$  )。
    - 如果 $\bar{E}=1$ : 无论选择线如何,  $Y_0=Y_1=0$ ,  $\bar{Y}_0=\bar{Y}_1=1$ 。
  - 反相输出可用于需要互补信号的场合, 如差分传输或进一步逻辑门。

3. 注意事项和优势

- **使能控制:**  $\bar{E}$ 低有效, 确保电路只在需要时激活, 节省功耗。
- **扩展性:** 这种并行方法简单高效, 对于 $m$ 位宽的8选1 MUX, 只需 $m$ 个74HC151芯片共享控制线。
- **优势:** 利用现成芯片实现多位MUX, 无需自定义逻辑; 速度快 (HC系列延迟小) ; 易于进一步扩展 (如用更多芯片到4位等) 。
- **潜在问题:** 数据输入必须正确分组; 如果需要更多通道, 可级联更多MUX, 但这里是位扩展而非通道扩展。实际构建时需连接VCC/GND, 并注意扇出/扇入限制。
- **与单芯片区别:** 标准74HC151只处理1位; 这里扩展到2位, 适用于多位数据总线。

四片八选一的三十二选一数据选择器

## 四片 8 选 1 (74HC151) → 32 选 1 数据选择器



这张图片展示了一个使用四片74HC151集成电路芯片（每个是8选1多路复用器）和半个74LS139芯片（2线-4线译码器）构成的32选1数据选择器（32-to-1 multiplexer，也称为数据选择器或MUX）的电路原理图。该电路是一种数字逻辑电路，用于根据5位二进制选择信号（地址码 $S_4 S_3 S_2 S_1 S_0$ ）从32个数据输入（ $D_0 \sim D_{31}$ ）中选择一个输出到Y。图片强调这是通道扩展（从8选1扩展到32选1），常用于数字系统中如数据路由、信号选择或多路数据总线。标题为“四片8选1 (74HC151) → 32选1 数据选择器”（四片8选1 (74HC151) → 32选1 数据选择器）。注意，芯片标注为74HC151，但下部译码器为74LS139（LS系列是TTL逻辑，HC是CMOS，可能为兼容性考虑；实际构建时需注意电平匹配）。

### 图片内容解释

#### • 电路结构：

##### ◦ 输入信号：

- 数据输入：32位 $D_{31} \sim D_0$ ，分成四组，每组8位连接到一个74HC151。
  - 最右组（低位）： $D_7 \sim D_0$  连接到74LS151 (1)（图片中标记为74LS151，但标题为74HC151，可能笔误）。
  - 下一组： $D_{15} \sim D_8$  连接到74LS151 (2)。
  - 下一组： $D_{23} \sim D_{16}$  连接到74LS151 (3)。
  - 最左组（高位）： $D_{31} \sim D_{24}$  连接到74LS151 (4)。
- 选择线：5位 $S_4 \sim S_0$ （从高到低）。
- 使能端：EN（低有效或高有效，取决于芯片；图片中连接到译码器的 $S$ ，可能为使能）。

##### ◦ 芯片组成：

- 四个74HC151芯片，每个是8输入1输出多路复用器，具有选择输入 $S_2 S_1 S_0$ 、使能EN（图片中EN为低有效）、数据输入 $D_7 \sim D_0$ 、输出Y。
- 一个半片74LS139（1/2 74LS139，双2-4译码器，只用一半），输入 $A_4 A_3$ （高位选择）、 $S$ （使能，低有效？），输出四个低有效信号（连接到每个74HC151的EN）。

##### ◦ 连接方式：

- 高两位选择 $S_4 S_3$ 连接到74LS139的地址输入 $A_4 A_3$ （图片中 $A_4 A_3$ ）。
- 低三位选择 $S_2 S_1 S_0$ 并联连接到所有四个74HC151的 $S_2 S_1 S_0$ 。
- 74LS139的四个输出（低有效）分别连接到四个74HC151的使能端EN（假设EN低有效启用）。
- 整体使能EN连接到74LS139的S（使能输入）。
- 输出：四个74HC151的Y输出需要组合成最终Y（图片中未明确显示组合门，但标准设计中通过或门（OR）连接，因为禁用时 $Y=0$ ）；顶部有“ $Y \& D_{24} \sim D_{31}$ ”，但这可能是个标注错误或表示最终输出逻辑，实际为OR。
- 电源和接地：隐含+5V VCC和GND，未显示。
- **图示细节：**电路图分为上、下两部分。上部显示四个74HC151的并行排列，每组数据输入和共享的低位选择线，下部显示74LS139的连接，并以示例状态展示：当 $A_4 A_3=11$ （或特定值）时，一个输出为0（启用对应MUX），其他为1（禁用）； $A_2 A_1 A_0=000 \sim 111$ 表示低位选择范围。红色线表示信号流，底部有“0 1 1 000~111”等值作为示例输入/输出状态。
- **附加说明：**无额外文本，但图片通过示例值（如0连接到左MUX的EN，1到其他）说明译码选择逻辑。

图片本质上是该电路的简化示意图，省略了最终输出组合门（或门）和完整引脚（如反相输出 $\bar{Y}$ ，可能未用），但突出了级联扩展原理。这是一种典型的MUX扩展设计，利用译码器选择组。

## 该选择器的详细工作原理

这是一个通道扩展的多路复用器设计，利用一个2线-4线译码器（74LS139的一部分）来“选择”四个8选1多路复用器（74HC151）中的一个，从而实现32位输入（ $4 \times 8 = 32$ ）到1位输出的选择。根据5位选择信号 $S_4 \sim S_0$ （二进制值0~31），输出Y等于选中的 $D_k$ （ $k=S$ 的十进制值）。这种设计常用于当标准芯片通道不足时，通过级联扩展。

## 1. 芯片基本特性

- **74HC151 (8选1多路复用器)：**
  - 输入：3位选择 $S_2 S_1 S_0$ 、8位数据 $D_7 \sim D_0$ 、使能EN（低有效：低电平时启用）。
  - 输出：Y（选中数据）和 $\bar{Y}$ （反相，未用）。
  - 当 $EN=0$ （启用）时， $Y = D_k$ ，其中 $k = S_2 S_1 S_0$ 的十进制（0~7）。
  - 当 $EN=1$ （禁用）时， $Y=0$ （固定）。
  - 真值表同前述74HC151。
- **74LS139 (双2-4译码器)：**
  - 输入：2位地址 $A_1 A_0$ （这里 $A_4 A_3$ ）、使能G（低有效S）。
  - 输出：4位低有效（选中时0，否则1）。
  - 当 $G=0$ 时，根据 $A_1 A_0$ 使一个输出为0，其他为1。
  - 真值表：
    - $A_1 A_0 = 00 \rightarrow$  输出0=0，其他=1
    - $01 \rightarrow$  输出1=0，其他=1
    - $10 \rightarrow$  输出2=0，其他=1
    - $11 \rightarrow$  输出3=0，其他=1
  - 当 $G=1$ 时，所有输出=1（禁用）。

## 2. 电路工作流程

- **输入处理：**
  - 高两位 $S_4 S_3$ 作为“组选择”，输入到74LS139的 $A_4 A_3$ 。


- 低三位 $S_2 S_1 S_0$ 作为“组内选择”，并联到所有四个74HC151。
- 整体使能EN连接到74LS139的S：如果EN=1（假设低有效，则禁用整个电路，Y=0）；EN=0正常工作。
- **步骤1: 高位译码（组选择）：**
  - 74LS139根据 $S_4 S_3$ 产生一个低有效输出：
    - $S_4 S_3=00 \rightarrow$  启用第一个MUX (1)，其EN=0，其他EN=1。
    - $S_4 S_3=01 \rightarrow$  启用第二个MUX (2)。
    - $S_4 S_3=10 \rightarrow$  启用第三个MUX (3)。
    - $S_4 S_3=11 \rightarrow$  启用第四个MUX (4)。
  - 被选中的MUX启用（EN=0），允许其根据低位选择数据；未选中的MUX禁用，Y=0。
- **步骤2: 低位译码（组内选择）：**
  - 被选中的74HC151根据 $S_2 S_1 S_0$ 选择其组内的D：Y = D\_{基址 + k}，其中k= $S_2 S_1 S_0$ 的十进制，基址为组起始（例如第一组基址0，第二组8等）。
  - 未选中的MUX输出Y=0。
- **步骤3: 输出组合：**
  - 四个MUX的Y输出通过或门（OR）组合成最终Y（图片未显示，但逻辑必要）：因为只有一个Y非0，其他为0，最终Y=选中的D。
  - 如果使用wired-OR（有线或，适用于开漏输出），可直接连接Y到公共线。
- **整体输出：**
  - 对于5位选择N（ $S_4 \sim S_0$ ，二进制0~31），Y = D\_N。
  - 示例（假设EN=0启用）：
    - S=00000 (0)： $S_4 S_3=00 \rightarrow$  启用MUX(1)； $S_2 S_1 S_0=000 \rightarrow Y=D_0$ ；其他MUX Y=0  $\rightarrow$  最终Y=D<sub>0</sub>。
    - S=01001 (9)： $S_4 S_3=01 \rightarrow$  启用MUX(2)； $S_2 S_1 S_0=001 \rightarrow Y=D_9$ （第二组D<sub>8</sub>=D<sub>0</sub> of MUX2, D<sub>9</sub>=D<sub>1</sub>）；最终Y=D<sub>9</sub>。
    - S=11111 (31)： $S_4 S_3=11 \rightarrow$  启用MUX(4)； $S_2 S_1 S_0=111 \rightarrow Y=D_{31}$ ；最终Y=D<sub>31</sub>。
    - 如果EN=1：所有MUX禁用，Y=0。

### 3. 注意事项和优势

- **使能控制：**整体EN控制电路激活；每个MUX的EN由译码器管理，确保互斥。
- **逻辑电平：**74LS139 (TTL) 与74HC151 (CMOS) 混用，需注意电压兼容（HC可兼容TTL输出）。
- **扩展性：**可进一步扩展（如用3-8译码器到64选1）。
- **优势：**利用现成芯片实现大通道MUX，成本低；禁用MUX节省功耗。
- **潜在问题：**未显示的OR门需添加（可用74HC32）；时序延迟（译码+ MUX）；如果EN高有效，需调整逻辑。

## 74HC85组成十六位数值比较器的并联扩展方式

## 用74HC85组成16位数值比较器的并联扩展方式。



这张图片展示了一个使用74HC85集成电路芯片构建的16位数值比较器（magnitude comparator）的电路原理图，采用并联扩展（parallel expansion）方式。该设计旨在比较两个16位二进制数A和B（A15~A0和B15~B0），并输出比较结果：A > B、A = B 或 A < B。图片强调这是并联扩展，以减少传播延迟（propagation delay）相比串行扩展。图片分为上、下两部分：

### 图片内容解释

- 上部：**四个74HC85芯片，从左到右分别处理高位到低位的4位组：
  - 左边第一个：比较B15 A15 ~ B12 A12 (最高位组)，标记为C3。
  - 第二个：比较B11 A11 ~ B8 A8，标记为C2。
  - 第三个：比较B7 A7 ~ B4 A4，标记为C1。
  - 右边第四个：比较B3 A3 ~ B0 A0 (最低位组)，标记为C0。
  - 每个芯片有输入A3~A0、B3~B0（4位输入），以及级联输入I A < B、I A > B、I A = B（显示为示例值0或1），输出F A < B、F A > B、I A = B（实际为Q输出，但可能标记错误或示例；F可能代表输出Q）。
  - 每个芯片下有箭头显示示例逻辑值（0或1）， illustrating a specific comparison scenario.
- 下部：**一个附加的74HC85芯片，标记为C4，用于组合上部四个芯片的输出。它的输入B3 A3 ~ B0 A0 来自上部芯片的输出（示例值为0），级联输入I A < B = 0、I A > B = 0、I A = B = 0，最终输出三个信号：A > B、A = B、A < B。
- 标题和问题：**标题为“用74HC85组成16位数值比较器的并联扩展方式”（使用74HC85组成16位数值比较器的并联扩展方式）。底部问题为“问题：如果每一片延迟时间为10ns, 16位并行比较器延迟时间？”（如果每一片延迟时间为10ns, 16位并行比较器延迟时间？），暗示该设计旨在展示并联方式如何影响延迟（根据datasheet，并联扩展可将延迟减少到2级，即20ns，而串行为4级40ns）。

图片本质上是该电路的简化示意图，省略了电源（VCC=5V、GND）、完整连接细节和可能需要的外部逻辑，但突出并联扩展的树状结构，以实现高速比较。这在数字系统中用于如 ALU（算术逻辑单元）、排序电路或地

址比较。

## 该比较器的详细工作原理

74HC85是一个4位数值比较器，可扩展到多位（如16位）。它比较两个4位数A和B，从最高位（MSB, A3 B3）开始：如果MSB不同，直接决定结果；如果相等，依次比较低位；如果所有位相等，参考级联输入I决定。输出三个互斥信号： $Q A > B = 1$  ( $A > B$ )、 $Q A = B = 1$  ( $A = B$ )、 $Q A < B = 1$  ( $A < B$ )。该芯片支持串行（serial）和并联（parallel）扩展，无需额外门电路。

## 整体电路原理

- **基本比较逻辑：**内部使用异或（XOR）和与非（NAND）门等实现算术比较。真值表覆盖正常和扩展情况（datasheet有16行正常，5行用于并联的“异常”级联输入）。
- **扩展到16位：**图片采用并联扩展（高速度方法），将16位分为四个4位组（C3~C0），每个组并行比较。结果通过feed-forward（前馈）方式组合到C4，实现树状结构：
  - 第一级（并行层）：四个74HC85同时比较各自4位组，生成局部Q输出。
  - 第二级（组合层）：C4将第一级输出作为其4位输入（编码局部结果），加上级联输入固定为0，进行最终比较。
  - 这利用芯片对“异常”级联输入的定义（e.g.,  $I A > B$ 和 $I A < B$ 同时高时，输出特定），允许并行处理而非逐级ripple。
- **工作流程：**
  1. 输入两个16位数A和B，分组到C3~C0。
  2. 每个C独立比较其组，从MSB开始。如果组内 $A > B$ ， $Q A > B = 1$ ；相等 $Q A = B = 1$ ； $A < B$   $Q A < B = 1$ 。
  3. 第一级输出编码（e.g.,  $Q A > B$ 作为“优势”位， $Q A = B$ 作为“传递”）连接到C4的A B输入（图片示例显示0值，可能假设相等场景）。
  4. C4比较这个“编码结果”，考虑优先级（MSB组主导），输出整体结果。
    - 优先级：从最高组C3开始，如果C3  $A > B$ ，则整体 $A > B$ ；如果相等，检查C2，以此类推（模拟MSB-first比较）。
- **优势：**并联扩展减少延迟路径。串行为4级（每个芯片添加10ns，总40ns）；并联为2级（并行比较+组合，总20ns），适合大位宽。
- **示例：**假设 $A = 1010\ 1100\ 0110\ 0011$  (0xAC63),  $B = 1010\ 1100\ 0110\ 0010$  (0xAC62)。
  - 各组比较：最低组 (0011 vs 0010)  $A > B$ ；其他组相等。
  - 第一级：C0  $Q A > B = 1$ , 其他 $Q A = B = 1$ 。
  - C4编码输入（e.g., A位=0001, B位=0000），C4输出 $A > B = 1$ 。

## 每个引脚的功能

74HC85是16引脚DIP/SOIC封装（基于Nexperia/TI datasheet）。引脚功能如下（假设标准编号）：

- **Pin 1 (B3):** B输入的最高位（MSB）。
- **Pin 2 (I A < B):** 级联输入，低位 $A < B$ 信号（1表示低位 $A < B$ ）。用于扩展，低位默认0。
- **Pin 3 (I A = B):** 级联输入，低位 $A = B$ 信号（1表示低位相等）。用于扩展，低位默认1。
- **Pin 4 (I A > B):** 级联输入，低位 $A > B$ 信号（1表示低位 $A > B$ ）。用于扩展，低位默认0。
- **Pin 5 (Q A > B):** 输出， $A > B$ 结果（1表示 $A > B$ ）。
- **Pin 6 (Q A = B):** 输出， $A = B$ 结果（1表示 $A = B$ ）。
- **Pin 7 (Q A < B):** 输出， $A < B$ 结果（1表示 $A < B$ ）。
- **Pin 8 (GND):** 接地（0V）。



- **Pin 9 (B0):** B输入的最低位 (LSB)。
  - **Pin 10 (A0):** A输入的最低位 (LSB)。
  - **Pin 11 (B1):** B输入的位1。
  - **Pin 12 (A1):** A输入的位1。
  - **Pin 13 (A2):** A输入的位2。
  - **Pin 14 (B2):** B输入的位2。
  - **Pin 15 (A3):** A输入的最高位 (MSB)。
  - **Pin 16 (VCC):** 电源电压 (2V~6V，典型5V) 。
- 在图片中，引脚用于分组输入和级联连接；C4使用输出作为其A/B输入，实现组合。

## 74HC283加法器实现减法运算

### 3、利用加法器采用加补码完成减法运算

原码

自然二进制码

反码

将原码中的所有0变为1，所有1变为0后的代码。

反码与原码的一般关系式： $N_{反} = (2^n - 1) - N_{原}$

补码

$N_{补} = 2^n - N_{原}$


补码和反码的关系式： $N_{补} = N_{反} + 1。$

这里只讨论数值码，即数码中不包括符号位。

图1：基本概念（原码、反码、补码）

这张图铺垫了二进制减法的数学基础。在数字电路中，为了简化硬件设计，通常将减法转化为加法来运算。

- **核心思想：**  $A - B$  可以看作  $A + (-B)$ 。
- **负数的表示：** 在计算机逻辑中，负数通常用补码表示。
- **定义：**
  - **原码 (True Form):** 直接的二进制数值。
  - **反码 (1's Complement):** 将原码的0变1，1变0。
  - **补码 (2's Complement):** 反码 + 1。
  - **公式：**  $N_{补} = 2^n - N_{原}$  或简单理解为 **补码 = 反码 + 1。**






图3：4位减法运算逻辑电路图

这张图是最终的硬件实现方案。它不仅仅是一个简单的减法器，而是一个能够输出差值绝对值（原码）和符号位的完整电路。

- **上半部分 (a)**：利用加法器芯片（74HC283）完成核心减法。
- **下半部分 (b)**：利用异或门和另一个加法器，将可能的负数补码结果转换回原码（绝对值）。

### 减法器的详细工作原理

这个电路的设计非常精妙，它主要解决了一个问题：**当结果为负数时，人类希望看到的是“符号+绝对值”（比如 -4），而不是难以阅读的补码。**

电路分为两级处理：

#### 第一级：核心减法运算（图3上半部分）

这一级完成了  $A - B$  的操作，基于公式  $A - B = A + \overline{B} + 1$ 。

##### 1. 输入处理：

- **被减数 A ( $A_3 \sim A_0$ )**：直接连接到加法器的输入端。
- **减数 B ( $B_3 \sim B_0$ )**：先经过一组反相器（非门），变成了反码  $\overline{B}$ ，再连到加法器输入端。
- **进位输入 ( $C_{-1}$ )**：连接高电平（逻辑1）。

##### 2. 加法器 74HC283(0) 的运算：

- 它实际执行的是： $S = A + \overline{B} + 1$ 。
- 这正是补码减法的标准步骤。

### 3. 借位信号的产生：

- 加法器的进位输出端 (CO) 经过一个非门，产生**借位信号 (Borrow / V)**。
- 如果运算产生进位 (CO=1)，说明  $A \geq B$ ，借位信号  $V = 0$ 。
- 如果运算没进位 (CO=0)，说明  $A < B$ ，借位信号  $V = 1$ 。

## 第二级：输出求补/修正电路 (图3下半部分)

这一级的目的是根据借位信号，自动调整输出格式。如果第一级算出的是正数，就直接输出；如果是负数（补码形式），就把它转回原码（绝对值）。

这里的关键组件是 **异或门 (XOR)** 和 **第二个加法器 74HC283(1)**。

### 1. 情况一： $A \geq B$ (借位信号 $V = 0$ )

- **异或门的作用**：第一级的输出结果  $D'$  进入异或门。因为  $V=0$ ，任何数与0异或都保持不变。所以异或门输出仍然是  $D'$ 。
- **加法器(1)的作用**：第二个加法器的进位输入  $C_{-1}$  接的是  $V$  (此时为0)。加法器的另一组输入被接地 (0)。
- **最终运算**： $D' + 0 + 0 = D'$ 。
- **结论**：输出直接就是第一级的结果 (即  $A-B$  的原码)，符合预期。

### 2. 情况二： $A < B$ (借位信号 $V = 1$ )

- 此时第一级输出的是一个负数的补码。我们需要把它变回原码（求绝对值）。
- **数学原理**：对一个补码再次求补，就能得到其原码的绝对值。求补的方法依然是“取反 + 1”。
- **异或门的作用**：因为  $V=1$ ，任何数与1异或相当于**取反**。所以异或门将第一级的结果  $D'$  进行了按位取反，得到  $\overline{D'}$ 。
- **加法器(1)的作用**：第二个加法器的进位输入  $C_{-1}$  接的是  $V$  (此时为1)。
- **最终运算**： $\overline{D'} + 0 + 1$ 。
- **结论**：这相当于对第一级的结果进行了“取反加一”操作。这正是将负数补码转回原码的操作！最终输出端  $D_3 \sim D_0$  显示的是差值的**绝对值**。

## 举例验证 ( $1 - 5 = -4$ )：

- 第一级**：计算  $1 + \text{反}(5) + 1$ 。即  $0001 + 1010 + 1 = 1100$ 。CO=0，所以 **V=1**。
- 第二级**：因为  $V=1$ ，电路执行“取反加一”。
  - $1100$  取反  $\rightarrow 0011$ 。
  - $0011$  加 1  $\rightarrow 0100$  (即十进制的4)。
- 最终结果**：数据输出 4，借位信号 1。解读为 **-4**。