

# 《计算机组成与设计》课程设计报告

实验课程	计算机组成原理课程设计	
课设题目	模型计算机设计	
学生班级	<b>学堂计机</b> 19	
学生姓名	王泽宇	
学生学号	201905130196	
完成日期	2021 年 5 月 18 日	

# 目录

1	指令	*集架构
	1.1	介绍
	1.2	实现指令组
2	总体	<b>结构</b>
	2.1	数据通路
	2.2	算数逻辑运算单元 ALU
		2.2.1 ALU 总体结构
		2.2.2 移位器
		2.2.3 求补器
		2.2.4 阵列乘法器
		2.2.4.1 基本加法单元
		2.2.4.2 基本乘法单元
		2.2.4.3 行单元
		2.2.4.4 整体结构
	2.3	A、B 选择器
		2.3.1 3 位选择信号的选择器
		2.3.2 8 位选择信号的选择器
	2.4	通用寄存器、程序计数器、指令寄存器和存储器地址寄存器
	2.5	随机访问存储器
3	微程	是序实现的控制部件 CU
	3.1	整体框图
	3.2	时钟信号发生器
	3.3	后继地址生成器
	3.4	微指令译码器
		3.4.1 2-4 译码器
		3.4.2 3-8 译码器
		3.4.3 整体结构
	3.5	ROM
	3.6	指令执行流程
	3.7	微指令
	3.8	微程序
	3.9	RAM 中的应用程序

4	硬布	线实现的控制部件 CU	30
	4.1	整体框图	30
	4.2	节拍发生器	30
	4.3	控制信号发生器	33
	4.4	指令执行流程	34
	4.5	控制信号列表和逻辑表达式	34
	4.6	RAM 中的应用程序	34
	)	NI N. S. I.	
5	课程	设计总结	34

# 1 指令集架构

#### 1.1 介绍

本次实验所涉及的模型机使用了一种采取精简指令集的架构, 仿照 MIPS16 设计并进行简化。本实验使用的指令集架构包含 8 个通用寄存器,数据总线和地址总线宽度均为 16 位。支持乘法运算,实现了无符号数原码阵列乘法器。实现了常用基本功能,包括加减乘和逻辑运算、寄存器置数、多种寻址方式的 RAM 读写、无条件跳转、有条件跳转、栈、子程序等。同时,0 号寄存器常置为0,可以辅助实现多种功能。采用16 位固定字长指令简化实现。

## 1.2 实现指令组

指令采用 16 位固定字长。其中,前五位为操作数。所有计算操作的操作数全部来自寄存器,各种寻址方式的实现也大都依赖于寄存器。寄存器 0 为常 0 寄存器,里面存放的数永远是 0,这为用户实现立即数寻址、像寄存器送立即数等提供了便利,也便于用精简指令集来实现众多复杂的操作。

图1展现了实现指令组。其中 RS1、RS2、RD 分别代表不同的寄存器编号, # 开头 代表立即数, # 后面指定了立即数位数。

# 2 总体结构

注意,后续所有代码均有 RTL Viewer 对应,请查看附件 6:原理图。

# 2.1 数据通路

图2展现了数据通路的主体结构。其中的控制信号连向控制单元,使用了微程序和 硬布线两种不同的方式实现(后续介绍),本章介绍数据通路部分。

ALU 是算术逻辑运算单元,根据进位信号和控制信号,将 A 选择器和 B 选择器的输出作为操作数,进行算术运算、按位逻辑运算、比较运算等多种运算。为了支持有条件跳转,ALU 中还包含一个跳转标志寄存器,用于存储跳转标志。

A 选择器、B 选择器分别接受 8 个输入信号,根据控制单元发出的选择信号选择一个作为选择器的输出。

R0 R7 表示八个通用寄存器,每个通用寄存器有各自的脉冲信号用于接受来自 ALU 输出的赋值。八个寄存器总共有两个输出接口:寄存器选择器 A 和寄存器选择器 B,根据控制单元发出的控制信号选择以某个寄存器的输出作为选择器的输出。

PC 是程序计数寄存器,用于记录下一条指令的地址。IR 是指令寄存器,用于存储指令。指令可能包含 3 种立即数,这三种立即数对应的指令位回连向 AB 选择器。MAR

						指令格式	t		
操作	15	14	13	12	11			4 3 2 3	1 0
		_	操作	1					
ADD RS1 RS2 RD 00	0	_	0	0	1	RS1	RS2	RD	00
将寄存器R1、R2相 MOVIH RS1 #8-bit	_	<u>o</u> 10	10	1	Ю	RS1	Ι .	#8-bit	-
以高8位为#送	_	_	I	1-	10	IKSI		, O Dic	
MOVILRS1#8-bit	0	0	0	1	1	RS1		#8-bit	
以低8位为#送	到R:	\$1							
MOV RS1 RS2 000 00	0	0	1	0	0	RS1	RS2	00000	)
特RS1赋值至	_	_							
SUB RS1 RS2 RD 00	0  265.6	0	1	0	1	RS1	RS2	RD	00
寄存器RS1的值减去TS LDIDR RS1 RS2 #5bit	_	<u>⊒,π</u>		1	Ю	RS1	RS2	#5bit	
寄存器RS1+#5bit为地址					10	IKSI	1032	# JDIC	
STIDR RS1 RS2 #5bit	0	0	1	1	1	RS1	RS2	#5bit	:
寄存器RS1+#5bit为地址,把	RS			到R.	AM				
LDIDX RS1 RS2 RS3	0	1	0	0	0	RS1	RS2	RS3	00
寄存器RS1+寄存器RS2作为	地址	, 遂	取至	JRS3	中				
STIDX RS1 RS2 RS3	_	1	0	0	1	RS1	RS2	RS3	00
寄存器RS1+寄存器RS2作为地址	_	_	_	1	1.		Boo	D.C.O.	
AND RS1 RS2 RS3		1 4503		1	10	RS1	RS2	RS3	00
寄存器RS1 AND 寄存器R OR RS1 RS2 RS3	_	到各	10	1 1	1	RS1	RS2	RS3	00
OR NSI NSZ NSS 寄存器RSI OR 寄存器RS				_	-	K2T	K32	1,22	-00
XOR RS1 RS2 RS3	т —	1	1	0	О	RS1	RS2	RS3	00
寄存器RS1 XOR 寄存器R	1-	_	_	1-	-	1101	1102	1100	
NOT RS1 RS2	0	1	1	0	1	RS1	RS2	00000	<u> </u>
寄存器NOT RS1送	訓寄	字器F	RS2						
SHIFTL RS1 RS2	_	1	1	1	0	RS1	RS2	00000	
寄存器RS1的值左移1位	_		_			1			
SHIFTR RS1 RS2	0	1	1	1	1	RS1	RS2	00000	
寄存器RS1的值右移1位 MULTIRS1RS2RS3	(医到	10	P語K O	52 To	Ю	RS1	RS2	R3	00
寄存器RS1*寄存器RS2结					lo_	K2T	N32	Кэ	00
JMP #11-bit	1	0	0	0	1		#11-b	oit .	
	_		-	-	<u> </u>				
JMPI RS1 #8-bit	1	0	0	1	0	RS1		#8-bit	
跳转到RS1+	#8bi	it							
JGEO RS1 RS2 #5-bit	1	0	0	1	1	RS1	RS2	#5bit	
如果RS1>=RS2, 跳转	_	_	_	_	I.				
JLEO RS1 RS2 #5-bit	1	0	1	0	0	RS1	RS2	#5bit	
如果RS1<=RS2, 跳转3 JEO RS1 RS2#5-bit	1	0	1	lo O	1	RS1	RS2	#5bit	
如果RS1==RS2, 跳转到	<u> </u>			1-	1-	KSI	132	#3010	
NOP	1	0	_	1	О		0000000	0000	
空──个机器	_	_							
ADDI RS1 RS2 #5-bit	1	0	1	1	1	RS1	RS2	#5bit	
RS1+#5-bit€	到R	S2							
SUBI RS1 RS2#5-bit	1	1	0	0	0	RS1	RS2	#5bit	
RS1-#5-bid送		_	I.e.	I.		l =-			
PUSH RS1	_	1	0	0	1	RS1	00	0000000	
将RS1的值月	_	_	I_0	1	Ю	DC1	1 00	000000	
POP RS1 将RS1的值強	1  出料	1  }	0	1	Iο	RS1	1 00	0000000	-
MOVESP RS1	1	1	О	1	1	RS1	nr	0000000	-
将栈帧寄存器置为	_	_	1-	1					$\neg$
CALL RS1	1	1	1	0	0	RS1	00	0000000	
跳转到子程序RS1(地址)	, 将:	返回:	地址	压入	浅				
JAL#11-bit	1	1	1	0	1		#11-b	it	
跳转到子程序PC+#11-BIT (地)	<del></del>	<del>i -</del>	_	_	_	戋			
RET	1	1	1	1	0		0000000	0000	
返回主程序,栈	$\overline{}$	$\overline{}$		1	1		0000000	0000	-
HLT 停机	1	1	1	1	1		0000000	0000	$\dashv$
15-171									

图 1: 实现指令




图 2: 数据通路

是存储器地址寄存器,存储将要访问的地址。

RAM 是随机访问存储器,存储程序和数据。地址来自 MAR 的输出,输入来自 ALU 的输出。

以上结构采用 verilog 实现。下面将给出每个部件的 verilog 相关代码及其 RTL Viewer。

# 2.2 **算数逻辑运算单元** ALU

#### 2.2.1 ALU 总体结构

```
1 module ALU(
2          input [4:0] S ,
3          input [15:0] A ,
4          input [15:0] B ,
5          input CN ,
6          input jumpTagCLK ,
7          output [15:0] ANS ,
```

```
8
           output CNOUT,
9
           output reg jumpTag
10 );
11
12
  reg[15:0] F;
  reg CN4;
13
  assign ANS = F;
14
   assign CNOUT = CN4;
15
16
17
18 //A左移右移运算
  reg shift_direction;
19
20
  wire [15:0] shiftA_out;
   shift16(
21
22
            .A(A) ,
            .P(shift_direction) ,
23
            .B(shiftA_out)
24
25 );
26
27
  //B左移右移运算
28
   wire[15:0] shiftB_out;
29
   shift16(
30
            .A(B) ,
            .P(shift_direction) ,
31
32
            .B(shiftB_out)
33
   );
34
35
36
  // 求补器
37
   wire [15:0] A_complement, B_complement,
38
               multi_out_complement, multi_out;
39
   complement16 complementA(
           .A(A) ,
40
            .B(A\_complement)
41
42
  );
43 complement16 complementB(
44
            .A(B) ,
```

```
45
            .B(B_complement)
46 );
   complement16 complement_multi_out(
47
48
            .A(multi_out) ,
            .B(multi_out_complement)
49
50
   );
51
52
   //阵列乘法器
   multiplication16(
53
            .A(A) ,
54
            .B(B) ,
55
            .C(multi_out)
56
57
   );
58
59
   always @(posedge jumpTagCLK) begin
60
            case(S[4:0])
                     5'b11001: begin
61
                              if(A >= B) begin
62
                                      jumpTag = 1;
63
64
                              end
                              else begin
65
66
                                      jumpTag = 0;
67
                              end
68
                     end
69
                     5'b11010: begin
70
                              if(A \le B) begin
71
                                      jumpTag = 1;
72
                              end
                              else begin
73
74
                                      jumpTag = 0;
75
                              end
76
                     end
77
                     5'b11011: begin
                              if(A == B) begin
78
79
                                      jumpTag = 1;
80
                              end
81
                              else begin
```

```
82
                                        jumpTag = 0;
83
                               end
84
                      end
85
86
             endcase
87
    end
88
89
90
    always @(A, B, S, CN, shiftA_out, shiftB_out, multi_out) begin
             case(S[4:0])
91
92
                      5'b00000: begin
93
                               F = A;
                               CN4 = 0;
94
95
                      end
96
                      5'b00001: begin
97
                               F = B;
                               CN4 = 0;
98
99
                      end
                      5'b00010: begin
100
                               \{CN4, F\} = A + B;
101
102
                      end
103
                      5'b00011: begin
                               \{CN4, F\} = A - B;
104
105
                      end
106
                      5'b00100: begin
107
                               \{CN4, F\} = A + 1;
108
                      end
109
                      5'b00101: begin
110
                               \{CN4, F\} = A - 1;
111
                      end
                      5'b00110: begin
112
                               \{CN4, F\} = B + 1;
113
114
                      end
115
                      5'b00111: begin
116
                               \{CN4, F\} = B - 1;
117
                      end
118
                      5'b01000: begin
```

```
\{CN4, F\} = A + B + 1;
119
120
                      end
121
                      5'b01001: begin
122
                               F = multi out;
123
                      end
                      5'b01010: begin
124
125
                                shift_direction = 0;
126
                               F = shiftA_out;
127
                      end
128
                      5'b01011: begin
                                shift_direction = 1;
129
130
                               F = shiftA_out;
131
                      end
132
                      5'b01100: begin
                                shift_direction = 0;
133
                               F = shiftB_out;
134
135
                      end
                      5'b01101: begin
136
137
                                shift_direction = 1;
                               F = shiftB_out;
138
139
                      end
                      5'b01110: begin
140
                               F = A \& B;
141
142
                      end
143
                      5'b01111: begin
144
                               F = A \mid B;
145
                      end
                      5'b10000: begin
146
                               F = A \cap B;
147
148
                      end
                      5'b10001: begin
149
                               F = ^A;
150
151
                      end
                      5'b10010: begin
152
                               F = {}^{\sim}B;
153
154
                      end
                      5'b10011: begin
155
```

```
F = (\{1'b0, A\} > \{1'b0, B\});
156
157
                      end
158
                      5'b10100: begin
                               F = (\{1'b0, A\} < \{1'b0, B\});
159
160
                      end
                      5'b10101: begin
161
                               F = (\{1'b0, A\} == \{1'b0, B\});
162
163
                      end
164
                      5'b10110: begin
                               F = (\{1'b0, A\} != \{1'b0, B\}) ;
165
166
                      end
167
                      5'b10111: begin
168
                               F[15:8] = A[7:0];
                               F[7:0] = B[15:8];
169
170
                      end
171
                      5'b11000: begin
172
                               F[15:8] = A[15:8];
                               F[7:0] = B[7:0];
173
174
                      end
                      5'b11100: begin
175
                               if(jumpTag == 1) begin
176
177
                                        F = A + B;
178
                               end
                               else if (jumpTag == 0) begin
179
                                        F = A;
180
181
                               end
182
                      end
183
             endcase
184
    end
185
186
187
   endmodule
```

#### 2.2.2 移位器

```
1 module shift16 (
2 input[15:0] A,
```

```
3
            input P,
                                      //P=0 左移 P=1右移
            output reg[15:0] B
4
5
   );
   always @(*) begin
6
            if(P == 1) begin
7
8
                     integer i;
9
                     for (i = 0; i < 15; i = i + 1) begin
10
                             B[i] <= A[i+1];
11
                     end
                    B[15] <= 0;
12
13
            end
14
            else begin
15
                     integer j;
                     for (j = 1; j < 16; j = j + 1) begin
16
                                      B[j] <= A[j - 1];
17
18
                     \mathbf{end}
                    B[0] <= 0;
19
20
            end
21 end
   endmodule
```

#### 2.2.3 求补器

```
module complement16(
2
            input wire[15:0] A,
3
            output reg[15:0] B
4
   );
5
6
   reg C[16:0];
   reg E;
9
10
   always @(*) begin
11
            integer i;
12
            B[15] = A[15];
            \mathbf{E} = \mathbf{A}[15];
13
            C[0] = 0;
14
```

```
for (i = 0; i < 15; i = i + 1) begin

B[i] = (E & C[i]) ^ A[i];

C[i + 1] = C[i] | A[i];

end

end

end

end

end

end
```

#### 2.2.4 **阵列乘法器**

#### 2.2.4.1 基本加法单元

```
module add1(
2
            input A,
3
            input B,
            input C,
4
            output S,
5
            output C4
6
7
   );
8
            assign S = A ^B ^C;
            assign C4 = (A \& B) \mid ((A \mid B) \& C);
9
10
   endmodule
11
```

#### 2.2.4.2 基本乘法单元

```
module multiunit (
1
2
           input A,
3
           input B,
                                   //进位输入
           input C,
4
                                   //部分积输入
           input M,
5
6
7
           output C4,
8
           output M4
                         //部分积输出
9
  );
10
           add1 add(
11
```

```
12
                       .A(M),
13
                       .B(A\&B),
14
                       .C(C),
15
                       .S(M4),
16
                       .C4(C4)
17
             );
18
19
   endmodule
20
```

#### 2.2.4.3 行单元

```
module multi16row(
2
           input [15:0] A ,
3
           input B,
           input [15:0] M,
                                   //部分积输入
4
5
           output [15:0] M4,
                                    //部分积输出
6
           output P
                                             //结果输出
7
8
  );
9
           wire[16:0] C;
10
           wire [15:0] MT;
11
           assign P = M\Gamma[0];
12
           assign M4 = \{C[16], M\Gamma[15:1]\};
13
           assign C[0] = 0;
14
15
           genvar i;
16
           generate
17
                    for (i = 0; i < 16; i = i + 1) begin: union
                            multiunit unit (
18
19
                                     .A(A[i]),
20
                                     .B(B),
21
                                     .C(C[i]),
                                                     // 进位输入
22
                                     MM[i]
                                                      //部分积输入
23
24
                                     .C4(C[i + 1]),
                                     .M4(MIT[i]), //部分积输出
25
```

```
26 );
27 end
28 endgenerate
29
30
31 endmodule
```

#### 2.2.4.4 整体结构

```
module multiplication 16 (
2
           input[15:0] A ,
3
           input [15:0] B,
           output[15:0] C
4
5
   );
           wire[31:0] ans;
6
7
           wire [15:0] line [16:0];
8
9
           assign C = ans[15:0];
           assign line [0] = 16'b0;
10
           assign ans[31:16] = line[16];
11
12
13
           genvar i;
14
           generate
                    for (i = 0; i < 16; i = i + 1) begin: union
15
                             multi16row row(
16
                                      .A(A),
17
                                      .B(B[i]),
18
19
                                      .M(line[i]),
                                                   //部分积输入
20
21
                                      .M4(line[i+1]), //部分积输出
                                      .P(ans[i])
22
                                                       //结果输出
23
                             );
24
                    end
25
           endgenerate
26
27
   endmodule
```

## 2.3 A、B **选择器**

A、B选择器采用相同结构,均为8选1选择器,但控制信号有所不同。一种选择信号为3位数,内置3-8译码器译码;一种选择信号为8位数,无需译码。其中,寄存器A、B选择器采用了后者,作为ALU输入的A、B选择器使用了前者。

#### 2.3.1 3 位选择信号的选择器

```
1
2
   module selector8(
3
            input [15:0] D0,
4
            input [15:0] D1,
            input [15:0] D2,
5
6
            input [15:0] D3,
7
            input [15:0] D4,
8
            input [15:0] D5,
9
            input [15:0] D6,
10
            input [15:0] D7,
11
            input [2:0] CPQ,
12
            output [15:0] Q,
13
            output [7:0] YY
14
   );
15
16
   wire [7:0] PY;
17
   wire [7:0] Y;
18
   assign YY = PY;
19
20
   \74138 three_two_translator(
21
            .G1(1) ,
22
            .G2AN(0) ,
23
            .G2BN(0) ,
            .A(CPQ[0]) ,
24
25
            .B(CPQ[1])
26
            .C(\mathbb{CPQ}[2]) ,
27
            .Y7N(Y[7]) ,
28
            .Y6N(Y[6])
29
            .Y5N(Y[5]) ,
30
            .Y4N(Y[4]) ,
```

```
31
            .Y3N(Y[3]) ,
32
            .Y2N(Y[2])
            .Y1N(Y[1]),
33
            .Y0N(Y[0])
34
35
   );
36
37
38
   genvar i;
39
   generate
40
            for (i = 0; i < 8; i = i + 1) begin: rank
41
                     assign PY[i] = ~Y[i];
42
            end
43
            for(i = 0; i < 16; i = i + 1) begin:rank4
44
                     assign Q[i] = (PY[0] \& D0[i])
                                     (PY[1]&D1[i]) |
45
                                     (PY[2]&D2[i]) |
46
                                     (PY[3]&D3[i]) |
47
                                     (PY[4]&D4[i]) |
48
                                     (PY[5]&D5[i]) |
49
                                     (PY[6]&D6[i]) |
50
                                     (PY[7] \& D7[i]);
51
52
            end
   endgenerate
53
   endmodule
```

### 2.3.2 8 位选择信号的选择器

```
module selector8 2(
1
2
           input [15:0] D0,
           input [15:0] D1,
3
           input [15:0] D2,
4
           input [15:0] D3,
5
           input [15:0] D4,
6
           input [15:0] D5,
7
8
           input [15:0] D6,
9
           input [15:0] D7,
           input [7:0] Y,
10
```

```
output [15:0] Q
11
12
   );
13
   genvar i;
14
15
   generate
             for (i = 0; i < 16; i = i + 1) begin: rank
16
                      assign Q[i] = (Y[0] \& D0[i])
17
18
                                      (Y[1] \& D1[i])
19
                                      (Y[2] \& D2[i])
20
                                      (Y[3] \& D3[i])
21
                                      (Y[4] \& D4[i])
22
                                      (Y[5] \& D5[i])
23
                                      (Y[6] \& D6[i])
24
                                      (Y[7] \& D7[i]);
25
            end
   endgenerate
26
27
28
29
   endmodule
30
```

# 2.4 **通用寄存器、程序计数器、指令寄存器和存储器地址寄存器** 以上各种寄存器均由 4 个 4 位寄存器 74173 组成。组成结构一致。

```
module register16(
2
            input[15:0] D ,
3
            input CLR,
            input CPR,
4
            output[15:0] Q
5
6
   );
7
8
            wire CLRN = ~CLR;
9
10
            \74173 register8_1(
11
                     .D1(D[0]) ,
12
                     .D2(D[1]) ,
```

```
.D3(D[2]) ,
13
14
                      .D4(D[3]) ,
15
                      .G1N(0) ,
16
                      .G2N(0) ,
                      MN(0) ,
17
                      .NN(0) ,
18
                      .CLR(CLRN) ,
19
                      .CLK(CPR) ,
20
21
                      .Q1(Q[0]) ,
22
                      .Q2(Q[1]) ,
23
                      .Q3(Q[2]) ,
24
                      .Q4(Q[3])
25
            ) ;
26
27
            \74173 register8_2(
28
                      .D1(D[4]) ,
29
                      .D2(D[5]) ,
30
                      .D3(D[6])
                      .D4(D[7]) ,
31
32
                      .G1N(0) ,
                      .G2N(0) ,
33
                      MN(0) ,
34
                      .NN(0) ,
35
                      .CLR(CLRN) ,
36
37
                      .CLK(CPR) ,
38
                      .Q1(Q[4]) ,
39
                      .Q2(Q[5]) ,
40
                      .Q3(Q[6]) ,
                      .Q4(Q[7])
41
42
             ) ;
             \74173 register8_3(
43
44
                      .D1(D[8]) ,
45
                      .D2(D[9]) ,
                      .D3(D[10]) ,
46
47
                      .D4(D[11]) ,
                      .G1N(0) ,
48
49
                      .G2N(0) ,
```

```
MN(0) ,
50
51
                      .NN(0) ,
52
                      .CLR(CLRN) ,
53
                      .CLK(CPR) ,
                      .Q1(Q[8]) ,
54
                      .Q2(Q[9]) ,
55
56
                      .Q3(Q[10]) ,
57
                      .Q4(Q[11])
58
            ) ;
            \74173 register8_4(
59
60
                      .D1(D[12]) ,
                      .D2(D[13]),
61
62
                      .D3(D[14]),
63
                      .D4(D[15]) ,
                      .G1N(0) ,
64
                      .G2N(0) ,
65
                      MN(0) ,
66
                      .NN(0) ,
67
                      .CLR(CLRN) ,
68
                      .CLK(CPR) ,
69
                      .Q1(Q[12]) ,
70
71
                      .Q2(Q[13]) ,
                      .Q3(Q[14]) ,
72
                      .Q4(Q[15])
73
74
            ) ;
75
   endmodule
```

# 2.5 随机访问存储器

RAM 采用了 Quartus II 自带的 IP 核。

```
1 ram RAM(
2 .address(address_RAM[9:0]) ,
3 .clock(clk_RAM) ,
4 .data(data_RAM) ,
5 .q(q_RAM) ,
```

```
6 . wren (wren_RAM) ,
7 . rden (rden_RAM)
8 );
```

# 3 微程序实现的控制部件 CU

## 3.1 整体框图

图3给出了微程序实现的控制单元 CU 的整体框图。




图 3: 微程序控制部件

时钟信号发生器将时钟信号按照合适的时序关系,处理为寄存器脉冲信号、RAM脉冲信号和 ROM 脉冲信号。

后继地址生成器内含有微地址寄存器,根据上一次微指令给出的后继地址生成方式,生成下一个微地址并存储在微地址寄存器中并输出。

ROM 存储所有微程序。

微指令译码器将微指令翻译为各种控制信号。在实际实现中,该译码器并没有单独整合为一个器件,而是与数据通路一起放在 CPU 中。附件 6 中展示的该器件的原理图实际为 CPU 原理图。

### 3.2 时钟信号发生器

```
module clock3(
2
            input CLK,
3
            input CLR,
            output[2:0] q
4
5
   );
6
7
            reg[2:0] i = 3'b111;
8
            assign q[0] = \sim i[0];
            assign q[1] = \sim i[1];
9
            assign q[2] = \sim i[2];
10
11
12
            always @(posedge CLK or negedge CLR) begin
13
                      if (CLR == 1'b0)
14
                               i <= 3 b111;
                      else
15
16
                               i \le i + 3'b001;
17
            end
18
19
  endmodule
```

## 3.3 后继地址生成器

```
module nextAddress(
2
           input LOAD,
           input CLK,
3
           input CLR,
4
           input JP,
5
           input QJP,
6
7
           input[8:0] UIR ,
           input [4:0] OP ,
8
           output[8:0] address
9
10 );
11
12 reg[8:0] next_address = 9'b0;
```

```
13
   assign address = next_address;
14
15
   always @(posedge CLK or negedge CLR) begin
16
17
            if(CLR == 0) begin
18
                     next_address = 0;
19
            end
            else if (CLR && LOAD == 1) begin
20
21
                     next_address = next_address + 1;
22
            end
23
            else if (CLR && LOAD == 0 && JP == 1) begin
24
                     next_address = UIR;
25
            end
            else if (CLR && LOAD == 0 && QJP == 1) begin
26
27
                     next address = \{OP, 4'b0000\};
28
            end
29
   end
30
31
   endmodule
```

## 3.4 微指令译码器

微指令译码功能与数据通路共同组成 CPU,并未以单独器件编写。因此,下面展示的代码为 CPU 代码中译码部分。

#### 3.4.1 2-4 译码器

```
1
2
  module twoToFour(
3
           input[1:0] A,
           output [3:0] B
4
  );
5
6
           assign B[0] = (!A[0]) && (!A[1]);
8
           assign B[1] = (A[0]) && (!A[1]);
9
           assign B[2] = (!A[0]) && (A[1]);
           assign B[3] = (A[0]) && (A[1]);
10
```

#### 11 endmodule

#### 3.4.2 3-8 译码器

```
module twoToFour(
2
           input[1:0] A,
3
           output[3:0] B
  );
4
5
           assign B[0] = (!A[0]) && (!A[1]);
6
7
           assign B[1] = (A[0]) && (!A[1]);
           assign B[2] = (!A[0]) \&\& (A[1]);
8
           assign B[3] = (A[0]) \&\& (A[1]);
9
  endmodule
10
```

#### 3.4.3 整体结构

```
//微指令
1
           wire [63:0] microInstruction;
2
3
           // 停机
4
5
           assign HaltTag = microInstruction[3];
6
           //8个寄存器的脉冲信号的选择控制
7
           wire [15:0] R_in[7:0], R_out[7:0];
8
9
           wire[15:0] RA, RB;
10
11
           wire CPR_P = microInstruction[38] & P_R;
12
13
           wire [7:0] CPR;
           wire [2:0] CPR3_from_microInstruction;
14
15
           wire [2:0] CPR3 from instruction [2:0];
16
           wire [7:0] CPR from microInstruction;
17
           wire[7:0] CPR_from_instruction[2:0];
18
           wire[1:0] CPR_select_control2;
19
           wire[3:0] CPR_select_control4;
```

```
20
21
            assign CPR3_from_microInstruction
22
            = microInstruction[35:33];
23
            assign CPR3 from instruction[0]
24
            = instruction[10:8];
25
            assign CPR3_from_instruction[1]
            = instruction[7:5];
26
            assign CPR3_from_instruction[2]
27
            = instruction[4:2];
28
            assign CPR_select_control2
29
            = microInstruction[37:36];
30
31
            threeToEight cpr_three_eight1(
32
                    .A(CPR3_from_microInstruction) ,
                     .B(CPR from microInstruction)
33
            );
34
35
            threeToEight cpr_three_eight2(
                     .A(CPR3_from_instruction[0]) ,
36
37
                    .B(CPR from instruction[0])
38
            );
39
            threeToEight cpr_three_eight3(
                     .A(CPR3_from_instruction[1]) ,
40
                    .B(CPR from instruction[1])
41
42
            );
43
            threeToEight cpr_three_eight4(
                    .A(CPR3_from_instruction[2]) ,
44
45
                    .B(CPR_from_instruction[2])
46
            );
47
            twoToFour cpr_tow_four1(
                     .A(CPR_select_control2) ,
48
49
                    .B(CPR_select_control4)
50
            );
51
            genvar j;
52
            generate
53
                    for (j = 0; j < 8; j = j + 1) begin: cpr
54
                             assign R in[j] = ALU F;
55
                             assign CPR[j] = CPR_P &
   ((CPR_from_microInstruction[j] & CPR_select_control4[3])
```

```
(CPR_from_instruction[0][j] & CPR_select_control4[0]) |
   (CPR_from_instruction[1][j] & CPR_select_control4[1]) |
58
   (CPR_from_instruction[2][j] & CPR_select_control4[2]));
59
60
                    end
61
           endgenerate
62
63
           //8个寄存器的选择控制器
           wire [7:0] select_control_RA, select_control_RB;
64
65
           wire [2:0] select_control_RA_from_microInstruction3,
66
           select_control_RB_from_microInstruction3;
67
           wire [2:0] select_control_RA_from_instruction3[2:0],
68
           select_control_RB_from_instruction3[2:0];
69
70
           wire [7:0] select control RA from microInstruction8,
71
72
           select_control_RB_from_microInstruction8;
           wire [7:0] select_control_RA_from_instruction8[2:0],
73
74
           select control RB from instruction8[2:0];
75
76
           wire[1:0] control_select_control_RA2,
77
           control select control RB2;
           wire [3:0] control select control RA4,
78
79
           control_select_control_RB4;
80
81
           assign control select control RA2 =
82
           microInstruction [7:6];
83
           assign control_select_control_RB2 =
84
           microInstruction [9:8];
85
           assign select_control_RA_from_microInstruction3
           microInstruction[12:10];
86
87
           assign select_control_RB_from_microInstruction3
88
           microInstruction[15:13];
89
90
           assign select_control_RA_from_instruction3[0] =
           instruction [10:8];
91
92
           assign select_control_RB_from_instruction3[0] =
93
           instruction [10:8];
```

```
94
            assign select_control_RA_from_instruction3[1] =
95
            instruction [7:5];
            assign select_control_RB_from_instruction3[1] =
96
97
            instruction [7:5];
            assign select_control_RA_from_instruction3[2] =
98
99
            instruction [4:2];
            assign select_control_RB_from_instruction3[2] =
100
101
            instruction [4:2];
102
            threeToEight select_control_three_eight1(
103
                     .A(select control RA from microInstruction3)
104
                     .B(select_control_RA_from_microInstruction8)
105
            );
106
            threeToEight select_control_three_eight2(
107
                     .A(select control RB from microInstruction3)
108
                     .B(select_control_RB_from_microInstruction8)
109
110
            );
            threeToEight select control three eight3(
111
112
                     .A(select_control_RA_from_instruction3[0])
                     .B(select_control_RA_from_instruction8[0])
113
114
            );
            threeToEight select control three eight4(
115
                     .A(select_control_RB_from_instruction3[0])
116
                     .B(select control RB from instruction8[0])
117
118
            );
119
            threeToEight select_control_three_eight5(
120
                     .A(select_control_RA_from_instruction3[1])
                     .B(select control RA from instruction8[1])
121
122
            );
123
            threeToEight select_control_three_eight6(
124
                     .A(select_control_RB_from_instruction3[1])
125
                     .B(select_control_RB_from_instruction8[1])
126
            );
127
            threeToEight select_control_three_eight7(
128
                     .A(select control RA from instruction3[2])
129
                     .B(select control RA from instruction8[2])
130
            );
```

```
131
            threeToEight select_control_three_eight8(
                     .A(select_control_RB_from_instruction3[2])
132
                     .B(select_control_RB_from_instruction8[2])
133
134
            );
            twoToFour select_control_two_Four1(
135
                     .A(control_select_control_RA2) ,
136
                     .B(control_select_control_RA4)
137
            );
138
            twoToFour select_control_two_Four2(
139
                     .A(control_select_control_RB2) ,
140
                     .B(control select control RB4)
141
142
            );
143
            genvar k;
144
            generate
145
                     for (k = 0; k < 8; k = k + 1) begin: select control
146
    assign select_control_RA[k] =
147
    (control_select_control_RA4[3] &
    select control RA from microInstruction8[k]) |
148
149
    (control_select_control_RA4[0] &
150 \, |
    select_control_RA_from_instruction8[0][k]) |
151
    (control select control RA4[1] &
    select control RA from instruction8[1][k]) |
152
153
    (control_select_control_RA4[2] &
154
    select control RA from instruction8[2][k]);
155
156
    assign select_control_RB[k] = (control_select_control_RB4[3]
157
    & select_control_RB_from_microInstruction8[k]) |
158
    (control_select_control_RB4[0] &
159
    select control RB from instruction8[0][k]) |
160
    (control_select_control_RB4[1] &
161
    select_control_RB_from_instruction8[1][k]) |
162
    (control_select_control_RB4[2] &
163
    select_control_RB_from_instruction8[2][k]);
164
                     end
165
            endgenerate
166
            assign CPIR = P_R & microInstruction[32];
167
```

```
168
            assign rden_RAM = (microInstruction[5])
169
170
                         && (!microInstruction[4]);
171
            assign wren RAM = (microInstruction[4])
172
                         && (!microInstruction[5]);
173
            assign CPMAR = P_R & microInstruction [28];
174
            assign MAR_REST = microInstruction[29];
175
176
            assign CPPC = P_R & microInstruction[30];
177
            assign PC_REST = microInstruction[31];
178
179
180
            assign select_control_A = microInstruction[18:16];
            assign select_control_B = microInstruction[21:19];
181
182
183
            assign ALU_S = microInstruction[26:22];
184
            assign ALU_CN = microInstruction[27];
185
186
            assign control_next_micro_address = microInstruction[2:0];
187
            assign micro_address_from_UIR = microInstruction [47:39];
188
            assign micro address from OP = instruction[15:11];
            assign LOAD = (control next micro address[0]) &&
189
190
    (!control_next_micro_address[1]) &&
191
    (!control_next_micro_address[2]);
192
            assign JP = (!control_next_micro_address[0]) &&
193
    (control_next_micro_address[1]) &&
194
    (!control_next_micro_address[2]);
            assign QJP = (control_next_micro_address[0]) &&
195
196
   control_next_micro_address[1]) &&
197
    (!control_next_micro_address[2]);
```

#### 3.5 ROM

ROM 采用了 Quartus II 提供的 IP 核实现。

```
1 rom ROM1(
2 .clock(P_UPC) ,
```

```
. address(next_micro_address) ,
.q(microInstruction)
.;
```

## 3.6 指令执行流程

图4给出了各个指令的执行流程图。其中,第一行为各条指令取值周期的执行流程, 后面各行为各指令执行周期的执行流程。每一条微指令占用一个节拍。

操作		执行流	程								
取值周期	RAM->IR	PC+1->PC		QJP							
ADD RS1 RS2 RD 00	RS1+RS2->RD	PC->MAR		JP							
MOVIH RS1 #8-bit	#H8bit+RS1#L8bit->RS1	PC->MAR	JP								
MOVIL RS1#8-bit	RS1#H8bit+#L8bit->RS1	PC->MAR	JP								
MOV RS1 RS2 000 00	RS1->RS2	PC->MAR		JP							
SUB RS1 RS2 RD 00	RS1-RS2->RD	PC->MAR		JP							
LDIDR RS1 RS2 #5bit	RS1+#5bit->MAR	RAM->RS2	PC->MAR	JI	5						
STIDR RS1 RS2 #5bit	RS1+#5bit->MAR	RS2->RAM	PC->MAR	J	5						
LDIDX RS1 RS2 RS3	RS1+RS2->MAR	RAM->RS3	PC->MAR	J	5						
STIDX RS1 RS2 RS3	RS1+RS2->MAR	RS3->RAM	PC->MAR	JI	5						
AND RS1 RS2 RS3	RS1 AND RS2->RS3	PC->MAR		JP							
OR RS1 RS2 RS3	RS1 OR RS2->RS3	PC->MAR		JP							
XOR RS1 RS2 RS3	RS1 XOR RS2 -> RS3	PC->MAR		JP							
NOTRS1RS2	NOT RS1->RS2	PC->MAR		JP							
SHIFTERST RS2	SHIFTL RST->RS2	PC->MAR		JP							
SHIFTR RS1 RS2	SHIFTR RS1->RS2	PC->MAR		JP							
MULTI RS1 RS2 RS3	RS1*RS2->RS3	PC->MAR		JP							
JMP #11-bit	PC+#11-bit->PC	PC->MAR		JP							
JMPI RS1 #8-bit	RS1->PC	PC+#5bit->PC	PC->MAR	JI							
JGEO RS1 RS2 #5-bit	RS1>=RS2->jumpTAG	jumpTag(PC+#5-bit)->PC	PC->MAR	JI	)						
JLEO RS1 RS2 #5-bit	RS1<=RS2->jumpTAG	jumpTag(PC+#5-bit)->PC	PC->MAR	J	<b>-</b>						
JEORS1 RS2 #5-bit	RS1==RS2->jumpTAG	jumpTag(PC+#5-bit)->PC	PC->MAR	J	)						
NOP	PC->MAR		JP								
ADDI RS1 RS2 #5-bit	RS1+#5-bit->RS2	PC->MAR		JP							
SUBI RS1 RS2 #5-bit	RS1-#5-bit->RS2	PC->MAR		JP							
PUSH RS1	SP->MAR	SP-1->SP	RS1->RAM	PC->MAR	JP						
POP RS1	SP+1->SP	SP->MAR	RAM->RS1	PC->MAR	JP						
MOVESP RS1	RS1->SP	PC->MAR		JP	•						
CALL RS1	SP->MAR	SP-1->SP	PC->RAM	RS1->PC	PC->MAR	JP					
JAL#11-bit	SP->MAR	SP-1->SP	PC->RAM	PC+#11-bit->PC	PC->MAR	JP					
RET	SP+1->SP	SP->MAR	RAM->PC	PC->MAR	JP						
HLT		HAL1									

图 4: 执行流程

下面给出图中简写的解释。

- 1. A->B 表示将 A 运算输出的内容输入到 B。
- 2. RS1、RS2、RD 表示指令中指定的不同位置的通用寄存器。
- 3. #xbit 或 #x-bit 表示从指令中获取的立即数,位数为 x。
- 4. A->jumpTAG 表示将表达式 A 的值存到 ALU 中的跳转标记寄存器。

- 5. jumpTag(x)->PC 表示,若跳转标记寄存器的值为 0,则 PC 值不变;若跳转标记寄存器的值为 1,则把表达式 x 的值赋值给 PC。
- 6. SP 表示栈帧寄存器,即通用寄存器 7 (R7)。
- 7. HALT 表示停机操作。
- 8. JP 表示微地址跳转到取值周期对应的微程序。
- 9. QJP 表示微地址按操作码跳转到对应的微程序。

## 3.7 微指令

图5给出了微指令格式。

47-39	38	37   36	35	34	33	32	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14   1	13	12	11 '	10	9 8	7 6	3   5	4	3	2 1 0
9位后继地址	通用 寄存 器脉 冲	寄存器 脉冲选择	81	寄存	器脉	IPC	アし麦		MAR 复位 信号	MAR 脉冲	AL U进 位	ALI	J控制	<b>)</b> (S	55-S1	)		择器的 译信号			圣器: 译信号	的选	B选排 寄存			寄存	を器中 器选 言号		B选 择指 令寄	A选择指令管	章 章 前	使	停机控制 。0运行, 1停机	后继地 址形成 方式

图 5: 微指令格式

图6给出了各个微指令的 16 位代码。

微指令		微指令	
RAM->IR	00000031A00203E1	SHIFTR RS1->RS2	00000050A2C80301
PC->PC+1	00000030E10703C1	RS1*RS2->RS3	00000060A2480101
QJP	00000030A00003C3	PC+#11-bit->PC	00000030E0AF03C1
PC->MAR	00000030B00703C1	RS1+#5-bit->RS2	00000050A0980301
RS1+RS2->RD	00000060A0880101	RS1-#5-bit->RS2	00000050A0D80301
JP0	00000030A00003C2	RS1->PC	00000030E0080301
#H8bit+RS1#L8bit->RS1	00000040A5CC03C1	PC+#8bit->PC	00000030E09F03C1
RS1#H8bit+#L8bit->RS1	00000040A6200301	RS1>=RS2->jumpTAG	00000030A6480101
RS1->RS2	00000050A0080101	jumpTag(PC+#5-bit)->PC	00000030E71F03C1
RS1-RS2->RD	00000060A0C80101	RS1<=RS2->jumpTAG	00000030A6880101
RS1+#5bit->MAR	00000030B0980301	RS1==RS2->jumpTAG	00000030A6C80101
RAM->RS2	00000050A00A03E1	SP->MAR	00000030B0081FC1
RS2->RAM	00000030A0080351	RS1->RAM	00000030A0080311
RS1+RS2->MAR	00000030B0880101	SP-1->SP	0000007EA1481FC1
RAM->RS3	00000060A0080BE1	SP+1->SP	0000007EA1081FC1
RS3->RAM	00000030A0080391	RAM->RS1	00000040A00A03E1
RS1 AND RS2->RS3	00000060A3880101	RS1->SP	0000007EA0080301
RS1 OR RS2->RS3	00000060A3C80101	PC->RAM	00000030A00F03D1
RS1 XOR RS2->RS3	00000060A4080101	RAM->PC	00000030E00A03E1
NOTRS1->RS2	00000050A4480301	PC+#11-bit->PC	00000030E0AF03C1
SHIFTL RS1->RS2	00000050A2880301	HALT	00000030A00003C9

图 6: 微指令代码

地址(二	二进制)「	+000	+001	+010	+011	+100	+101
00000		00000031A00203E1	00000030E10703C1	00000030A00003C3			
		RAM->IR	PC+1->PC	QJP			
00001		00000060A0880101	00000030B00703C1	00000030A00003C2			
		RS1+RS2->RD	PC->MAR	JP			
00010		00000040A5CC03C1	00000030B00703C1	00000030A00003C2			
		#H8bit+RS1#L8bit->RS1	PC->MAR	.TP			
00011		00000040A6200301	00000030B00703C1	00000030A00003C2			
00022		RS1#H8bit+#L8bit->RS1	PC->MAR	JP			
00100		00000050A0080101	00000030B00703C1	00000030A00003C2			
		RS1->RS2	PC->MAR	IP			
00101		00000060A0C80101	00000030B00703C1	00000030A00003C2			
00101		RS1-RS2->RD	PC->MAR	TP			
00110		00000030B0980301	00000050A00A03E1	00000030B00703C1	00000030A00003C2		
00110		RS1+#5bit->MAR	RAM->RS2	PC->MAR	.TP		
00111		00000030B0980301	00000030A0080351	00000030B00703C1	00000030A00003C2		
00111		RS1+#5bit->MAR	RS2->RAM	PC->MAR	TP		
01000		00000030B0880101	00000060A0080BE1	00000030B00703C1	00000030A00003C2		
01000		RS1+RS2->MAR	RAM->RS3	PC->MAR	.TP		
01.001					-		
01001		00000030B0880101	00000030A0080391	00000030B00703C1	00000030A00003C2		1
01.01.0		RS1+RS2->MAR	RS3->RAM	PC->MAR	n.		1
01010		00000060A3880101	00000030B00703C1	00000030A00003C2	1		1
01.01.1		RS1&RS2=>RS3	PC->MAR	JP	+		
01011		00000060A3C80101	00000030B00703C1	00000030A00003C2	+		1
01100		RS1 OR RS2->RS3	PC->MAR	JP			
01100		00000060A4080101	00000030B00703C1	00000030A00003C2			
		RS1 XOR RS2 -> RS3	PC->MAR	JP			
01101		00000050A4480301	00000030B00703C1	00000030A00003C2			
		NOT RS1->RS2	PC->MAR	JP			
01110		00000050A2880301	00000030B00703C1	00000030A00003C2			
		SHIFTL RS1->RS2	PC->MAR	JP			
01111		00000050A2C80301	00000030B00703C1	00000030A00003C2			
		SHIFTR RS1->RS2	PC->MAR	JP			
10000		00000060A2480101	00000030B00703C1	00000030A00003C2			
		RS1*RS2->RS3	PC->MAR	JP			
10001		00000030E0AF03C1	00000030B00703C1	00000030A00003C2			
		PC+#11-bit->PC	PC->MAR	JP			
10010		00000030E0080301	00000030E0A703C1	00000030B00703C1	00000030A00003C2		
		RS1->PC	PC+#8bit->PC	PC->MAR	JP		
10011		00000030A6480101	00000030E71F03C1	00000030B00703C1	00000030A00003C2		
		RS1>=RS2->jumpTAG	jumpTag(PC+#5-bit)->PC	PC->MAR	JP		
10100		00000030A6880101	00000030E71F03C1	00000030B00703C1	00000030A00003C2		
		RS1<=RS2->jumpTAG	jumpTag(PC+#5-bit)->PC	PC->MAR	JP		
10101		00000030A6C80101	00000030E71F03C1	00000030B00703C1	00000030A00003C2		
		RS1=RS2->jumpTAG	jumpTag(PC+#5-bit)->PC	PC->MAR	JP		
10110		00000030B00703C1	00000030A00003C2				
		PC->MAR	JP				
10111		00000050A0980301	00000030B00703C1	00000030A00003C2			
		RS1+#5-bit->RS2	PC->MAR	JP			
11000		00000050A0D80301	00000030B00703C1	00000030A00003C2			
		RS1-#5-bit->RS2	PC->MAR	JP			
11001		00000030B0081FC1	0000007EA1481FC1	00000030A0080311	00000030B00703C1	00000030A00003C2	
		SP->MAR	SP-1->SP	RS1->RAM	PC->MAR	JP	
11010		0000007EA1081FC1	00000030B0081FC1	00000040A00A03E1	00000030B00703C1	00000030A00003C2	
		SP+1->SP	SP->MAR	RAM->RS1	PC->MAR	JP	
		0000007EA0080301	00000030B00703C1	00000030A00003C2			
11011		RS1->SP	PC->MAR	JP			
11011		00000030B0081FC1	0000007EA1481FC1	00000030A00F03D1	00000030E0080301	00000030B00703C1	00000030A00003C2
	1		SP-1->SP	PC->RAM	RS1->PC	PC->MAR	IP
		SP->MAR	OF=1=/OF				10
11100				00000030A00F03D1	100000030E0AF03C1	100000030R00703C1	100000030A00003772
111011 11100 11101		SP->MAR 00000030B0081FC1 SP->MAR	0000007EA1481FC1	00000030A00F03D1 PC->RAM	00000030E0AF03C1 PC+#11-bit->PC	00000030B00703C1 PC->MAR	00000030A00003C2
11100 11101		00000030B0081FC1 SP->MAR	0000007EA1481FC1 SP-1->SP	PC->RAM	PC+#11-bit->PC	PC->MAR	JP
11100		00000030B0081FC1 SP->MAR 0000007EA1081FC1	0000007EA1481FC1 SP-1->SP 00000030B0081FC1	PC->RAM 00000030E00A03E1	PC+#11-bit->PC 00000030B00703C1	PC->MAR 00000030A00003C2	
11100 11101		00000030B0081FC1 SP->MAR	0000007EA1481FC1 SP-1->SP	PC->RAM	PC+#11-bit->PC	PC->MAR	

图 7: ROM 中的微程序

## 3.8 微程序

图7给出了 ROM 中微程序的内容和存储地址。

## 3.9 RAM 中的应用程序

图8给出了 RAM 中的应用程序。左侧为机器码,右侧为汇编码。

地址		+00	-	-01	+	÷10	+11			
000000000000	0001000111111111	MOVIH R1 #11111111	0000100000101000	ADD RO R1 R2	0001101001011010	MOVIL R2 01011010	0010001001100000	MOV R2 R3		
000000000100	0010101100110000	SUB R3 R1 R4	0011000010100010	LDIDR RO R4 00010	0011100101000000	STIDR R1 R2 00000	0011000111000000	LDIDR R1 R6 00000		
000000001000	0100000000111100	LDIDX RO R1 R7	0100101100010100	STIDX R3 R0 R5	0101000110111000	AND R1 R5 R6	0011100111000001	STIDR R1 R6 00001		
000000001100	0101100110011000	OR R1 R4 R6	0011100111000010	STIDR R1 R6 00010	0110000110111000	XOR R1 R5 R6	0011100111000011	STIDR R1 R6 00011		
000000010000	0110110111000000	NOT R5 R6	0011100111000100	STIDR R1 R6 00100	0111010111000000	SHIFTL R5 R6	0011100111000101	STIDR R1 R6 00101		
000000010100	0111110111000000	SHIFTR R5 R6	0011100111000110	STIDR R1 R6 00110	1000010010011000	MULTI R4 R4 R6	0011100111000111	STIDR R1 R6 00111		
000000011000	10001000000000001	JMP #1	0011100100000000	STIDR R1 R0 00000	0011100100101000	STIDR R1 R1 01000	1011100001100010	ADDI RO R3 00010		
000000011100	1100001101100001	SUBI R3 R3 00001	0011100101101001	STIDR R1 R3 01001	1001000000100000	JMPI RO 00100000	0011100100000000	STIDR R1 R0 00000		
000000100000	0011100100101010	STIDR R1 R1 #01010	1001100101000001	JGEO R1 R2 1	1001100100000001	JGEO R1 RO 1	0011100100000000	STIDR R1 R0 00000		
000000100100	0011100100101011	STIDR R1 R1 01011	1010000100000001	JLEO R1 RO 1	1010000101000001	JLEO R1 R2 1	0011100100000000	STIDR R1 R0 00000		
000000101000	0011100100101100	STIDR R1 R1 #01010	1010100101000001	JEO R1 R2 1	1010101001000001	JEO R2 R2 1	0011100100000000	STIDR R1 R0 00000		
000000101100	0011100100101101	STIDR R1 R1 01101	10110000000000000	HLT	0010000111100000	MOV R1 R7	0001111111111111	MOVIL R7 11111111		
000000110000	11001000000000000	PUSH RO	1100100100000000	PUSH R1	11001010000000000	PUSH R2	1100101100000000	PUSH R3		
000000110100	1100110000000000	PUSH R4	1101011000000000	POP R6	1101011000000000	POP R6	1100100100000000	PUSH R1		
000000111000	1100100100000000	PUSH R1	0001100111100000	MOVIL R1 11100000	1101100100000000	MOVESP R1	0001001011111111	MOVIH R2 11111111		
000000111100	0001101000000000	MOVIL R2 00000000	0001010011111111	MOVIH R4 11111111	0001110010000000	MOVIL R4 10000000	1110010000000000	CALL R4		
000001000000	0011001011001110	LDIDR R2 R6 #01110	1110101101000110	JAL 01101000110	0011001011001111	LDIDR R2 R6 01111	0011101000110000	STIDR R2 R1 10000		
000001000100	0011101001010001	STIDR R2 R2 10001	0011101001110010	STIDR R2 R3 10010	0011101010010011	STIDR R2 R4 10011	0011101010110100	STIDR R2 R5 10100		
000001001000	0011101011010101	STIDR R2 R6 10101	0011101011110110	STIDR R2 R7 10110	11111000000000000	HLT	0011101001010000	STIDR R2 R2 10000		

01110000000 0011101000101110 STIDR R2 R1 01110 111100000000000 RET

图 8: RAM 中的应用程序

# 4 硬布线实现的控制部件 CU

# 4.1 整体框图

图9给出了硬布线实现的整体框图。

其中,节拍发生器根据时钟信号和指令操作码产生寄存器脉冲、RAM 脉冲和 W0、W1、T0、T1、T2、T3 六个节拍。W0、W1 控制取指周期和执行周期,T0、T1、T2、T3 控制执行周期的四个节拍。根据操作码判断指令需要执行几个节拍,从而使得在指令执行结束后立即跳过后续节拍,进入取指周期。

控制器生成信号根据指令和六个节拍,产生相应的各种控制信号。

## 4.2 节拍发生器




图 9: 硬布线控制部件

```
module clock(
1
2
           input CLK,
3
           input CLR,
           input[4:0] OP,
4
5
           output P_R,
6
7
           output P_RAM ,
8
           output TO,
9
           output T1,
           output T2,
10
           output T3,
11
12
           output WO,
           output W1
13
   );
14
15
           reg[3:0] mm_P = 4'b1111;
16
           reg[1:0] num_P_down = 2'b11;
17
18
19
20
21
           assign P_R = num_P[1];
22
           //assign P_RAM = -num_P[1];
           assign P_RAM = -num_P_down[1];
23
```

```
24
                                        reg[3:0] Tx = 4'b0000;
25
                                        reg[1:0] Wx = 2'b01;
26
27
                                        assign T0 = Tx[0];
28
29
                                        assign T1 = Tx[1];
30
                                        assign T2 = Tx[2];
31
                                        assign T3 = Tx[3];
32
33
                                        assign W0 = Wx[0];
34
                                        assign W1 = Wx[1];
35
                                        always @(negedge CLK) begin
36
37
                                                                    num_P_down = num_P_down + 2'b01;
38
                                        end
39
40
                                        always @(posedge CLK) begin
                                                                      if (num P == 4 b1011 \&\& Wx[0]) begin
41
42
                                                                                                 Wx = 2'b10;
                                                                                                 num_P = 4'b1111;
43
44
                                                                     end
                                                                      else if (num P == 4 b1111 \&\& Wx[1]) begin
45
46
                                                                                                 Wx = 2'b01;
47
                                                                     end
                                                                      if ((num P == 4 b0011) && Wx[1] &&
48
49
                                                                      (OP == 5 b00001 | OP == 5 b00010 | 
                                                                    OP == 5'b00011 \mid \mid OP == 5'b00100 \mid \mid
50
                                                                    OP == 5 b00101 | OP == 5 b01010 | 
51
                                                                    OP == 5 b01011 | OP == 5 b01100 | |
52
53
                                                                    OP == 5'b01101 \mid OP == 5'b01110 \mid OP
                                                                    OP == 5'b01111 \mid \mid OP == 5'b10000 \mid \mid
54
                                                                    OP == 5 \cdot b10001 \mid \mid OP == 5 \cdot b10111 \mid \mid
55
56
                                                                    OP == 5 b11000 | OP == 5 b11011 | OP =
57
                                                                    OP == 5'b11111) begin
58
                                                                                                 num P = 4'b1111;
59
                                                                                                 Wx = 2'b01;
60
                                                                     end
```

```
61
                                                                                    if ((num P == 4 b0111) && Wx[1] &&
                                                                                    (OP == 5'b00110 \mid \mid OP == 5'b00111 \mid \mid
62
                                                                                  OP == 5'b01000 \mid \mid OP == 5'b01001 \mid \mid
63
                                                                                  OP == 5 \cdot b10010 \mid \mid OP == 5 \cdot b10011 \mid \mid
64
                                                                                  OP == 5'b10100 \mid \mid OP == 5'b10101)) begin
65
66
                                                                                                                    num_P = 4'b1111;
67
                                                                                                                    Wx = 2'b01;
68
                                                                                   end
                                                                                   if((mm_P = 4'b1011) \&\& Wx[1] \&\&
69
                                                                                    (OP == 5 b11001 | OP == 5 b11010 | OP == 5 b110100 | OP == 5 b110100
70
                                                                                  OP == 5'b11110) begin
71
                                                                                                                    num_P = 4'b1111;
72
73
                                                                                                                    Wx = 2'b01;
74
                                                                                   end
                                                                                  num P = num P + 4'b0001;
75
76
77
                                                if (num P[3:1] == 3'b000) begin
78
                                                                                                                    Tx = 4 \cdot b0001;
79
80
                                                                                   end
                                                                                   else if (num P[3:1] == 3 b010) begin
81
82
                                                                                                                     Tx = 4 \cdot b0010;
83
                                                                                   end
                                                                                   else if (num_P[3:1] == 3 b100) begin
84
                                                                                                                     Tx = 4 \cdot b0100;
85
86
                                                                                   end
87
                                                                                   else if (num_P[3:1] == 3 b110) begin
                                                                                                                     Tx = 4 \cdot b1000;
88
89
                                                                                   end
90
                                                end
91
92
           endmodule
```

## 4.3 控制信号发生器

控制信号产生逻辑与数据通路一起写在 CPU 中, 因此附件 6 中对应的 RTL Viewer 原理图对应于 CPU yingbuxian.pdf 中。

由于相关代码过于庞大,原理图请参考附件6,代码请参考附录5中的CPU\_yingbuxian.v。

#### 4.4 指令执行流程

与微程序的指令流程一致,请参考图4.

需要注意的是,取值周期对应 W0 高电平,执行周期对应 W1 低电平。执行流程中的微操作,分别对应节拍 T0、T1、T2 和 T3。

## 4.5 控制信号列表和逻辑表达式

图10展示了控制信号及其含义。

35	34   33	32   31   30	29	28	27	26	25	24	23	22 2	21 [	20   1	19	18   17   16	6	15   14   13	3   1	2 11	10	9 8	7	6 5	4 3	2 1	0
通用 寄存 器脉 冲	寄存器 脉冲选 择	8个寄存器脉 冲	旧脉冲	PC <b>复</b> 位信 号	PC 脉 冲	MAR <b>复</b> 位 信号	MAR 脉冲	AL U进 位	ALU	」控制	( S5	i-S1	)	B选择器的) 择信号	选,	A选择器的选择信号	先! -	选择器。 寄存器炎 信号		A选择 寄存器 信	选择	B选 择指 令寄 存器	A选 择指 令寄	10: 读能: 01 写使	停机控制 。D运行, 1停机

图 10: 控制信号列表

控制信号表达式过于繁杂,不在文中放出,请参考附录 5 中的 ControlSignal.txt。 其中, ix 表示指令第 x 位, x 为十六进制数。

# 4.6 RAM **中的应用程序**

与微程序中的应用程序一直,图8给出了 RAM 中的应用程序。左侧为机器码,右侧为汇编码。

# 5 课程设计总结

本次课程设计带领我复习了计算机组成原理理论课程的核心原理,也帮助我补习了电路相关内容。课程设计完成后,原本模糊而空洞的理论变得可以触碰,CPU、机器码这些以前总觉得遥不可及的东西变得不再神秘,能够十分清晰的在脑海中回溯出计算机最底层的运行原理。本次设计让我更加深刻了解了以时序为基础的CPU设计,初步了解了各器件时延和时序关系设计对计算机运行的深刻影响。同时,通过对verilog等硬件编程语言的学习,让我见到了另一种以时序和同步为核心的全新的程序设计思维,受到很大启发。

同样,在后续学习计算理论、操作系统等课程中,由于本次课程设计所带来的的对于计算机底层逻辑的深入了解,帮助我更好的理解两门课程中的核心内容,如操作系统中多道程序的实现、原子指令等等。由于底层设计的复杂和抽象,本次课程设计的过程中,我还编写了大量 Excel 文档作为辅助,增进了对这类软件的了解。同时结合 C++程序帮助处理文档、根据文档自动生成 verilog 代码,让我在本次课程设计中体会到了多课程交叉的乐趣。

本次课程让我对计算机硬件层面的实现和优化充满兴趣,极大的激发了我对组成原理、操作系统、汇编语言等领域的兴趣。

在完成课程设计过程中,遇到过很多问题。如,有条件跳转过程中,由于时序的问题,条件跳转标记始终不能处于正常值。通过在 ALU 中添加一个寄存器的方式解决。

最后,感谢张瑞华老师的教学和指导,感谢吴世广、于逸潇两位同学的帮助,他们的帮助使我少走了很多弯路,也为我提供了很多新的思路。