reg8file

实验2：寄存器

姓名：利海鹏 学号：2025310417 班级：25计信集群（预计算机）7班

一、寄存器文件实验结果图

- 接线情况：

  使能接的`SW23`；

  写选择接的`SW8`-`SW10`（`wsel[0]`接`SW8`，`wsel[1]`接`SW9`，`wsel[2]`接`SW10`）；

  读选择接的`SW11`-`SW13`（`rsel[0]`接`SW11`，`rsel[1]`接`SW12`，`rsel[2]`接`SW13`）；


  数据输入接的`SW0`-`SW7`；

  输出信号接的`GLD0`-`GLD7`。

- 按推荐步骤测试，体现2次读取和清零后再读取一次的结果即3张图，清零前两次读取不同的寄存器编号且输出不同，无需拍照写入和清零操作

> 在**寄存器1**中写入`12`，在**寄存器2**中写入`15`，清零后在**寄存器5**中写入`30`

两次读取



reg_test_1.jpg

`rsel`为`001`,读取**寄存器1**,输出为`12`



reg_test_2.jpg

`rsel`为`010`,读取**寄存器2**，输出为`15`

清零后读取




reg_test_3.jpg

`rsel`为`101`,读取**寄存器5**，输出为`30`

二、寄存器文件仿真波形截图和波形分析

- 波形图缩放合适，截图信号名和波形，不要截图代码等无关的窗口，更不要用全屏截图
- 截图和说明能正确、清晰体现所要求的功能，尤其对关键信号和信号的关键变化做说明分析。
- 以上两条波形截图说明为通用要求，后续实验不再赘述。
- 按复位、寄存器写入、读取以及异步清零顺序仿真和说明
- 要求写不同的数据到2个不同的寄存器，再从写入的2个寄存器读取




reg8file simulation.png

时钟周期 10ns，上升沿在 t=5,15,25…ns。testbench 在 t=10,20,30…ns 改变信号，因此写操作在下一个上升沿生效。


阶段	时间/操作	关键信号与结果
复位	t=0 `clr=1`，`en=0`，`rsel=000`	异步清零全部寄存器，`q=00`；t=10 释放复位
写 reg[1]	t=10 设置 `en=1,d=0C,wsel=001`	t=15 上升沿写入 `reg[1]=0C`；此时 `rsel=000`，`q` 仍为 `00`
读 reg[1]	t=20 `en=0,rsel=001`	异步读，`q` 立即由 `00→0C`
写 reg[2]	t=30 设置 `d=0F,wsel=010`	t=35 上升沿写入 `reg[2]=0F`；`rsel=001`，`q` 保持 `0C`
写 reg[5]	t=40 设置 `d=0E,wsel=101`	t=45 上升沿写入 `reg[5]=0E`；`q` 仍保持 `0C`
读 reg[5]	t=50 `en=0,rsel=101`	异步读，`q` 立即由 `0C→0E`
读 reg[2]	t=60 `rsel=010`	异步读，`q` 立即由 `0E→0F`
异步清零	t=70 `clr=1`	所有寄存器立即清 0；即使 `rsel=010`，`q` 立即由 `0F→00`
结束	t=80	仿真结束

三、电路图

2.1 D触发器的RTL Analysis和Synthesis schematic截图




dff RTL Analysis.png




dff Synthesis schematic.png

2.2 寄存器文件的RTL Analysis和Synthesis schematic截图

寄存器文件Synthesis schematic图较复杂，只需整体截一张图，不用放大截多张



reg8file RTL Analysis.png



reg8file Synthesis schematic.png