StateMachine

实验五：状态机

姓名：利海鹏 学号：2025310417 班级：25计信集群（预计算机）7班

一、串口软件接收到的数据截图

请截图不要用手机拍照，需清晰的体现接收到的数据，不用放学生卡

注意“hitsz20250101"只是示例数据，要替换为自己的学号。




串口截图.png

二、状态转移图

- 与uart_send模块代码对应的状态转移图
- 异常状况处理如STOP状态接收到低电平等无需考虑。
- 要求清晰的电子版，工具不限，比如draw.io、ppt、飞书等，状态图的规范见后文。


> 此状态机为MOORE型状态机



state.png

三、uart_send模块仿真波形截图和波形分析

- 使用指导书提供的仿真文件uart_senf_tb.v跑仿真，仿真结束后Tcl Console显示测试通过的截图
- 波形图和分析能正确清晰体现状态机输入、现态、次态、输出，
- 覆盖一个完整数据帧(起始位+数据位+停止位)



总波形图.png

```
Test case :a5 start
INFO: [USF-XSim-96] XSim completed. Design snapshot 'uart_send_tb_behav' loaded.
INFO: [USF-XSim-97] XSim simulation ran for 1000ns
launch_simulation: Time (s): cpu = 00:00:06 ; elapsed = 00:00:22 . Memory (MB): peak = 1362.395 ; gain = 17.578
run 10 ms
Test case a5 success

Test case :3c start
Test case 3c success

Test case :ff start
Test case ff success

Test case :00 start
Test case 00 success

Test case :5a start
Test case 5a success


All tests passed successfully!
Uart baud rate =        9600, freq divider =       10416
$finish called at time : 5510103350 ps : File "E:/verilog/StateMachine/StateMachine.srcs/sim_1/new/uart_send_tb.v" Line 99
```

TCL输出.png




由于发送**ff**的状态比较完整，因此以发送这个数据来分析波形图。由于现态和次态只有在状态变化的一个时钟周期内发生变化，时间较短，因此每次状态变化都会放大截图

1. `IDLE` -> `START`



串口分析1.png




串口分析2.png


如图**串口分析1**，在第一个蓝色标记到第二个蓝色标记之间，就是一个从`IDLE`到`START`的状态转变，当`valid`为0的时候，`current_state`与`next_state`保持为0，当`valid`信号来的时候（图中**串口分析2**为此时放大图），`next_state`变为1，下一时钟`current_state`也变为1，完成了状态的转变，`dout`也从1变为0

当`valid`信号来时，`data_cache`会将此信号记录下来，防止`valid`信号消失后数据发生改变。

2. `START`->`DATA`




串口分析3.png




串口分析4.png

如图**串口分析3**，就是一个从`START`到`DATA`的转变，`baud_sig`变量为记录位数周期，当该位周期结束时，`baun_sig`会变成高电平，且只维持一个时钟周期。当起始位周期未结束时，`dout`一直是低电平，当`baun_sig`信号到来时（图中**串口分析4**为此时放大图），`next_state`变为2，下一时钟`current_state`也变为2，完成了状态的转变，`dout`也从0变为1，也就是开始发送数据。

3. `DATA` -> `STOP`



串口分析5.png




串口分析6.png


如图**串口分析5**，就是一个从`DATA`到`STOP`的转变，当一个数据位周期结束时，`baun_sig`信号到来时，`bit_cnt`就会+1，（`bit_cnt`为发送的数据位数）`bit_cnt`每变化时，`dout`也会跟着发生变化，由于我们的`data_cache`是`ff`，即`11111111`,会一直发送1，当第八位数据发送完毕时候，即当`baun_sig`信号到来并且`bit_cnt`到7时（图中**串口分析6**为此时放大图），`next_state`变为3，下一时钟

`current_state`也变为3，完成了状态的转变，`dout`也从维持1，也就是结束发送数据，发送结束位。

4. `STOP`->`IDLE`



串口分析7.png



串口分析8.png

如图**串口分析7**，就是一个从`STOP`到`IDLE`的转变，当`baun_sig`信号到来并且`bit_cnt`回到0时（图中**串口分析8**为此时放大图），`next_state`变为0，下一时钟`current_state`也变为0，完成了状态的转变，`dout`也从维持高电平，也就是回到`IDLE`状态。