
## Sergio Gael Martínez Sarmiento A00825769

En este trabajo se elaboró el código en vhdl para un controlador LCD, mediante una máquina de estados con 2 estados: IDLE y RUN. El testbench se hizo con el propósito para que pudiese leer un archivo de texto, y así se le asignara un valor a cada entrada.

Me basé en la siguiente máquina de estados:



Código VHDL del Controlador LCD:

```
library ieee;
 2 use ieee.std logic 1164.all;
   use ieee.numeric bit.all;
 3
 5
   entity LCD is
   port (RESET: in bit;
       CLK : in bit;
 8
9
      RS: in bit;
10
11
       RWDATA: in bit;
       DATA INSTRUCTIONS: in bit vector(7 downto 0);
12
13
       Señal RS: out bit;
14
15
       Señal RW: out bit;
       Señal EN: out bit;
16
17
        DATA: out bit_Vector(7 downto 0));
   end entity LCD;
18
19
   architecture Behavioral of LCD is
20
21 type state is(IDLE,RUN);
   signal estado: state;
23
24 begin
25
26 process(CLK)
27  variable clk count: integer := 0;
28
   begin
29
       if CLK='l' and CLK'event then
30
           case estado is
31
              when IDLE=>
```

```
32
                     if RESET = '1' then
33
                       Señal RS <= '0';
34
                       Señal RW <= '0';
35
                       Señal EN <= '0';
36
                       DATA<="00000000";
37
                       estado <= IDLE;
38
                     elsif RWDATA = 'l' then
39
                       Señal RS <= RESET;
40
                       Señal RW <= RWDATA;
41
42
                       DATA <= DATA INSTRUCTIONS;
                       estado <= RUN;
43
                     else
44
45
                     end if:
46
47
                 when RUN =>
48
                     if(clk count <= 30) then
49
                     clk count := clk count + 1;
50
                     Señal EN <= 'l';
51
52
                     estado <= RUN;
                     else
53
                         Señal EN <= '0';
54
                         clk count := 0;
55
                         estado <= IDLE;
56
                     end if:
57
                 when others => null;
58
59
             end case;
        end if;
60
61 end process;
62 end Behavioral;
```

En el código se puede observar que los cambios de estado se harán en cada pulso positivo de reloj. En el estado IDLE si RESET toma el valor de 1, todas las salidas se reinician al valor de 0; si el RESET tomar el valor de 1 y el RWDATA también, se habilita el leer y escribir, además de cambiar de estado a RUN. En este estado, se agregó la variable clk\_count, para que se le de tiempo al LCD de realizar la acción dada, antes de volver a pasar al estado IDLE.

Este es el código del TestBench del controlador:

```
28 LIBRARY ieee;
29 USE ieee.std logic 1164.ALL;
30 use ieee.numeric bit.all;
31 use ieee.std logic textio.all;
32
33 Library std;
34 use std.textio.all;
35
36 -- Uncomment the following library declaration if using
   -- arithmetic functions with Signed or Unsigned values
37
38 -- USE ieee.numeric std.ALL;
39
40 ENTITY TB IS
41 END TB;
42
43 ARCHITECTURE behavior OF TB IS
44
45
      -- Component Declaration for the Unit Under Test (UUT)
46
       COMPONENT LCD
47
      PORT (
48
49
            RESET : IN bit;
            CLK : IN bit;
50
            DATA INSTRUCTIONS : IN bit vector(7 downto 0);
51
52
            RS : IN bit;
           RWDATA : IN bit;
53
           Señal RS : OUT bit;
54
           Señal RW : OUT bit;
55
           Señal EN : OUT bit;
56
57
            DATA : OUT bit_vector(7 downto 0)
58
           );
      END COMPONENT;
59
60
```

```
-- Inputs
  signal RESET : bit := '0';
  signal CLK : bit := '0';
  signal DATA INSTRUCTIONS : bit vector(7 downto 0) := (others => '0');
  signal RS : bit := '0';
  signal RWDATA : bit := '0';
  --Outputs
  signal Señal RS : bit;
  signal Señal RW : bit;
  signal Señal EN : bit;
  signal DATA : bit vector (7 downto 0);
  -- Clock period definitions
  constant CLK period : time := 10 ns;
BEGIN
  -- Instantiate the Unit Under Test (UUT)
  uut: LCD PORT MAP (
         RESET => RESET,
         CLK => CLK,
         DATA INSTRUCTIONS => DATA INSTRUCTIONS,
         RS => RS,
         RWDATA => RWDATA,
         Señal RS => Señal RS,
         Señal RW => Señal RW,
         Señal EN => Señal EN,
         DATA => DATA
       );
```

```
CLK process :process
begin
  CLK <= '0';
  wait for CLK period/10;
  CLK <= '1';
   wait for CLK period/10;
end process;
-- Stimulus process
stim proc: process
   file fin: TEXT open READ_MODE is "input.txt";
   variable current read line : line;
   variable current read field : bit vector (10 downto 0);
begin
   while (not endfile(fin)) loop
      wait for 100 ns;
      readline(fin, current_read_line);
      read(current read line, current read field);
      RESET<= current_read_field(10);</pre>
      RS<= current read field(9);
      RWDATA<= current read field(8);
      DATA INSTRUCTIONS<= current read field(7 downto 0);
   end loop;
   wait:
end process;
```

El siguiente el resultado de la simulación, como entrada se utilizó un archivo llamada "Input.txt" donde tenía escrito los siguientes valores:

01110111011

1011111111

00110000000

01111111100

