Taller de Diseño de Circuitos Electrónicos

TA138

Facultad de Ingeniería Universidad de Buenos Aires

Diseño de Fuente de Alimentación

Checkpoint 1: Diseño de Regulador Lineal LDO

Alumnos:	**Padrón:**	**Mail:**
Lazo, Sebastian Nahuel	106213	slazo@fi.uba.ar
Flores, Ahmed Ali	106238	aaflores@fi.uba.ar
Mántaras, Ramiro	111510	rmantaras@fi.uba.ar

Docentes:
Teóricas: Julio Zola Tutor: Sergio Andres Quinteros

Índice

1. Objetivo **2**

2. Desarrollo **2**
2.1. Fuente de alimentación conmutada . . . 2
2.2. Regulador de baja caída (LDO,Low Dropout Regulator) . . . 2
2.2.1. Especificaciones e implementación . . . 2
2.2.2. El transistor de paso (Tipo MOS) . . . 3
2.2.3. Lazo de Tensión . . . 4
2.2.4. Tensión de referencia V_{Ref-t} . . . 6
2.2.5. Lazo de Corriente . . . 7
2.2.6. Tensión de referencia V_{Ref-c} . . . 8
2.2.7. Llave electrónica . . . 9
2.2.8. Limitador de corriente shunt . . . 10
2.2.9. Problemas y mejoras posibles . . . 10
2.2.10. Simulaciones . . . 10
2.2.11. Especificaciones obtenidas por simulación . . . 12

3. Conclusiones **12**

A. Apéndice simulaciones **12**
A.1. LDO . . . 12

B. Apéndice esquemáticos **13**
B.1. LDO . . . 13

1. Objetivo

Se propone el diseño e implementación de un sistema electrónico capaz de generar una tensión regulada de 5 V a partir de una fuente de alimentación proveniente de una batería cuya tensión puede variar en un amplio rango comprendido entre 12 V y 30 V. Además de garantizar una salida estable, el sistema debe ser energéticamente eficiente, ya que en aplicaciones reales la eficiencia de conversión es un aspecto fundamental para reducir pérdidas de potencia, calentamiento y consumo energético.

El diseño resultante tiene como objetivo combinar alta eficiencia energética, estabilidad de la tensión de salida y confiabilidad operativa, características fundamentales en sistemas de alimentación destinados a cargas como microprocesadores, sensores y transceptores de comunicación, tanto para aplicaciones automotrices como industriales.

En total, el dispositivo debe contar con las siguientes especificaciones:

Característica	**Símbolo**	**Condiciones de prueba**	**Min.**	**Tip.**	**Max.**	**Unidades**
Especificaciones Generales						
Rango de operación tensión de entrada	VIN		12	24	30	V
VIN UVLO arranque	VIN_UVLO_START	VIN creciendo				V
VIN UVLO apagado	VIN_UVLO_STOP	VIN decreciendo				V
VIN UVLO histéresis	VIN_UVLO_HYST					V
Corriente de alimentación inactivo	IQ	VIN=12V				mA
	IQ_Sleep	ENABLE=0				mA

Tabla 1: Especificaciones Generales.

2. Desarrollo

La construcción del dispositivo se divide en dos secciones:

- **Fuente Switching**: Encargada de regular la tensión de forma eficiente desde la fuente de energía hacia el regulador lineal.
- **Regulador Lineal**: Sacrifica eficiencia a cambio de precisión y control. Interactúa de forma directa con la carga.



Figura 1: Esquema general del dispositivo.

2.1. Fuente de alimentación conmutada

2.2. Regulador de baja caída (LDO,Low Dropout Regulator)

2.2.1. Especificaciones e implementación

El propósito de esta etapa es regular la tensión de salida de la fuente conmutada de forma precisa, sacrificando la eficiencia. Se espera de esta etapa las especificaciones de la tabla 2.

Característica	Símbolo	Condiciones de prueba	Min.	Tip.	Max.	Unidades
Especificaciones regulador lineal Vo						
Vo exactitud y regulación de carga	Vo	$100\,\mathrm{mA} < I_{out} < 1{,}5\,\mathrm{A}$ $VREG = 9{,}5\,\mathrm{V}$	4,9	5	5,1	V
Vo rango de capacidad de carga	COUT(Vo)		1,0	2,2	15,0	µF
Io corriente límite	ILIM(Vo)			1,5		A
Corriente de foldback	IFBK			400		mA
Vo startup time	t(start)	$C = 2{,}2\,\mu\mathrm{F},\ I = 100\,\mathrm{mA}$				ms
	t(start)	$C = 2{,}2\,\mu\mathrm{F},\ I = 100\,\mathrm{mA}$				ms

Tabla 2: Especificaciones del regulador lineal LDO.

Para la implementación, se utilizará un transistor de paso, responsable de disipar la potencia de recorte, realimentado por tensión y corriente, de acuerdo a la figura 2.



Figura 2: Circuito simplificado del circuito regulador LDO.

2.2.2. El transistor de paso (Tipo MOS)

La elección del transistor de paso es el primer paso de diseño, y para su elección deben tenerse en cuenta los siguientes puntos:

Canal

El canal del transistor determinará sobre dónde se efectúa el control.



Figura 3: Transitor de paso tipo MOS canal N y canal P.

Se conoce que la eficiencia de un transistor canal N es superior a la que exhibe un canal P. Sin embargo, no necesariamente esto lo hace una elección atractiva para la implementación.
En este caso, al tratarse de una fuente controlada LDO, se espera que la alimentación de la fuente sea tan solo V_{DO} mayor a V_o para que comience a regular, y por ende se espera que el circuito de control opere con tensiones menores o lo más cercanas posibles a V_o.

En este caso, de la observación de la figura 3, se observa que para el control efectivo del transistor canal N, v_g deberá ser al menos $v_o + V_{th}$ para polarizarlo en modo triodo y poder hacer un control de tensión y corriente. Esto implica que el circuito de control requerirá *al menos* de una tensión de alimentación de $v_o + V_th$. Esto significa $V_{DO} > V_{th}$. Para valores comerciales, esto significa más de 4 V.

En consecuencia, el canal debe ser P, para simplificar el circuito y hacer posible un $V_{DO} < 1\,\mathrm{V}$.

Modelo

La elección del modelo, en este caso, no es complicada debido a la escasa oferta de transistores PMOS disponibles, que a su vez cuentan con un modelo de spice para su fácil simulación.

Fundamental es que las tensiones y corrientes de operación se encuentren en el rango operativo del regulador, es decir

$$V_{DSmax} = 32\,\mathrm{V} \qquad I_{DSmax} = 1{,}5\,\mathrm{A}.$$

Además, debe operar dentro de la zona de operación segura SOA.

Con estas cosas en mente, se escoge el modelo **IRF4905**. Es un transistor que no sobredimensiona en gran medida la capacidad del regulador, normalmente pensado para switching pero aun así apto para la tarea.

Una de las complicaciones de elegir este tipo de canal es que $\|V_{th}\|$ puede tomar valores de hasta $v_o + V_{DO}$ sin afectar en gran medida el diseño circuital, pero los valores comerciales rondan $V_{th} \approx 4\,\mathrm{V}$. Esto puede perjudicar V_{DO}, pues $V_{th} \approx V_{reg}$, sin embargo, es un compromiso de diseño que debe hacerse, pues no hay modelos de fácil acceso con otro valor V_{th}.

2.2.3. Lazo de Tensión

Cuando se tiene como objetivo estabilizar un valor de tensión es necesario utilizar un sistema con realimentación negativa, que muestree la señal de salida y ante cambios en la misma, se sume a la señal de control un incremento opuesto al cambio. Como primer aproximación tenemos el esquema de la figura 4, allí se observa que la señal de control viene dada por la salida de un operacional: $V_{ctrl} = a_o(V^+ - V^-) = a_o(VRef - V_F)$, dicha señal de controla un transistor de paso el cual brinda la corriente necesaria para obtener la tensión que se busca establecer, dicha tensión de salida V_o se muestreara mediante un divisor resistivo formado de tal modo que idealmente $V_o \frac{R_1}{R_1+R_2} = V_o \cdot f$.



Figura 4: Diagrama simplificado del lazo regulador de tensión.

Siendo a_o la ganancia del operacional y siguiendo el esquema, se puede llegar a la siguiente condición de utilidad:

$$V_o = a_o(V_{Ref} - f \cdot V_o) \tag{1}$$

$$A = \frac{V_o}{V_{Ref}} = \frac{a_o(V_{Ref} - f \cdot V_o)}{V_{Ref}} \tag{2}$$

$$A = \frac{V_o}{V_{Ref}} = a_o - a_o \cdot f \cdot A \tag{3}$$

$$A + a_o \cdot f \cdot A = a_o \tag{4}$$

$$A(1 + a_o \cdot f) = a_o \tag{5}$$

$$A = \frac{a_o}{(1 + a_o \cdot f)} \tag{6}$$

Si se cumple que $a_o \cdot f \gg 1$

$$A = \frac{1}{f} = \frac{R_1 + R_2}{R_1} \tag{7}$$

De esta forma la tensión de salida se puede regular mediante los resistores.

$$Vo = A \cdot V_{Ref} \tag{8}$$

En nuestro caso $V_o = 5\,V$, de allí debemos encontrar valores de resistencias y de tensión de referencia adecuados.

Finalmente, se diseña el amplificador diferencial. El diseño final puede verse en la figura 5.



Figura 5: Diseño final de lazo de tensión.

Se espera un rango de modo común de

- $RTMC^+ = V_{cc} - vbe_{on} - vce_{on} + vbe_{on} \approx V_{cc} - 0{,}3\,\mathrm{V}$
- $RTMC^- = 0V + vce_{on} + vbe_{on} \approx 1\,\mathrm{V}$.

Notar que esto limita el valor de $V_{DO} \geq 0{,}3\,\mathrm{V}$.

El amplificador diferencial cuenta con una fuente de corriente espejo como carga activa, y una fuente de corriente espejo simple que regula la alimentación general. La implementación de cargas activas es fundamental tanto para conservar un rango de rechazo de modo común aceptable como para mejorar enormemente la ganancia a_o y el rechazo de modo común RRMC.

La alimentación puede colocarse directamente sobre v_{cc}, pues las variaciones se ven reflejadas a la entrada como tension común.

Rápidamente, las ecuaciones que definen la ganancia de la etapa son las siguientes:

$$Av_d = gm_{3/4}(\frac{ro_{1/2}}{4}) \tag{9}$$

$$Av_c = \frac{gm_4 \cdot 1/gm_2}{1 + 2gm_3 \cdot ro_5} \tag{10}$$

Se utilizan los modelos **BC547** y **BC557**.(ampliar)

La tensión de referencia v_{ref} deberá ser lo más baja posible para asegurar una tensión V_{DO} lo más chica posible. Esto se debe a que, para una $V_{th} = 4\,\mathrm{V}$ y una tensión de alimentación $V_{cc} \sim 5\,\mathrm{V}$, se corre el riesgo de subir demasiado la tensión $vce_5 = v_{reg} - vbe_{on}$ por encima de $V_{cc} - V_{th}$, saturando el par diferencial. Para una tensión de referencia de $V_{reg-t} = 2{,}5\,\mathrm{V}$, la tensión $vce_5 \approx 1{,}8\,\mathrm{V}$. Esto limita nuevamente la tensión $V_{DO} = (vce_5 + V_{th}) - V_reg = 800\,\mathrm{mV}$.

Se fija R_r en un valor estándar que aporte una corriente de operación normal $\sim 1\,\mathrm{mA}$. En este caso $R_r = 1\,\mathrm{k\Omega}$, esto da una corriente de operación de $1{,}8\,\mathrm{mA}$ para una tensión de referencia $V_{ref-t} = 2{,}5\,\mathrm{V}$, lo que es $900\,\mathrm{mA}$ para cada transistor del par diferencial.

2.2.4. Tensión de referencia V_{Ref-t}

Para obtener una tensión de referencia se utiliza un circuito basado en un diodo zener en polarización inversa, el cual fija una tensión de acuerdo a la configuración de un divisor resistivo. En este caso se optó por el circuito integrado TL431, el cuál es un regulador de derivación ajustables de tres terminales, con estabilidad térmica especificada en rangos de temperatura aplicables para aplicaciones automotrices y comerciales. La tensión de salida puede ajustarse a cualquier valor entre 2,5 V y 36 V, con dos resistencias externas tal como se observa en el diagrama de la figura 6.



Figura 6: Diagrama simplificado del circuito de tensión de referencia para regular tensión.

El transistor T_1 sirve a la función de entregar corriente, manteniendo la tensión de referencia fija. Este elemento es fundamental para alimentar los pares diferenciales de las figuras 5 y **??**.

De la hoja de datos, se obtiene la siguiente fórmula para esta topología:

$$V_{ref-t} = 2{,}5\,\mathrm{V} \cdot \left(1 + \frac{R_1}{R_2}\right) \tag{11}$$

Se busca la menor tensión de referencia posible, entonces se puede asignar $R_1 = 0$ para obtener una tensión de $2{,}5\,\mathrm{V}$.

La resistencia R_s cumple la función de limitador de corriente, pues

$$I_{TL431} = \frac{V_{cc} - (V_{ref-t} + vbe_{on})}{R_s}, \tag{12}$$

como tal, se utiliza una resistencia $R_s = 2{,}2\,\mathrm{k\Omega} \rightarrow I_{TL431} = 2{,}86\,\mathrm{mA}$. Esto permite que, al variar la entrada fuera de los valores de operación normales $V_{cc} = 9{,}5\,\mathrm{V}$, el dispositivo siga regulando correctamente: $V_{cc} = 6\,\mathrm{V} \rightarrow I_{TL431} = 1{,}3\,\mathrm{mA}$, pero que no consuma corriente excesiva.

2.2.5. Lazo de Corriente

Ya conociendo una regulación básica de tensión, la regulación de corriente requiere un muestreo de la misma, el cual se da al medir la tensión en un resistor de bajo valor de resistencia colocado en serie con la carga. Luego se utiliza un amplificador para lograr obtener la muestra de tensión sin afectar la carga y se realimenta negativamente, a menor tensión menor corriente sobre la carga, tal como muestra la figura 7.



Figura 7: Diagrama simplificado del circuito regulador de corriente.

A su vez, se puede lograr limitar la corriente estableciendo un máximo de corriente con el objetivo de proteger la carga de sobre corrientes. Esto se puede establecer dentro de la misma regulación de corriente estableciendo una tensión de referencia que contenga información de la corriente máxima. De allí denotamos V_{Ref-c} la tensión de referencia que establece la corriente máxima y V_{Ref-t} la tensión de referencia que establece la tensión de salida objetivo.

El objetivo de este circuito es aplicar una protección tipo foldback. Esto quiere decir que una vez se alcanza la máxima corriente otorgable por la fuente, $I_{max}1{,}5\,\mathrm{A}$, si se sigue reduciendo la carga, entonces la corriente otorgada seguirá disminuyendo. Esto proteje tanto al regulador como a la carga.

Para la implementación de este tipo de fuente, sin embargo, hace falta algo más que una simple referencia, pues la corriente objetivo varía con la salida de tensión, creando una relación I-V lineal.

La elección de resistores se hace en función al compromiso V_{DO}-Efectividad del lazo. En este caso, se asigna $R_s = 0{,}2\,\Omega$. Para una corriente máxima, generará una caída de tensión de $V_{Rs} = 0{,}3\,\mathrm{V}$, que mantiene el margen visto en la sección 2.2.3 de $V_{DO} = 0{,}8\,\mathrm{V}$.

Antes de continuar, es importante observar que, si bien el diferencial de tensión generado por R_s es muy pequeño, ambos terminales se encuentran muy cercados a $V = V_{reg}$. Al alimentar al amplificador, se estará muy cerca de exceder el rango de tensión de modo común RTMC.

Para solucionar este problema, se agrega un nuevo divisor resistivo a la entrada del amplificador. Como se quiere tener control sobre el valor final de V_{Rs}, se realimenta para obtener

$$v_f = (I_o \cdot R_s) \cdot \frac{R_2}{R_1} \tag{13}$$

Se busca una tensión v_f para corriente máxima $v_{fmax} < V_{reg}$. A tal efecto se asignan $(R_2 = 10\,\mathrm{k}\Omega, R_1 = 1\,\mathrm{k}\Omega) \rightarrow v_{fmax} = 3\,\mathrm{V}$.

Finalmente, el amplificador de control se encargará de asegurar $a_o \cdot f \gg 1$. Notar que, si $I_o^{\uparrow} \rightarrow v_f^{\uparrow} \rightarrow v_g^{\uparrow} \rightarrow I_o^{\downarrow}$, cerrando el lazo de realimentación negativa. El valor de I_o se estabilizará cuando $V_{ref-c} = v_f$.

Adicionalmente, se debe elegir el modelo de amplificador a utilizar. En este caso se emplea el **LM358** (o **LM348**) por su alimentación simple y operación con bajas tensiones de alimentación.

Para el diseño amplificador final, se utiliza la misma topología del lazo de corriente, de la figura 5.

2.2.6. Tensión de referencia V_{Ref-c}

Este circuito genera una referencia modificada que se usa para implementar limitación de corriente tipo foldback. La idea es que el límite de corriente dependa de la tensión de salida V_o

Cuando la salida cae (por ejemplo en un cortocircuito), el circuito reduce aún más la corriente permitida, protegiendo al transistor de paso y la carga.

Para conseguir este tipo de comportamiento, es necesaria una referencia variable, de la siguiente forma:

$$v_{ref-c} = \alpha v_{ref-t} + \beta v_o. \tag{14}$$

Comportamiento que puede obtenerse fácilmente con un circuito amplificador sumador, como el de la figura 8.

Esto dota al lazo de una parte fija, que determina la corriente mínima absoluta, y una parte variable, que determinará cómo excursiona la referencia a partir de este punto.

En nuestro caso, se esperará una corriente mínima $I_{FBCK} = 400\,\mathrm{mA}$ y una máxima de $I_{max} = 1{,}5\,\mathrm{A}$.

Para la corriente mínima, se espera una salida de tensión nula,

$$v_{ref-c} = \alpha v_{ref-t} = v_{fmin} = I_{FBCK} \cdot R_s \cdot \frac{R2}{R1} \to 0{,}8\,\mathrm{V},$$

entonces,

$$\alpha = 0{,}32 = \frac{R_{\alpha 2}}{R_{\alpha 1} + R_{\alpha 2}}. \tag{15}$$

Del mismo modo, para la corriente máxima, se esperará que $v_o = V_{reg}$. Como tal

$$v_{ref-c} = \alpha v_{ref-t} + \beta v_o = v_{fmax} = I_{max} \cdot R_s \cdot \frac{R2}{R1} \to 3\,\mathrm{V},$$

que define

$$\beta = 0{,}44 = \frac{R_{\beta 2}}{R_{\beta 1} + R_{\beta 2}}. \tag{16}$$



Figura 8: Diagrama simplificado del circuito de tensión de referencia para regular corriente.

2.2.7. Llave electrónica

Sin embargo estas dos implementaciones no podrían actuar en simultáneo, es por eso que se debe implementar un conmutador que establezca el accionamiento de uno de los reguladores según las condiciones lo requieran. Esta idea se presenta de forma simplificada en el diagrama 9.



Figura 9: Diagrama simplificado del circuito regulador de corriente y tensión con conmutador.

Deben combinarse ambas señales de control, pero solo la más dominante, es decir, la que más limite al transistor de paso, será la que controle.

En este caso, ya que el transistor P-MOS reduce su corriente al aumentar v_g, se esperará que el lazo dominante sea aquél con mayor tensión a la salida.

Una forma de obtener este resultado es utilizando el circuito de la figura 10.



Figura 10: Circuito llave electrónica implementado

2.2.8. Limitador de corriente shunt

2.2.9. Problemas y mejoras posibles

2.2.10. Simulaciones

Para verificar el diseño se realizan simulación en el software LtSpice utilizando los modelos necesarios y las conexiones detalladas en el apéndice A en la captura de la figura 12.

En particular, se evaluaron distintos aspectos fundamentales del desempeño del regulador LDO. En primer lugar, se analizó la estabilización de la tensión de salida frente a variaciones temporales de la tensión de entrada. Luego se estudió la regulación de línea, que caracteriza la capacidad del regulador para mantener constante la tensión de salida ante cambios en la tensión de entrada. Asimismo, se evaluó la regulación de carga, analizando la variación de la tensión de salida frente a cambios en la corriente demandada por la carga.

Adicionalmente, se calculó la eficiencia del regulador, definida como la relación entre la potencia entregada a la carga y la potencia suministrada por la fuente de entrada. Este análisis permite estimar el rendimiento energético del circuito y las pérdidas asociadas al elemento de paso del regulador.

Se presentan los resultados obtenidos para cada uno de estos casos.



Figura 11

Estabilización de tensión



Figura 12

Regulación de Linea



Figura 13

Regulación de carga

Eficiencia

2.2.11. Especificaciones obtenidas por simulación

3. Conclusiones

asdasda asdasda asdasd hola mundo

A. Apéndice simulaciones

A.1. LDO



Figura 14: Captura de simulación en LtSpice.

B. Apéndice esquemáticos

B.1. LDO



Figura 15: Esquemático de la implementación del regulador lineal LDO.