

Arquitectura SIC

Procesador de 18 bits - DIRECCIONAMIENTO DIRECTO, INDIRECTO E INDEXADO, INSTRUCCIONES OPERACIONALES

Aux. Gabriel Sebastian Herrera Tola

Instr.	IR _{0:2}	Acción
ISZ	000	Inc. & Jump if Zero
LAC	001	Load ACumulator
AND	010	AND
TAD	011	Two's complement ADition
JMS	100	JuMp to Subroutine
DAC	101	Deposit ACumulator
JMP	110	inconditional Jump
—	111	Operative & I/O Inst.

Bit IR	0 (Valor)	1 (Valor)
IR[3]	Instrucción operativa	Instrucción de E/S
IR[4]	Dirección Izquierda	Dirección Derecha
IR[5]	No Rotar	Rotar (1ra vez)
IR[6:7]	00: No op — 10: Limpiar LF	01: Set Link Flag — 11: Halt
IR[8:9]	00: No op — 10: Limpiar AC	01: Set AC — 11: Comp. AC
IR[10]	No Rotar	Rotar (2da vez)
IR[11:13]	000: No op — 001: SZL — 010: DFA — 011: DFB	100: DTA — 101: INA — 110: DTB — 111: INB
IR[14]	No Rotar	Rotar (2da vez)
IR[15]	No operación	SKN (Saltar si es negativo)
IR[16]	No operación	SKZ (Saltar si es cero)
IR[17]	No operación	SKP (Saltar si es positivo)

