

Materia: Laboratorio de Dsp_fpga	Código: 25.67
Créditos: 6	Carga horaria total: 102
Departamento: Sistemas Digitales y Datos	Año: 2023
Carrera de:	
Fecha última actualización: 2/5/2023 15:43:20	

➤ Carga horaria:

102	Horas totales
41	hs. teóricas
0	hs. prácticas
61	hs. de laboratorio

6	Horas semanales
6	hs. presencial
0	hs. a distancia

➤ Contenidos mínimos:

Principios de realidad virtual. Graphics pipeline. Modelado 3D y motores de videojuegos. Lenguajes artísticos combinados. Rendering 3D. Diseño de interacción de realidad virtual.

➤ Presentación de la materia:

Laboratorio de DSP y FPGA es una materia que se dicta en 5to año de la carrera Ingeniería Electrónica. Para su correcto entendimiento los alumnos aspirantes deberán contar con sólidos conocimientos de Matemática, Programación, Electrónica Digital y teoría de Procesamiento de Señales y sistemas en el campo digital.

Finalizando la cursada el alumno será capaz de conocer los conceptos del funcionamiento y dominar la implementación de algoritmos de procesamiento de señales tanto en DSP y FPGA.

Además se le presentan las áreas de aplicación de ambas tecnologías.

➤ Objetivos de aprendizaje:

Dominar las técnicas y conceptos para la Programación de DSP y FPGA

Conocer la arquitectura de un DSP. Poder implementar algoritmos en un DSP

Conocer la arquitectura de las FPGA y como implementar algoritmos en la mismas

Reconocer, en función de las necesidades de una aplicación, cual es el dispositivo mas acorde para implementar la

aplicación.

Poder seleccionar, en función de las necesidades de una determinada aplicación, que dispositivo se debe utilizar para satisfacer el alcance planteado.

➤ Contenidos:

Título	Descripción
Arquitectura de un DSP	Descripción de los bloques de un DSP y comparación con un procesador convencional.
La unidad ALU	Como funciona la ALU del DSP 56000 Bits de estado N C Z U L Set de instrucciones. Programas de ejemplo. Scaling mode.
Arquitectura de la unidad de direccionamiento	Modos de direccionamiento del DSP: Linear , Pre y pos incremento , indexado, bit reverse y circular. Programas de ejemplo
Buffers circulares	Implementación de buffers circulares en el DSP usando la unidad de direccionamiento,
Implementación de filtros FIR e IIR	Como implementar filtros FIR e IIR el uso del buffer circular
Interrupciones	El uso de interrupciones en un DSP Fast y long interrupt
Interfaz de comunicaciones SSI	Arquitectura y funcionamiento de la interfaz de comunicación sincrónica. Modos de operación. Interfaz con convertidores comerciales.
GPIO	El GPIO del DSP 56000. Programación y configuración
Implementación del algoritmo de FFT	Consideraciones para la implementación de la FFT en el DSP56000. El modo bit carry reverse. Estructura del programa para la implementación de la FFT en tiempo real. PingPong buffers. Uso de ventanas. Implementación de la versión Block Floating Point.
Introducción a las FPGA	Arquitectura de las FPGA su uso en DSP Diferencias entre distintos fabricantes. IPs Ejemplos.
Lenguajes de	El lenguaje VHDL y Verilog

programacion	
Herramientas de depuracion en fpga	Tutorial de Modelsim,aldec,HDL, Altera in circuit debugger
Implementacion de filtros FIR en FPGA	Introduccion Sistemas numericos convencionales y no convencionales. Signed digit numbers. canonical signed digit number.Carry free adders.Pipelining. Ejemplos.Aritmetica Distribuida Scaling Accumulator. Arquitectura de la implementacion con DA Implementacion en VHDL
Algoritmo CORDIC	Introduccion Modo rotacional y vectorial.Ejemplos y arquitectura.
Numeric controlled oscillator (NCO)	Implementacion y aplicaciones

➤ Estrategias de enseñanza:

Las clases son teórico-prácticas. Primero se da una introducción teórica y luego se realizan guías de ejercicios en clases y se presentan trabajos prácticos a simular en ambientes de programación de DSP y FPGA y posteriormente desarrollar y realizar mediciones en el laboratorio.

La resolución de los problemas y trabajos prácticos son grupales donde el docente interviene para guiar en la resolución de los mismos.

Se intenta obtener una participación activa de los estudiantes durante la resolución de las guías y ejecución de las prácticas. Como complemento cada grupo deberá realizar un informe y presentaciones de los trabajos realizados a la cátedra.

➤ Actividades:

Título	Descripción
Trabajo Práctico N° 1 Data ALU	Trabajo Práctico con ejercicios teóricos con la finalidad de afianzar los conocimientos adquiridos en el funcionamiento de la ALU del DSP, los resultados son contrastados en simulador y las placas de desarrollo.
Trabajo Práctico N° 2 Implementación Filtro FIR en DSP	Se le solicita a los alumnos el diseño e implementación de un Filtro con respuesta al impulso finita, que cumpla con requerimientos pre establecidos, Simulando la respuesta y contrastando con mediciones en laboratorio. Tanto en DSP como en FPGA.
Trabajo Práctico N° 3 Implementación Filtro IIR en DSP	Se le solicita a los alumnos el diseño e implementación de un Filtro con respuesta al impulso finita, que cumpla con requerimientos pre establecidos, Simulando la respuesta y contrastando con mediciones en laboratorio.
Trabajo Práctico N° 4 SSI	Objetivo Analizar y documentar la interfase entre el Codec CS4218 y el DSP56307 así como código del driver.
Trabajo Práctico N° 5 Implementación PWM en FPGA	Usando VHDL se implementa un módulo PWM en Quartus y se prueba en la placa de evaluación DE0 nano de la firma terasic.
Trabajo Práctico N° 6 Implementación FIR en FPGA	Se implementará un filtro FIR con aritmética distribuida sobre la placa de evaluación de FPGA, Se solicita que realice simulación de funcionamiento (Test Bench) y su implementación y mediciones en Laboratorio.

Trabajo Práctico Integrador Implementación de Aplicación	Implementación de Trabajo Práctico integrador que contenga los conceptos adquiridos a lo largo de la materia.
---	---

➤ Recursos didácticos:

Clases virtuales sincrónicas y presenciales, Placa de evaluación EVM56300, Freescale, Placa de evaluación DE0 Nano Terasic, Laboratorio de electrónica con equipamiento para generar señales y realizar mediciones de las salidas. (Osciloscopios, fuentes de Alimentación, Generadores de Señales).

➤ Modalidad de evaluación y aprobación:

Modalidad de evaluación:

Nota de Cursada

Para la ejecución de los trabajos prácticos los alumnos formarán grupos de trabajo de entre 3 y 5 participantes. La evaluación de desempeño de los alumnos en la materia, se realiza en función de la calidad de los informes de los trabajos prácticos, y a su vez, al finalizar cada trabajo práctico, se realizará una presentación oral en la que el cuerpo docente le hará preguntas a los alumnos respecto del diseño, ejecución y resultados obtenidos. En la presentación de los Trabajos prácticos deben participar todos los alumnos que conforman los grupos de trabajo, y las preguntas de los docentes se realizarán en forma individual a cualquier participante del grupo de alumnos.

Nota Final

Para la Evaluación Final de la materia, los alumnos deberán formar grupos de hasta 5 participantes (puede ser individual y no necesariamente ser el mismo grupo de alumnos que los que se formaron en la cursada). Y proponer un trabajo final integrador que contemple todos los contenidos dictados en la cursada:

- .-Explicar la Aplicación
- .-Criterios y justificación de selección de Dispositivo donde se implementará
- .-Modelos y simulación de la Aplicación
- .-Implementación de la aplicación en Placas de Desarrollo
- .-Realizar mediciones de los resultados en Laboratorio
- .-Informe con Conclusiones

Al finalizar los alumnos deben realizar una presentación con explicando el proceso del desarrollo, en la misma se les realizarán preguntas para evaluar los desempeños individuales.

Requisitos de aprobación:

Haber aprobado la totalidad de los trabajos prácticos con nota igual o mayor a 4.

La nota de cursada se obtendrá del promedio de las notas de obtenidas en los trabajos prácticos y las notas obtenidas individualmente en las presentaciones de los TPs.

Nota de Cursada = $0,7 * (\text{Suma de Notas de TPs})/6 + (\text{Suma de Notas de Presentaciones}) / 6$

Examen Final

Nota Final = $0.7 \text{ Informa Final del TP final} + 0.3 \text{ Desempeño en presentación del TP Final}$

➤ **Bibliografía obligatoria:**

N°	Descripción
1	U. Meyer-Baese -Embedded Microprocessor System Design using FPGAs 1st ed. 2021 Edition

➤ **Bibliografía complementaria:**

N°	Descripción
1	