UNIVERSIDAD DE LOS ANDES
Facultad de Ingeniería y Ciencias Aplicadas
Pre-professional practice verano 2025-2026

Informe de práctica Nº1

Sebastián Zarhi

29 de marzo de 2026

1. Introducción

En las últimas dos semanas se han estudiado circuitos de alta frecuencia, esto principalmente a través del libro "High Speed Digital Design Handbook of Black Magic", aunque también con estudio independiente a través de recursos encontrados online. En este informe se listan los conceptos conocidos mediante el estudio.

2. Aprendizaje

Debido a la distintiva naturaleza de los circuitos de alta frecuencia, este primer informe trata en gran parte sobre conceptos básicos.

2.1. Aprendizaje del capítulo 1, *Fundamentals*

El primer capítulo introduce las dificultades que se presentan al momento de trabajar con circuitos de alta frecuencia, listando los cambios respecto de circuitos de baja frecuencia.

Primero está el hecho de que las resistencias cambian considerablemente. Se comenta el cómo los valores de las resistencias aumentan, en parte debido a que también aumenta su impedancia reactiva. Con esto, también se comprende el hecho de que ahora la corriente suele elegir el camino de menos impedancia, no necesariamente el de menos resistencia como en circuitos clásicos.

También surgen problemas con los amplificadores. La figura 1 muestra el cómo hay una *knee frequency*, donde el amplificador empieza a funcionar por debajo de lo esperado, lo que supone otro reto.



Figura 1: Diferencia en amplificación

También se comenta sobre la importancia de la velocidad de propagación de una señal, puesto que no es válido asumir que esta viaja de forma instantánea. Esta velocidad depende de la constante dieléctrica del material, la cual es influenciada también por sus alrededores, pues, por ejemplo, la constante dieléctrica de un material es mayor en las capas exteriores de una PCB en comparación con las interiores, esto debido al contacto directo con aire.

Esto da a ver el segundo problema con los circuitos de alta frecuencia. Primero, está el hecho de que físicamente las resistencias, y en consecuencia todo circuito se comporta distinto, y en segundo lugar, se presentan las dificultades al trabajar con señales, en especial si se deben coordinar mediante un clock. Esto se profundiza más en el capítulo 11.

Para finalizar el primer capítulo, se hace un repaso de los cuatro factores de reactancia, estos siendo la capacitancia, inductancia, capacitancia mutua e inductancia mutua.

2.2. Aprendizaje del capítulo 9, *Connectors*

El capítulo 9 se centra en las dificultades de los conectores. El estudio de este capítulo se centró en el entendimiento de la subsección 9.7, sin embargo, también se realizó una lectura completa del capítulo de forma independiente con el fin de profundizar más y entender de mayor manera los diseños presentados en 9.7.

Primero, se entiende que en los conectores, los problemas usualmente surgen de tres factores, estos siendo la inductancia mutua, inductancia en serie y capacitancia parásita. La primera causa *crosstalk*, es decir, interferencia a conductores cercanos. La segunda provoca una disminución en la velocidad de propagación de la señal y además añade interferencia electromagnética (EMI). Por último, la capacitancia parásita solo disminuye la velocidad de propagación de la onda. Con estos conceptos en mente, se puede llegar a la causa de distintos problemas.

Se entiende que surge un problema al momento de realizar las conexiones a tierra, porque estas también pueden causar diferentes clases de interferencia. Esto se aprecia a mayor detalle en la figura 2



Figura 2: Interferencia por inductancia mutua

En este caso es de notar que hay un solo camino a tierra, lo que provoca que la señal de un canal, al devolverse, interfiera con las señales de otros caminos con los que comparte tierra. Posteriormente el libro procede presentar cinco reglas al respecto del posicionamiento y distribución de los caminos a tierra.

Posteriormente, se procede a leer sobre la inductancia en serie, que al igual que la inductancia mutua, se puede modificar al cambiar la geometría del circuito con el que se esté trabajando, sin embargo, esta no sucede por interferencia entre dos conectores distintos, sino por interferencias causadas por componentes y conectores de un único conductor que transmite una señal. También se presentan reglas de diseño que permiten disminuir el efecto de esta clase de interferencia.

Finalmente, se presentan los problemas de la capacitancia parásita, sin embargo, debido a que es la menos significativa, no se profundiza su estudio y se entiende meramente a un nivel superficial.

Una vez entendidos los problemas de los conectores, se lee sobre tres tipos de conectores patentados, estos siendo el *AMP Z-Pack Point-to-Point Connector*, *Augat Point-to-Point Connector* y el *Teradyne Multidrop Bus Connector*. El libro sólo posee explicaciones breves sobre cada uno, pero suficientes para entender el concepto general.

Sobre el primero, se colocan placas hacia tierra entre columnas de conectores como es mostrado en la figura 3. Estas aumentan la capacitancia parásita, sin embargo, se balancea con la inductancia, intentando volver a la expresión $\sqrt{L/C}$ lo más cercana a 1.



Figura 3: AMP Z-Pack Point-to-Point Connector

El segundo conector es semejante a un *ribbon cable*. Pese a que no se realiza una lectura profunda del capítulo 10 (que se centra en esta clase de cables), se entiende que esto funciona porque cada uno de los canales está aislado, disminuyendo de gran forma la interferencia entre distintos cables.

Por último, el conector de *Teradyne* (presente en la figura 4) es semejante al *AMP Z-Pack*, colocando los caminos a tierra en segmentos horizontales en vez de verticales, y con una densidad mucho menor, de forma que tiene peor interferencia por crosstalk.



Figura 4: Teradyne Multidrop Bus Connector

2.3. Aprendizaje del capítulo 11, *Clock Distribution*

La señal del clock es la más fundamental y rápida de un circuito digital, puesto que para cada operación, se requieren dos transiciones de estado (un ciclo entero, subida y bajada). El capítulo se centra en cómo manejar esta señal, distribuirla, y dejar margen suficiente para que los circuitos funcionen correctamente. También se destaca que los problemas surgen principalmente debido a que las transiciones de estado lógico no son instantáneas, sino que tienen un cierto tiempo de transición, cosa que usualmente no es relevante en circuitos de baja frecuencia.

El libro comienza el análisis evaluando el comportamiento a altas frecuencias de un *2-bit ring counter*, cuyo propósito es tener como salida la secuencia 00110011 repetidas

veces. Se menciona como se da cuenta de que a cierta frecuencia, esta secuencia falla.



Figura 5: Diagrama de tiempo de la señal en el *2-bit ring counter*

La figura 5 muestra lo pequeño que se vuelven los márgenes para realizar los cambios en ciertos puntos. Una forma básica de identificar un punto de operación estable, es evaluar el circuito hasta encontrar la frecuencia más baja donde ocurre un fallo, luego, tomar ese periodo de oscilación y alargarlo por el tiempo que necesita la compuerta más lenta para transicionar de estado.

Posteriormente, se muestran formas más formales. En principio, el periodo de la señal clock requerido (es decir, el que es realmente usado) debe ser estríctamente mayor al periodo más largo en el que se tarda en realizar una transición de estado. Esto lo describe el libro con la fórmula:

$$T_{slow} < T_{required}$$

El valor de T_{slow} varía de circuito a circuito, pero el libro otorga las herramientas necesarias para el análisis correcto y necesario que permitan obtenerlo.

Ahora, se proceden a listar métodos para asegurar la correcta distribución de la señal clock. La primera forma es a fuerza bruta, implicando simplemente distribuir la señal desde la misma fuente clock y tener cables de semejante longitud. Obviamente, este método

tiene el inconveniente de no funcionar para geometrías o topologías de circuito complejas, donde puede ser imposible físicamente realizar las conexiones necesarias. De todas formas, resulta sencillo darle más flexibilidad al método, con lo que se llama una *Spider-leg clock distribution network*, que funciona colocando un driver que amplifica el clock original como es mostrado en la figura 6.



Figura 6: Distribución de araña

Esto, sin embargo, como fue visto en la figura 1, resulta difícil crear un amplificador. El libro muestra que su driver es un *ECL clock amplifier*, cuyo circuito no se estudia a profundidad.

Posteriormente, se muestra un problema que surge al realizar conexiones hacia componentes con distinta distancia desde la fuente del clock. Se observa la figura 7.



Figura 7: Problema con clock

Se aprecia que el tiempo de transición entre estados lógicos se deteriora con cada componente por el que se transmite el clock, esto, además, genera una señal que se devuelve, lo cual no es deseado, pues puede causar interferencias. El libro, para disminuir el efecto de esto, propone tres soluciones. Hacer más lento el tiempo de subida del driver, disminuir la capacitancia en cada intersección hacia otro componente, y bajar la impedancia característica de la linea del clock. La primera solución resulta contraintuitiva, pero implica que el driver que se está utilizando es más rápido de lo necesario, por lo que se recomienda utilizar un driver lo suficientemente rápido para la aplicación necesaria, sin pasarse.

Después, se comenta en cómo terminar una linea de clock que se divide. En este caso, se recomienda que, para tener un sistema perfectamente amortiguado (cosa que se desea), las líneas finales del clock deben ser de la misma longitud, las cargas deben estar balanceadas, y estas cargas a su vez deben cumplir la siguiente ecuación:

$$R_S = Z_0 - R_{drive} \cdot N$$

Donde R_S es la resistencia final, Z_0 es la impedancia de la linea que va hacia tierra después de la resistencia, R_{drive} es la resistencia de este mismo cable, y N el númeroi de líneas finales. En la siguiente figura, se muestra un ejemplo con $N = 2$.



Figura 8: Finalización de una señal clock

Por último, se comenta sobre la necesidad de retrasar (o, en general, cambiar la fase) de la señal clock con el fin de coordinar circuitos. La forma más simple es implementando un retraso fijo con el fin de compensar otros cambios de fase anteriores. Se describe que estos se pueden realizar con la implementación de otras líneas, compuertas lógicas, etc., con distintos grados de precisión.

Por otro lado, están los retrasos ajustables, como aquel que se muestra en la figura 9, donde sólo es necesario hacer cortocircuito en ciertos pines dependiendo del retraso que se desee.

Luego, están los que se programan y ajustan automáticamente, lo que puede ser útil para retrasos variables en el circuito que deben ser compensados en tiempo real. Para esto, hay dos opciones prometedoras: un diodo varicap o una cadena de compuertas en un circuito integrado. En ambos casos, se genera algo semejante a una tabla de valores en función de la temperatura, que siempre intentará llegar a un valor objetivo deseado.



Figura 9: Finalización de una señal clock

2.4. Aprendizaje del capítulo 12, *Clock Oscillators*

La señal clock debe provenir de algún lugar. Este capítulo no profundiza en el diseño de generadores de señal clock, sino que tiene un enfoque en encontrar el oscilador adecuado para una aplicación dada, y el saber leer sus parámetros.

Se detalla que un oscilador de calidad es generalmente del tipo piezoeléctrico, que funciona mediante un oscilador de cuarzo. Estos son tan precisos, que permiten ignorar la variación de frecuencia en los cálculos de circuitos de un sólo reloj.

Al momento de elegir un reloj, hay que tener en cuenta sus especificaciones, condiciones de operación, consideraciones eléctricas, configuración mecánica, potenciales problemáticas de fábrica, confiabilidad y otros.

En cuanto a las especificaciones, hay que tener en cuenta la frecuencia, estabilidad, durabilidad en el tiempo y sensibilidad a cambios en el voltaje.

Respecto de las condiciones de operación, hay cinco a evaluar, que son la temperatura, voltaje de entrada, resistencia a golpes, resistencia a vibraciones y resistencia a humedad.

Luego se encuentran las consideraciones eléctricas, que tienen que ver con el tipo de salida de la señal del reloj, su carga máxima, su ciclo de trabajo, sus tiempos de subida y caida en los valores lógicos y su corriente de entrada.

La configuración mecánica simplemente hace referencia al tipo de implementación que va a tener el reloj en el circuito, es decir, si se conecta simplemente mediante pines, o si se requiere de soldadura por ser *surface-mount*.

Entre las problemáticas varias que pueden surgir del producto de fábrica, están los problemas con soldadura, limpieza y el ratio en el que se pueden escapar gases internos (pues esta clase de relojes puede contener helio dentro), que depende de la calidad del sello al exterior.

La confiabilidad es bastante intuitiva, haciendo referencia principalmente a la cantidad de productos defectuosos que pueden provenir de un fabricante dado, así como su capacidad de soportar temperaturas por sobre la especificación técnica.

Por último, se encuentran factores varios que se podrían necesitar, como la necesidad de un pin *Enable* o capacidad de configuración manual para realizar calibraciones y así mitigar el efecto del envejecimiento del circuito.

Para finalizar el capítulo, se habla de la relevancia de las fluctuaciones de una señal de reloj, sus efectos y el cómo evitarlas, lo que principalmente consiste en no colocar parámetros fuera de lugar. También se comenta que este puede ser analizado mediante un análisis espectral (con el fin de visualizar el espectro de la señal), donde idealmente se verían únicamente armónicos de la señal fundamental, sin embargo, cabe destacar que esto no analiza fase, de forma que esta se debe medir manualmente en distintos puntos del circuito y realizar el juicio correcto en base a la información dada.

3. Notas

No se realizaron simulaciones propias, sin embargo, se estudiaron los resultados de simulaciones de terceros. Se espera que en las próximas semanas se trabaje con simulaciones propias.

En este informe se omiten muchos datos, como rangos de operación de distintos conectores, o proporciones específicas dadas un parámetro, puesto que se consideran no fundamentales para el entendimiento de lo que se busca investigar.