

A. Anexo: Repositorios de Proyecto

Se incluyen en este apartado anexo, enlaces a los códigos fuente del proyecto y breves instructivos para hacer uso de ellos.

A.1. Repositorio de Proyecto en Vivado 2023.1

El proyecto fue desarrollado en la versión 2023.1 de Vivado en un entorno Linux.

Para descargar y manipular el diagrama en bloques con Vitis en un entorno Windows:

1. Clonar la rama *master* del repositorio de la Figura A.1 con *git clone* en `\adc_dma_test` (Figura A.1).
2. Abrir Vivado 2023.1.
3. En “Open project” buscar el proyecto en el directorio `adc_dma_test\` clonado, y abrir el archivo “`adc_dma_test.xpr`”.
4. Click en “Open block design” para abrir el diseño y generar los objetos de código necesarios para continuar (Figura A.2).
5. Sintetizar el diagrama con “Run Synthesis” en el menú lateral (Figura A.3 y A.4)
 - a. Ignorar todo cartel diferente a la Figura A.4 que se presente con advertencias de sobrescritura seleccionando “Ok” en cada uno.
 - b. Seleccionar “Launch runs on local host”
 - c. Seleccionar el número máximo de núcleos de la PC en el desplegable
6. Implementar el diagrama con “Run Implementation” en el menú lateral (Figura A.3)
7. Generar bitstream con “Generate Bitstream” (Figura A.3)
8. Ir al menú superior “Files” > “Export” > “hardware” (Figura A.5)
 - a. Habilitar “Include bitstream” (Figura A.6)
 - b. Configurar un nombre y una ubicación para el archivo “.xsa” que se genera (Figura A.7)

El archivo “.xsa” es utilizado por el proyecto en Vitis 2023.1 para obtener las direcciones de memoria en las cuales los periféricos creados en FPGA en el diagrama en bloques se encuentran mapeados. También incluye una serie de drivers en C que sirven de interfaz con los mismos. Es una capa de acceso a periféricos y a su vez una capa de abstracción de hardware (HAL por sus siglas en inglés). También incluye información de la placa de desarrollo Eclipse Z7.



Figura A.1 - Enlace al repositorio del proyecto en Vivado 2023.1 (PL)




Figura A.2 - Menú lateral - Project Manager - Subsección Ip Integrator con la opción “Open Block Design”




Figura A.3 - Menú lateral - Opciones “Run Synthesis”, “Run Implementation” y “Generate Bitstream” - Resultados de los procesos en pestaña “Design Runs”




Figura A.4 - Configuración de generación de síntesis




Figura A.5 - Exportación de implementación a xsa




Figura A.6 - Configuración de la exportación a xsa




Figura A.7 - Configuración de nombre y ubicación del archivo xsa