


PCB / EMC : Exercices

Problème 1

Un circuit imprimé avec deux convertisseurs A/D rapides (ADCs), un microcontrôleur (μ C) et un circuit intégré commun de génération d'horloge possède le layout suivant:



Legend: ■ = connections between AGND and DGND

Le circuit imprimé a 4 couches. La couche 2 contient la masse, qui a été séparée en AGND et DGND. Les deux plans de masse sont reliés en deux endroits (respectivement sous les ADCs, symbolisé par les deux traits noirs sur la figure).

Le layer 3 (non représenté à la figure) est réservé pour VCC, en suivant exactement le même concept que le layer 2, avec AVCC et DVCC séparés).

Les signaux sont routés exclusivement sur les layers 1 et 4.

On suppose en outre que des condensateurs de découplage ont été placés correctement à côté de chaque IC, mais qu'ils n'ont pas été représentés pour la simplicité.

Longueurs différentes, piste dans le slot GND (courants de retour), piste en T, vias, croisement avec des signaux analogiques faibles

- signaux analogiques faibles


 a) Quels problèmes de tracé du signal d'horloge relevez-vous ? Dresser une liste complète.

 Ouelles sont les causes possibles de discontinuité ?
- b) Vous vous attendez à quel facteur de réflexion <u>r</u> à chacune des entrées, en supposant que l'entrée d'horloge des ADC possède une impédance élevée (CMOS)? Réfléxion quasi-totale Vous recommandez quel type de terminaison pour la ligne d'horloge, et pourquoi?

 Buffers + terminaisons série
- c) A quelle fréquence d'horloge est-ce que vous vous attendez à une forte radiation depuis le circuit imprimé ? Expliquer pourquoi. Fréquence due à la fente + fréquence de l'horloge due à la boucle de retour
- d) Nommer quelques méthodes pour faire passer le signal d'horloge du domaine digital au domaine analogique, en évitant en même temps qu'aux entrées d'horloge des ADCs se superpose le bruit différentiel ΔV entre DGND et AGND.
 Sinon quelles en seraient les conséquences ?
 Éviter de traverser des signaux sensibles.
 Créer/utiliser le clock inversé et le router à côté.
 Placer un condensateur pour traverser la fente
- e) Est-ce que le concept des "masses séparées" (*split ground*) a été appliqué correctement sur ce circuit imprimé ? Si non, qu'est-ce qui est faux, quelle solution serait meilleure ? C'est débatable mais on aurait pu avoir 3 plans de masse (Digital, ADC1, ADC2). On pourrait mettre une ferrite pour lier les plans ensemble
- mettre une ferrite pour lier les plans ensemble Est-ce qu'il est toujours nécessaire de séparer les surfaces des masses dans un circuit *mixed-signal*? Si non, quand est-ce que vous faites la séparation et quand est-ce que vous y renoncez ?

 Il aurait été plus simple de ne pas faire de séparation des plans de masse (dans ce cas pour éviter les perturbations avec l'antenne slot)
- g) Vous voulez placer des points de test (des vias traversants) sur les signaux d'horloge ainsi que sur les deux signaux de sortie des préamplificateurs. Indiquer sur le dessin ci-dessus, où vous proposez de placer ces points de test.
- h) Est-ce que le layout de la piste du signal horloge garantit que les deux ADC échantillonnent les signaux d'entrée simultanément ? presque mais les vias sont un problème


Problème 2



Antonio vient d'installer un amplificateur audio de puissance à l'arrière de sa nouvelle voiture, et l'a connecté à la radio à l'aide d'un câble coaxial. L'amplifacteur de puissance alimente un grand haut-parleur. Pour simplifier, nous admettons un système mono (un seul canal audio). Malheureusement, Antonio rencontre beaucoup d'interférence dans son système, due à du bruit électrique émis par le moteur de la voiture, et couplé au câble coaxial. Il vous demande conseil.


Le schema équivalent simplifié du système se présente comme suit: R_1 et R_2 sont les résistances du câble.

Admettons que le chassis de la voiture soit un conducteur parfait ($Z_{GND} = 0$):



- a) Calculer la tension de bruit U_+ , générée à l'entrée de l'amplificateur en absence de signal audio $(U_{\text{audio}} = 0)$. $U_+ = U_{\text{in}} = R_{\text{in}}/(R_1 + R_{\text{in}}) * U_{\text{noise}}$
- b) Lorsqu'on interrompt la connexion GND au point B, le problème semble se résoudre.
 - Expliquer pourquoi ? Tout le système est flottant sur Unoise
 - Mais pourquoi est-ce qu'en général cela n'est pas une solution recommandée pour des fréquences plus élevées ? Une tension va apparaître due au couplage capacitif à la masse
- c) Que signifie le terme d' "impedance de transfert du câble" (Z_{transfer}) et quel problème supplémentaire arrivera dans le circuit de la figure ci-dessus, si le câble possède $Z_{\text{transfer}} \neq 0$?

Une amelioration possible du schema électrique consiste en l'ajout d'une inductance de mode commun (avec L=M):




d) Déterminer la tension de bruit *U*+, générée à l'entrée de l'amplificateur par ce circuit, en l'absence de signal audio (*U*audio = 0) et en supposant un signal sinusoïdal pour *U*noise. Pour la simplicité, admettons que l'impédance d'entrée de l'amplificateur de puissance est très grande (*R*in → ∞, donc *I*1 ≈ 0).

Aide: déterminer d'abord I2, puis, avec cette information, trouver la chute de tension sur l'enroulement supérieur de l'inductance de mode commun...

Est-ce que l'ajout de l'inductance de mode commun apporte une quelconque amélioration comparée au cas où elle n'est pas ajoutée ?

e) Est-ce que la présence de l'inductance de mode commun va affecter le signal audio (Uaudio) délivré à l'amplificateur de puissance dans la figure ci-dessus (admettons $R_+, \rightarrow \infty$)?

Une autre amélioration consiste à adopter un autre type de cable et à utiliser une entrée différentielle à l'amplificateur de puissance:



f) Expliquer en vos propres mots, pourquoi dans ce cas l'effet de la source de bruit U_{noise} is totalement supprimé à la sortie U_{DIFF} de l'amplificateur différentiel?

Condensateurs de découplage

g) Broadcom®, un fabriquant de circuit intégrés Gigabit Ethernet émet la recommandation suivante pour le choix de condensateurs de découplage dans les applications avec leurs ICs:


"Utiliser la valeur de capacité la plus large possible pour une taille de condensateur céramique donnée, p.ex. $1\mu F$ ".

Cocher tous les commentaires corrects pour cette application:


- O Le découplage de circuits Ethernet est seulement critique aux fréquences basses, ce qui nécessite de grands condensateurs.
- Y Plus le Z (= l'impédance) d'un condensateur est petite à une fréquence désirée, et mieux cela vaut.
- o Dans cette application, le condensateur sera très probablement utilisé en-dessus de sa fréquence de résonance.
- Ce qui compte le plus dans cette application, est la taille du condensateur, et pas sa valeur de capacité.
 - La valeur de capacité est importante essentiellement en-dessous de la fréquence de résonance.
 - o Plus la fréquence de résonance du condensateur est basse, et mieux cela vaut.

Problème 3

Ci-dessous vous trouvez un schéma simplifié d'un circuit microcontrôleur 8bits avec mémoire de programme externe (EPROM), le tampon nécessaire au multiplexage des bus d'adresses et de données, et un peu de logique discrète. Nous avons laissé de côté les alimentations, les condensateurs de découplage et d'autres détails, pour ne pas compliquer.



- a) Comment est-ce qu'on peut modifier la schématique afin d'améliorer la testabilité du circuit? (dessiner directement sur le schéma ci-dessous). Expliquer vos suggestions.
- b) Quels aspects sont importants du point de vue de la testabilité lors de la conception (layout) du PCB ? (Admettons que les ICs sont SMD (=surface mount devices) et que le PCB contient également quelques composants plus volumineux, comme des connecteurs, et des inductances).
- c) Après que le circuit ait été mis en production, on trouve une erreur de conception dont la correction demande l'inversion d'un signal logique. Quelle changement de la schématique initiale aurait facilité la modification manuelle du circuit afin d'implémenter la correction ?
- d) Pour les tests, un signal rapide (ALE; pin 30 de l'IC1) est rendu accessible près du bord du PCB à l'aide d'un point de test (T.P.):



Discuter ce choix.

e) Admettons que les pins P23 :P27 du microcontrôleur servent à implémenter une interface de test, et doivent être câblées sur un connecteur pin-header à 10pins en deux rangées, ensemble avec la masse DGND. Proposer une assignation des pins de ce connecteur. Justifier.


Problème 4

Admettons que le circuit de l'exercice 1 est étendu par un driver de ligne série RS232, qui est réalisé sur une carte fille. Le circuit intégré d'interface RS232 sur la carte fille est connecté à la CPU, en utilisant les signaux : AD[0..7], ALE, \overline{RD} , \overline{WR} .


a) Admettons que le connecteur entre la carte mère et la carte fille (14 pins en une ligne) possède l'assignation des pins suivante:

Quels problèmes d'intégrité de signal peuvent survenir avec cette assignation des pins ? Expliquer.


b) Si vous avez à la place un connecteur 26 pins (en une rangée) à votre disposition, proposer une assignation des pins possible qui permettra une meilleure performance (*écrire les noms des signaux à côté de chaque pin*):



c) Comment connecter un câble RS232 blindé dans deux cas : avec et sans boîtier métallique des PCBs ? Dessiner les connexions du signal, retour et blindage :



- d) Est-ce une bonne idée de mettre l'interface RS232 sur une carte fille? Expliquer.
- e) En absence d'un boîtier métallique, quelles autres solutions existent afin d'améliorer l'immunité du circuit par rapport au bruit du câble RS232 blindé ? Masse chaude masse froide, protections ESD, impédances sur les entrées. Ferrites sur les
- f) Le circuit d'entrée est modifié, en ajoutant les inductances L₁ et L₂.



Admettons qu'il y ait du bruit en mode commun (V_{cm}) sur le câble, qui se transforme à du bruit en mode différentiel V_{dm} . Admettons encore que Z_{in} du récepteur de ligne est ∞ . Cocher toutes les constatations correctes:

- L_1 aide à réduire le courant de boucle de masse I_{Loop} . L_2 aide à réduire le courant de boucle de masse I_{Loop} . V_{dm} est réduite si L_1 et L_2 sont montés à proximité.
- ∇ V_{dm} est réduite si L₁ est grand.
- g) Expliquer qu'est-ce qui arrive exactement lorsque L_1 et L_2 sont montées très proches l'une de l'autre. Il y a un couplage et donc une inductance mutuelle entre les deux signaux. Ceci permet d'atténuer le bruit en mode commun

7/7