

# LPSC

## GTP et Aurora

---

Joachim Schmidt

Hepia - CoRES

1. Introduction
2. Interfaces utilisateurs
3. GTP et Aurora



# Introduction

---

# PROTOCOLE AURORA

## Principaux concepts



- Protocole développé par Xilinx.



# PROTOCOLE AURORA

## Principaux concepts



- Protocole développé par Xilinx.
- Protocole de communication de type *liaison* (couche 2 selon le modèle OSI).



# PROTOCOLE AURORA

## Principaux concepts



- Protocole développé par Xilinx.
- Protocole de communication de type *liaison* (couche 2 selon le modèle OSI).
- Permet des communications *point à point* (pas de notion d'adressage).



# PROTOCOLE AURORA

## Principaux concepts

- Protocole développé par Xilinx.
- Protocole de communication de type *liaison* (couche 2 selon le modèle OSI).
- Permet des communications *point à point* (pas de notion d'adressage).
- Permet d'effectuer des communications *multi-gigabits*.



## Principales caractéristiques

- Débit compris entre 480 [Mbps] et 84.48 [Gbps].



## Principales caractéristiques

- Débit compris entre 480 [Mbps] et 84.48 [Gbps].
- Possibilité d'agréger jusqu'à 16 lignes pour les transceivers GTX/GTH (Serie 7 et Ultrascale).

## Principales caractéristiques

- Débit compris entre 480 [Mbps] et 84.48 [Gbps].
- Possibilité d'agréger jusqu'à 16 lignes pour les transceivers GTX/GTH (Serie 7 et Ultrascale).
- Possibilité d'agréger jusqu'à 4 lignes pour les transceivers GTP (Serie 7).

## Principales caractéristiques

- Débit compris entre 480 [Mbps] et 84.48 [Gbps].
- Possibilité d'agréger jusqu'à 16 lignes pour les transceivers GTX/GTH (Serie 7 et Ultrascale).
- Possibilité d'agréger jusqu'à 4 lignes pour les transceivers GTP (Serie 7).
- Pré-encodage 8B10B ou 64B66B.

## Principales caractéristiques

- Débit compris entre 480 [Mbps] et 84.48 [Gbps].
- Possibilité d'agréger jusqu'à 16 lignes pour les transceivers GTX/GTH (Serie 7 et Ultrascale).
- Possibilité d'agréger jusqu'à 4 lignes pour les transceivers GTP (Serie 7).
- Pré-encodage 8B10B ou 64B66B.
- Interface utilisateur AXI4 Streaming / Framing.

## Principales caractéristiques

- Débit compris entre 480 [Mbps] et 84.48 [Gbps].
- Possibilité d'agréger jusqu'à 16 lignes pour les transceivers GTX/GTH (Serie 7 et Ultrascale).
- Possibilité d'agréger jusqu'à 4 lignes pour les transceivers GTP (Serie 7).
- Pré-encodage 8B10B ou 64B66B.
- Interface utilisateur AXI4 Streaming / Framing.
- Communication Full-duplex ou Simplex.

## Principales caractéristiques

- Contrôle de flux utilisateur ou natif (*UFC* et *NFC*).

## Principales caractéristiques

- Contrôle de flux utilisateur ou natif (*UFC* et *NFC*).
- Logique Hot-plug.

## Principales caractéristiques

- Contrôle de flux utilisateur ou natif (*UFC* et *NFC*).
- Logique Hot-plug.
- *Communication asynchrone.*



## Problème potentiel

La conséquence d'une communication *asynchrone* est que le temps de transmission est *non déterministe*. Dès lors, il est fortement conseillé de ne pas utiliser ce protocole pour des applications temps réel.


- Transceivers *GTP* pour les FPGA Artix 7 et jusqu'aux Zynq 7020.

- Transceivers *GTP* pour les FPGA Artix 7 et jusqu'aux Zynq 7020.
- Débit maximum de 6.6 [Gbps] par GTP.

- Transceivers *GTP* pour les FPGA Artix 7 et jusqu'aux Zynq 7020.
- Débit maximum de 6.6 [Gbps] par GTP.
- Maximum de 4 *lignes* (GTP) par canal Aurora.

- Transceivers *GTP* pour les FPGA Artix 7 et jusqu'aux Zynq 7020.
- Débit maximum de 6.6 [Gbps] par GTP.
- Maximum de 4 *lignes* (GTP) par canal Aurora.
- *Mots de 2 ou 4 [octets]* pour l'interface utilisateur (AXI4 Streaming / Framing).

- Transceivers *GTP* pour les FPGA Artix 7 et jusqu'aux Zynq 7020.
- Débit maximum de 6.6 [Gbps] par GTP.
- Maximum de 4 *lignes* (GTP) par canal Aurora.
- *Mots de 2 ou 4 [octets]* pour l'interface utilisateur (AXI4 Streaming / Framing).
- L'interface AXI4 peut être d'au plus 128 [bits] (4 lignes \* 4 [octets]).



Agrégation de liens

Voir page 31

# ORDRE DE TRANSMISSION DES OCTETS


Dans le protocole Aurora les octets sont organisés en *big-endian*. Il s'agit de l'ordre de transmission réseau. Par conséquent, l'ordre des bits du vecteur *tdata* de l'interface AXI4 Streaming / Framing est *inversé*.

## Big-endian

`std_logic_vector(0 to (N - 1))`

## Little-endian

`std_logic_vector((N - 1) downto 0)`



## Attention

Les indices représentent l'ordre de transmission et non le poids des octets et des bits.




# Interfaces utilisateurs

---

L'interface utilisateur utilise un bus AXI4 Stream décrit par la norme AMBA. Celui-ci permet de gérer des flux de données.

Deux modes sont disponibles


- Le mode *Streaming*, pour la gestion d'un simple flux de données.





L'interface utilisateur utilise un bus AXI4 Stream décrit par la norme AMBA. Celui-ci permet de gérer des flux de données.

Deux modes sont disponibles

- Le mode *Streaming*, pour la gestion d'un simple flux de données.
- Le mode *Framing*, pour la gestion d'un flux de paquets de données (tkeep et tlast).



# AXI4 STREAMING / FRAMING



Le signal *tready* est désélectionné lorsque des caractères K sont transmis. Dans ce cas, on laisse *tvalid* actif, mais on ne modifie pas *tdata* au coup d'horloge suivant.


Aurora propose deux interfaces de contrôle de flux depuis l'interface utilisateur.

- L'interface *NFC* : Permet de contrôler le débit en insérant des messages IDLE. Le récepteur indique à l'interface Aurora partenaire combien de message IDLE elle doit insérer dans la transmission. Ceci est principalement utile pour éviter des débordement de FIFO.

Aurora propose deux interfaces de contrôle de flux depuis l'interface utilisateur.


- L'interface *NFC* : Permet de contrôler le débit en insérant des messages IDLE. Le récepteur indique à l'interface Aurora partenaire combien de message IDLE elle doit insérer dans la transmission. Ceci est principalement utile pour éviter des débordement de FIFO.
- L'interface *UFC* : Permet d'insérer des messages prioritaires dans le flux de données standard.

# USER FLOW CONTROL



- Le signal *ufc\_tx\_tdata[0:2]* est utilisé pour spécifier la longueur des messages en mots.


# USER FLOW CONTROL



- Le signal `ufc_tx_tdata[0:2]` est utilisé pour spécifier la longueur des messages en mots.
- Le contenu des messages UFC est transmis par le même signal que les données conventionnelles, soit `tx_tdata`.



# USER FLOW CONTROL




- Le signal `ufc_tx_tdata[0:2]` est utilisé pour spécifier la longueur des messages en mots.
- Le contenu des messages UFC est transmis par le même signal que les données conventionnelles, soit `tx_tdata`.
- Le signal `tx_tready` est le sélecteur de la source des données.

# USER FLOW CONTROL

Pour une interface AXI4 Framing sur 4 [octets]

Message UFC	<i>ufc_tx_tdata</i>
2 [octets]	0
4 [octets]	1
6 [octets]	2
8 [octets]	3



Le signal *tx\_tready* est le sélecteur de la source de données.

- Le contrôle de flux NFC permet au récepteur de demander à l'émetteur de réguler le débit du flux de données.


- Le contrôle de flux NFC permet au récepteur de demander à l'émetteur de réguler le débit du flux de données.
- L'émetteur effectue le contrôle du flux de données en insérant des *caractères K IDLE*.

- Le contrôle de flux NFC permet au récepteur de demander à l'émetteur de réguler le débit du flux de données.
- L'émetteur effectue le contrôle du flux de données en insérant des *caractères K IDLE*.
- On peut également noter que l'envoi des *caractères K IDLE* permet notamment de conserver le signal d'horloge sur la ligne de transmission.

- Le contrôle de flux NFC permet au récepteur de demander à l'émetteur de réguler le débit du flux de données.
- L'émetteur effectue le contrôle du flux de données en insérant des *caractères K IDLE*.
- On peut également noter que l'envoi des *caractères K IDLE* permet notamment de conserver le signal d'horloge sur la ligne de transmission.
- Du côté du récepteur, la réception d'un *caractère K IDLE* se traduit par la mise à zéro du signal *tready*.

- Le contrôle de flux NFC permet au récepteur de demander à l'émetteur de réguler le débit du flux de données.
- L'émetteur effectue le contrôle du flux de données en insérant des *caractères K IDLE*.
- On peut également noter que l'envoi des *caractères K IDLE* permet notamment de conserver le signal d'horloge sur la ligne de transmission.
- Du côté du récepteur, la réception d'un *caractère K IDLE* se traduit par la mise à zéro du signal *tready*.
- Dans la pratique, on utilise l'interface NFC pour éviter les débordements de FIFO.

# NATIVE FLOW CONTROL



Mesure variation latence

Voir page 53




# NATIVE FLOW CONTROL



## Codes NFC

<i>s_axi_nfc_tdata</i>	<i>Cycles IDLE requis</i>
0000	0 (XON)
0001	2
0010	4
0011	8
0100	16
0101	32


<i>s_axi_nfc_tdata</i>	<i>Cycles IDLE requis</i>
0110	64
0111	128
1000	256
1001 to 1110	Reservé
1111	Infini (XOFF)



## NATIVE FLOW CONTROL



# NATIVE FLOW CONTROL



- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.

- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.
- Attention l'horloge *drp\_clk* est utilisée dans la machine d'état du reset côté RX.

- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.
- Attention l'horloge *drp\_clk* est utilisée dans la machine d'état du reset côté RX.
- L'horloge *user\_clk* est disponible lorsque la partie GTP est initialisée.

- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.
- Attention l'horloge *drp\_clk* est utilisée dans la machine d'état du reset côté RX.
- L'horloge *user\_clk* est disponible lorsque la partie GTP est initialisée.
- Les signaux resets (*gt\_reset* et *reset*) sont asynchrones.


- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.
- Attention l'horloge *drp\_clk* est utilisée dans la machine d'état du reset côté RX.
- L'horloge *user\_clk* est disponible lorsque la partie GTP est initialisée.
- Les signaux resets (*gt\_reset* et *reset*) sont asynchrones.
- Le respect des timings pour les signaux resets (*gt\_reset* et *reset*) sont très importants.




- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.
- Attention l'horloge *drp\_clk* est utilisée dans la machine d'état du reset côté RX.
- L'horloge *user\_clk* est disponible lorsque la partie GTP est initialisée.
- Les signaux resets (*gt\_reset* et *reset*) sont asynchrones.
- Le respect des timings pour les signaux resets (*gt\_reset* et *reset*) sont très importants.
- Le signal *gt\_reset* doit être géré avec l'horloge *init\_clk*.

- Vérifier que toutes les horloges (*init\_clk* et *drp\_clk*) externes au core Aurora sont bien connectées.
- Attention l'horloge *drp\_clk* est utilisée dans la machine d'état du reset côté RX.
- L'horloge *user\_clk* est disponible lorsque la partie GTP est initialisée.
- Les signaux resets (*gt\_reset* et *reset*) sont asynchrones.
- Le respect des timings pour les signaux resets (*gt\_reset* et *reset*) sont très importants.
- Le signal *gt\_reset* doit être géré avec l'horloge *init\_clk*.
- Le signal *reset* doit être géré avec l'horloge *user\_clk*.


# HORLOGES ET RESETS



# HORLOGES ET RESETS



# HORLOGES ET RESETS



## GTP et Aurora

---

# PRIORITÉ DE TRANSMISSION DES SYMBOLES

<i>Data Type</i>	<i>Priority</i>
Clock Compensation Sequences	Highest
Initialization Sequences	...
Native Flow Control PDUs	...
User Flow Control PDUs	...
Channel PDUs	...
Idle Sequences	Lowest

## Inversion des priorités

Les priorités de *Channel PDUs* et *Idle Sequences* sont inversées durant le décompte d'un contrôle de flux. Durant cette période, les données utilisateurs (Channel PDUs) reçoivent la priorité la plus basse.


- Les symboles IDLE sont utilisés pour effectuer un alignement des limites des mots et pour effectuer la liaison de canal lors de l'initialisation.



- Les symboles IDLE sont utilisés pour effectuer un alignement des limites des mots et pour effectuer la liaison de canal lors de l'initialisation.
- Lors du fonctionnement, les symboles IDLE sont utilisés pour indiquer qu'il n'y a pas de données.

- Les symboles IDLE sont utilisés pour effectuer un alignement des limites des mots et pour effectuer la liaison de canal lors de l'initialisation.
- Lors du fonctionnement, les symboles IDLE sont utilisés pour indiquer qu'il n'y a pas de données.
- L'insertion des symboles IDLE a lieu pendant les états d'attente et entre les PDUs de canal. Les groupes de symboles IDLE sont appliqués selon une séquence pseudo-aléatoire.


# PROCÉDURE DE TRANSMISSION




## Padding

Le *Pad* est nécessaire uniquement si le nombre d'octet du User PDU est impair, car une transmission Aurora se fait toujours par paire de symboles. Ceci est dû au fait qu'un chemin de données dans un transceiver GTP (après désérialisation) est sur 20 bits (16 bits après décodage 8B10B), donc deux octets.

# PROCÉDURE DE TRANSMISSION




# PROCÉDURE DE RÉCEPTION



# CARACTÈRES DE CONTRÔLE UTILISÉS DANS AURORA

<i>Ensemble</i>	<i>Désignateur</i>	<i>Encodage</i>
Idle	/I/	/K/, /R/, /A/ sequence
Sync and Polarity	/SP/	/K28.5/D10.2/D10.2/D10.2/
Sync and Polarity Ack	/SPA/	/K28.5/D12.1/D12.1/D12.1/
Verification	/V/	/K28.5/D8.7/D8.7/D8.7/
Start of Channel PDU	/SCP/	/K28.2/K27.7/
End of Channel PDU	/ECP/	/K29.7/K30.7/
Pad or Start of UFC PDU	/P/ ou /SUF/	/K28.4/
Comma	/K/	/K28.5/
Skip	/R/	/K28.0/
Channel Bonding	/A/	/K28.3/
Clock Compensation	/CC/	/K23.7/K23.7/
Start of NFC PDU	/SNF/	/K28.6/

# CARACTÈRES DE CONTRÔLE UTILISÉS DANS AURORA





- L'agrégation de liens (channel bonding) permet d'obtenir un canal Aurora en utilisant plusieurs lignes GTP.

Schéma bloc

Voir page 7

- L'agrégation de liens (channel bonding) permet d'obtenir un canal Aurora en utilisant plusieurs lignes GTP.
- Le principale intérêt est l'augmentation du débit binaire du canal.

Schéma bloc

Voir page 7

- L'agrégation de liens (channel bonding) permet d'obtenir un canal Aurora en utilisant plusieurs lignes GTP.
- Le principale intérêt est l'augmentation du débit binaire du canal.
- Le principale inconvénient est la nécessité d'avoir plus de câbles coaxiaux ou fibres optiques.

Schéma bloc


Voir page 7

- L'agrégation de liens (channel bonding) permet d'obtenir un canal Aurora en utilisant plusieurs lignes GTP.
- Le principale intérêt est l'augmentation du débit binaire du canal.
- Le principale inconvénient est la nécessité d'avoir plus de câbles coaxiaux ou fibres optiques.
- Il est également nécessaire d'effectuer une procédure d'initialisation spécifique pour compenser les différences de latence entre chaque liens du canal.


Schéma bloc


Voir page 7

# AGRÉGATION DE LIENS - DIFFÉRENCE DE LATENCE



# AGRÉGATION DE LIENS - CORRECTION DE LA LATENCE






## Mode d'envoi d'une transmission multi-lignes


Les données et les caractères de contrôle sont toujours envoyés par paire et ordonnés sur les lignes de manière incrémentale. Les caractères de contrôle peuvent être envoyés sur n'importe quelle ligne.

- Les transceivers GTP sont organisés en *GTP Quad*.







- Les transceivers GTP sont organisés en *GTP Quad*.
- Un à quatre *GTP Quad* pour la gamme Artix 7.




- Les transceivers GTP sont organisés en *GTP Quad*.
- Un à quatre *GTP Quad* pour la gamme Artix 7.
- Quatres transceivers et deux PLLs (communes aux quatres transceivers) par *GTP Quad*.



- Les transceivers GTP sont organisés en *GTP Quad*.
- Un à quatre *GTP Quad* pour la gamme Artix 7.
- Quatres transceivers et deux PLLs (communes aux quatres transceivers) par *GTP Quad*.
- Deux sources d'horloge externes et d'autres sources internes.





# ORGANISATION DES TRANSCIVEURS GTP





Il y a deux modes d'organisation pour Aurora

- *La partie commune est instanciée à l'intérieur du core Aurora.*



Il y a deux modes d'organisation pour Aurora

- La *partie commune* est instanciée à l'intérieur du core Aurora.
- La *partie commune* est instanciée à l'extérieur du core Aurora.




- Dans le cas d'une application où l'on souhaite avoir 4 cores Aurora (1 ligne par core) indépendants, il faut impérativement instancier la partie commune (partagée par les cores) à l'extérieur.

- Dans le cas d'une application où l'on souhaite avoir 4 cores Aurora (1 ligne par core) indépendants, il faut impérativement instancier la partie commune (partagée par les cores) à l'extérieur.
- Dans le cas où l'on instancie la partie commune à l'intérieur, un seul core peut être utilisé (éventuellement avec plusieurs lignes).



# ORGANISATION AURORA

Sur la figure suivante, il y a quatre cores instanciés (1 transceivers par core) indépendants.



## Dérive entre les horloges

Il est important de noter qu'un core Aurora utilise une horloge utilisateur issue d'un oscillateur interne à la carte. Quant aux données reçues, celles-ci utilisent l'horloge récupérée à partir de la transmission série (CDR). Par conséquent, on se retrouve avec deux sources d'horloge différentes et donc une dérive d'horloge à compenser.

Les conséquences sont les suivantes

- L'utilisation d'un buffer élastique est nécessaire.

## Dérive entre les horloges

Il est important de noter qu'un core Aurora utilise une horloge utilisateur issue d'un oscillateur interne à la carte. Quant aux données reçues, celles-ci utilisent l'horloge récupérée à partir de la transmission série (CDR). Par conséquent, on se retrouve avec deux sources d'horloge différentes et donc une dérive d'horloge à compenser.

Les conséquences sont les suivantes

- L'utilisation d'un buffer élastique est nécessaire.
- Le lien série est non-déterministe.


## Dérive entre les horloges

Il est important de noter qu'un core Aurora utilise une horloge utilisateur issue d'un oscillateur interne à la carte. Quant aux données reçues, celles-ci utilisent l'horloge récupérée à partir de la transmission série (CDR). Par conséquent, on se retrouve avec deux sources d'horloge différentes et donc une dérive d'horloge à compenser.



Les conséquences sont les suivantes

- L'utilisation d'un buffer élastique est nécessaire.
- Le lien série est non-déterministe.
- Ce type de communication fonctionne très bien pour la plus part des applications standards, mais ne doit pas être utilisé pour des applications qui requièrent des transmissions en temps réel (déterministe).

# LATENCE VARIABLE DANS AURORA - BUFFER ÉLASTIQUE



# LATENCE VARIABLE DANS AURORA - DOMAINES D'HORLOGES




Les horloges MGTREFCLK utilisées du côté TX pour la carte A et du côté RX pour la carte B proviennent du même oscillateur MGTREFCLK de la carte A. Par conséquent, les zones violettes représentent un seul et même domaine d'horloge. De plus, les domaines d'horloge TX Serial Clock, PMA Parallel Clock (XCLK carte A), RX Serial Clock et PMA Parallel Clock (XCLK carte B) proviennent également de cette même source d'horloge.

Les horloges SYSCLK de la carte A et SYSCLK de la carte B sont deux oscillateurs différents qui se trouvent chacun sur une carte. Par conséquent, les zones vertes représentent deux domaines d'horloge différents, dont l'un se trouve sur la carte A et l'autre sur la carte B. Les domaines d'horloges PCS Parallel Clock (TXUSRCLK) et FPGA Parallel Clock (TXUSRCLK2) proviennent de l'oscillateur SYSCLK de la carte A. Quant aux domaines d'horloge PCS Parallel Clock (RXUSRCLK) et FPGA Parallel Clock (RXUSRCLK2), ils proviennent de l'oscillateur SYSCLK de la carte B.

# LATENCE VARIABLE DANS AURORA - DOMAINES D'HORLOGES

Types de latence

Voir page 47



- Le protocole Aurora fourni un mécanisme capable de compenser une dérive d'horloge pouvant atteindre  $\pm 100$  [ppm].




- Le protocole Aurora fourni un mécanisme capable de compenser une dérive d'horloge pouvant atteindre  $\pm 100$  [ppm].
- Le symbole CC sont insérés périodiquement pendant les états d'attente et entre les PDUs de canal.


- Le protocole Aurora fourni un mécanisme capable de compenser une dérive d'horloge pouvant atteindre  $\pm 100$  [ppm].
- Le symbole CC sont insérés périodiquement pendant les états d'attente et entre les PDUs de canal.
- La séquence de compensation d'horloge consiste en six paires de symboles CC.

- Le protocole Aurora fourni un mécanisme capable de compenser une dérive d'horloge pouvant atteindre  $\pm 100$  [ppm].
- Le symbole CC sont insérés périodiquement pendant les états d'attente et entre les PDUs de canal.
- La séquence de compensation d'horloge consiste en six paires de symboles CC.
- La séquence de compensation d'horloge est transmise tous les 10000 [bytes] par ligne (5000 cycles pour une ligne sur 2 [bytes] et 2500 cycles pour une ligne sur 4 [bytes]).

# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE




# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE




- On peut mesurer un timestamp au niveau de l'émetteur.

# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE




- On peut mesurer un timestamp au niveau de l'émetteur.
- Il faut garantir que les capteurs soit synchrones.

# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE



- On peut mesurer un timestamp au niveau de l'émetteur.
- Il faut garantir que les capteurs soit synchrones.
- Si on mesure un timestamp au niveau du récepteur.


# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE



- On peut mesurer un timestamp au niveau de l'émetteur.
- Il faut garantir que les capteurs soit synchrones.
- Si on mesure un timestamp au niveau du récepteur.
- Il faut garantir que la latence des transceivers soit identique, ou la compenser.




# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE



- On peut mesurer un timestamp au niveau de l'émetteur.
- Il faut garantir que les capteurs soit synchrones.
- Si on mesure un timestamp au niveau du récepteur.
- Il faut garantir que la latence des transceivers soit identique, ou la compenser.
- Il faut connaître la latence des capteurs aux transceivers.

# DANS QUELS CAS UNE LATENCE FIXE EST REQUISE



- On peut mesurer un timestamp au niveau de l'émetteur.
- Il faut garantir que les capteurs soit synchrones.
- Si on mesure un timestamp au niveau du récepteur.
- Il faut garantir que la latence des transceivers soit identique, ou la compenser.
- Il faut connaître la latence des capteurs aux transceivers.
- Si il y a une différence, compenser celle-ci en ajoutant un décalage aux timestamps.

## Initialisation 1

<i>Latence variable</i>	<i>Latence fixe (1)</i>	<i>Latence fixe (2)</i>
25	25	25
26	25	25
23	25	25

## Initialisation 2

<i>Latence variable</i>	<i>Latence fixe (1)</i>	<i>Latence fixe (2)</i>
35	35	25
33	35	25
37	35	25


## Conditions

<i>Latence variable</i>	<i>Latence fixe (1)</i>	<i>Latence fixe (2)</i>
-	Temps traitement fixe	Temps de traitement fixe
-	Fréquence d'horloges identique (source)	Fréquence d'horloges identique (source)
-	-	Phases d'horloges identique


**Latence fixe**

Voir page 43

# TYPES DE LATENCE - LATENCE VARIABLE




# TYPES DE LATENCE - LATENCE FIXE (1)




$\Delta L1 = \Delta L2$  et  $\Delta L3 = \Delta L4$  : Latence fixe au cours du temps mais variable d'une Initialisation à l'autre

## TYPES DE LATENCE - LATENCE FIXE (2)



$\Delta L1 = \Delta L2$  et  $\Delta L3 = \Delta L4$  : Latence fixe au cours du temps et invariable d'une initialisation à l'autre

# SOLUTION APPORTÉE POUR UN MANDATAIRE - CORRECTION LATENCE VARIABLE






## Optimisation des ressources matérielles


Lors d'un développement et pour optimiser l'utilisation des ressources matérielles, il est souvent utile de dimensionner correctement les FIFOs. Par conséquent, on doit être en mesure de déterminer le pire des cas de la variation de latence.

Le montage suivant est une mise en oeuvre pour effectuer ce type de mesure



# MESURE DE LA VARIATION DE LATENCE

- Je mesure comme pire latence 71 cycles d'horloge.




La fin de ma FIFO me permet de réceptionner les mots envoyés par l'émetteur, le temps que ce dernier aie reçu le message NFC (*XOFF*) et qu'il puisse bloquer la transmission. Cette marge correspond à un aller-retour en terme de cycles d'horloge.

**Native Flow Control**

Voir page 15

# MESURE DE LA VARIATION DE LATENCE

- Je mesure comme pire latence 71 cycles d'horloge.
- Je peux arrondir à 80 cycles d'horloge, pour avoir une petite marge.




La fin de ma FIFO me permet de réceptionner les mots envoyés par l'émetteur, le temps que ce dernier aie reçu le message NFC (*XOFF*) et qu'il puisse bloquer la transmission. Cette marge correspond à un aller-retour en terme de cycles d'horloge.

**Native Flow Control**

Voir page 15

# MESURE DE LA VARIATION DE LATENCE

- Je mesure comme pire latence 71 cycles d'horloge.
- Je peux arrondir à 80 cycles d'horloge, pour avoir une petite marge.
- Je place le seuil "*almost full*" de ma FIFO à  $1023 - 80 = 943$




La fin de ma FIFO me permet de réceptionner les mots envoyés par l'émetteur, le temps que ce dernier aie reçu le message NFC (*XOFF*) et qu'il puisse bloquer la transmission. Cette marge correspond à un aller-retour en terme de cycles d'horloge.

**Native Flow Control**


Voir page 15

L'histogramme (échelle logarithmique) suivant présente trois exécutions différentes.




- La latence moyenne dépend des conditions d'initialisation (reset asynchrone, phase d'init. de la PLL, état init. du buffer élastique), mais reste identique au cours du temps.

L'histogramme (échelle logarithmique) suivant présente trois exécutions différentes.




- La latence moyenne dépend des conditions d'initialisation (reset asynchrone, phase d'init. de la PLL, état init. du buffer élastique), mais reste identique au cours du temps.
- l'étalement est dû aux différents caractères (K), soit caractères de compensation d'horloge (CC) et caractères IDLE envoyés selon une séquence pseudo-aléatoire.

L'histogramme (échelle logarithmique) suivant présente trois exécutions différentes.



- La latence moyenne dépend des conditions d'initialisation (reset asynchrone, phase d'init. de la PLL, état init. du buffer élastique), mais reste identique au cours du temps.
- l'étalement est dû aux différents caractères (K), soit caractères de compensation d'horloge (CC) et caractères IDLE envoyés selon une séquence pseudo-aléatoire.
- La latence est non-déterministe.


# MESURE DE LA VARIATION DE LATENCE






# AURORA DANS LE PROJET SOMA / SCALP

- SOMA est un projet qui vise à développer une architecture cellulaire auto-organisée et distribuée.




# AURORA DANS LE PROJET SOMA / SCALP




- SOMA est un projet qui vise à développer une architecture cellulaire auto-organisée et distribuée.
- Scalp est la plateforme matérielle composée d'un grand nombre de cartes équipées d'un FPGA Zynq 7015.

# AURORA DANS LE PROJET SOMA / SCALP




- SOMA est un projet qui vise à développer une architecture cellulaire auto-organisée et distribuée.
- Scalp est la plateforme matérielle composée d'un grand nombre de cartes équipées d'un FPGA Zynq 7015.
- La communication entre les cartes s'effectue au travers d'un NoC (Network on Chip).


# AURORA DANS LE PROJET SOMA / SCALP




- SOMA est un projet qui vise à développer une architecture cellulaire auto-organisée et distribuée.
- Scalp est la plateforme matérielle composée d'un grand nombre de cartes équipées d'un FPGA Zynq 7015.
- La communication entre les cartes s'effectue au travers d'un NoC (Network on Chip).
- Le NoC (couche de routage) repose sur des liaisons point à point qui utilisent dans un premier temps le protocole Aurora.


# AURORA DANS LE PROJET SOMA / SCALP








- La couche réseau Scalp NoC utilise Aurora comme protocole pour les liaisons 2D (liens GTP).




- La couche réseau Scalp NoC utilise Aurora comme protocole pour les liaisons 2D (liens GTP).
- La couche réseau Scalp NoC utilisera un autre protocole pour les liaisons 3D (liens LVDS).





- La couche réseau Scalp NoC utilise Aurora comme protocole pour les liaisons 2D (liens GTP).
- La couche réseau Scalp NoC utilisera un autre protocole pour les liaisons 3D (liens LVDS).
- Le contrôle de flux NFC est utilisé pour bloquer le flux en cascade et éviter des dépassements de FIFO (pertes de données).


# AURORA DANS LE PROJET SOMA / SCALP



- La couche réseau Scalp NoC utilise Aurora comme protocole pour les liaisons 2D (liens GTP).
- La couche réseau Scalp NoC utilisera un autre protocole pour les liaisons 3D (liens LVDS).
- Le contrôle de flux NFC est utilisé pour bloquer le flux en cascade et éviter des dépassements de FIFO (pertes de données).
- Le contrôle de flux UFC est utilisé pour des communications prioritaires entre cartes voisines.

## AURORA DANS LE PROJET SOMA / SCALP

### Architecture Scalp / Routage



Scalp NoC	
Aurora	A définir
GTP	LVDS

## Protocoles

3	Réseau
2	Liaison
1	Physique

Modèle OSI

Pourquoi customiser une IP Aurora ?

- Avec l'IP Xilinx générée par le wizard, une IP pour chaque GTP.

Pourquoi customiser une IP Aurora ?

- Avec l'IP Xilinx générée par le wizard, une IP pour chaque GTP.
- Avoir une IP unique et configurer génériquement quel GTP doit être utilisé.

Pourquoi customiser une IP Aurora ?

- Avec l'IP Xilinx générée par le wizard, une IP pour chaque GTP.
- Avoir une IP unique et configurer génériquement quel GTP doit être utilisé.
- Lorsque l'on a une carte de développement et une carte de production qui ont des horloges de références différentes. Configuration générique sans avoir besoin de régénérer les IP.

Pourquoi customiser une IP Aurora ?

- Avec l'IP Xilinx générée par le wizard, une IP pour chaque GTP.
- Avoir une IP unique et configurer génériquement quel GTP doit être utilisé.
- Lorsque l'on a une carte de développement et une carte de production qui ont des horloges de références différentes. Configuration générique sans avoir besoin de régénérer les IP.
- Lorsque l'on veut utiliser des composants spécifiques des GTP et qui ne sont pas proposés par Xilinx. (Par ex. : PRBS).

Pourquoi customiser une IP Aurora ?

- Avec l'IP Xilinx générée par le wizard, une IP pour chaque GTP.
- Avoir une IP unique et configurer génériquement quel GTP doit être utilisé.
- Lorsque l'on a une carte de développement et une carte de production qui ont des horloges de références différentes. Configuration générique sans avoir besoin de régénérer les IP.
- Lorsque l'on veut utiliser des composants spécifiques des GTP et qui ne sont pas proposés par Xilinx. (Par ex. : PRBS).
- Lorsque l'on veut mettre en oeuvre des communications synchrones avec Aurora (recovery clock pour la partie utilisateur et bypass du buffer élastique). Par défaut, les communications Aurora sont asynchrones.




## Références [4]



## Références [4]



# CUSTOMISER UNE IP AURORA



Questions?

## Mise en oeuvre d'Aurora

---

## Configuration de la couche physique

- Choisir la largeur d'une ligne (16 ou 32 [bits]).

## Configuration de la couche physique

- Choisir la largeur d'une ligne (16 ou 32 [bits]).
- Choisir le débit d'une ligne (par ex. 2.5 [Gbps]).

## Configuration de la couche physique

- Choisir la largeur d'une ligne (16 ou 32 [bits]).
- Choisir le débit d'une ligne (par ex. 2.5 [Gbps]).
- Choisir la fréquence de l'horloge GT Refclk (voir la documentation de la carte).



## Configuration de la couche physique

- Choisir la largeur d'une ligne (16 ou 32 [bits]).
- Choisir le débit d'une ligne (par ex. 2.5 [Gbps]).
- Choisir la fréquence de l'horloge GT Refclk (voir la documentation de la carte).
- Choisir la fréquence de l'horloge d'initialisation. Celle-ci est fournie par l'utilisateur et devrait être un multiple l'horloge GT Refclk pour éviter les problèmes de timing lors de changement de domaine d'horloge.

## Configuration de la couche physique

- Choisir la largeur d'une ligne (16 ou 32 [bits]).
- Choisir le débit d'une ligne (par ex. 2.5 [Gbps]).
- Choisir la fréquence de l'horloge GT Refclk (voir la documentation de la carte).
- Choisir la fréquence de l'horloge d'initialisation. Celle-ci est fournie par l'utilisateur et devrait être un multiple l'horloge GT Refclk pour éviter les problèmes de timing lors de changement de domaine d'horloge.
- Choisir la fréquence de l'horloge DRP Clk (reconfiguration dynamique). Laisser par défaut si cette option n'est pas utilisée ou choisir la même fréquence que l'horloge d'initialisation.

## Configuration de la couche liaison

- Choisir le mode de transmission (simplex ou full-duplex).

## Configuration de la couche liaison

- Choisir le mode de transmission (simplex ou full-duplex).
- Choisir le type d'interface utilisateur (streaming ou framing).


## Configuration de la couche liaison

- Choisir le mode de transmission (simplex ou full-duplex).
- Choisir le type d'interface utilisateur (streaming ou framing).
- Choisir le type d'interface de controle de flux (aucun, UFC, NFC, UFC + NFC).

## Configuration de la couche liaison

- Choisir le mode de transmission (simplex ou full-duplex).
- Choisir le type d'interface utilisateur (streaming ou framing).
- Choisir le type d'interface de controle de flux (aucun, UFC, NFC, UFC + NFC).
- Laisser les autres options par défaut si elles ne sont pas utilisées.

# CONFIGURATION DE L'IP CORE AURORA



## Configuration des GTP

- Choisir le nombre de lignes pour le canal.




## Configuration des GTP

- Choisir le nombre de lignes pour le canal.
- Assigner les lignes aux GTP.

## Configuration des GTP

- Choisir le nombre de lignes pour le canal.
- Assigner les lignes aux GTP.
- Assigner la source d'horloge au GTP Quad.


# CONFIGURATION DE L'IP CORE AURORA



Logique partagée

- Choisir où se situe la logique partagée. A l'intérieur du core ou à l'extérieur du core.


# CONFIGURATION DE L'IP CORE AURORA



Sélection du projet d'exemple Aurora

- Sélectionner la nouvelle IP Aurora et sélectionner "Open IP Example Design...".

# CONFIGURATION DE L'IP CORE AURORA



## Projet d'exemple Aurora

- Les sources du core Aurora sont celles surlignées en rouge. Celles-ci sont déjà présentes dans votre projet.



## Projet d'exemple Aurora

- Les sources du core Aurora sont celles surlignées en rouge. Celles-ci sont déjà présentes dans votre projet.
- Copier dans votre projet les sources du "top level" et de la partie communes. Celles-ci sont surlignées en vert.

## Projet d'exemple Aurora

- Les sources du core Aurora sont celles surlignées en rouge. Celles-ci sont déjà présentes dans votre projet.
- Copier dans votre projet les sources du "top level" et de la partie communes. Celles-ci sont surlignées en vert.
- Pour finir, retourner à votre projet Vivado incluant votre IP Aurora et adaptez les sources que vous venez de copier selon vos besoins.

## Projet d'exemple Aurora

- Le code peut (doit) éventuellement être nettoyé. Notamment en enlevant les instances VIO (Virtual Input Output) et les instances ILA Core. Ceci permet de garder uniquement le minimum de code nécessaire et ainsi améliorer la lisibilité.

## Projet d'exemple Aurora

- Le code peut (doit) éventuellement être nettoyé. Notamment en enlevant les instances VIO (Virtual Input Output) et les instances ILA Core. Ceci permet de garder uniquement le minimum de code nécessaire et ainsi améliorer la lisibilité.
- Eventuellement pour plus de lisibilité, réécrire le code des sources importées from scratch.

# CONFIGURATION DE L'IP CORE AURORA

**PROJECT MANAGER - aurora\_8b10b\_sma\_channel\_if\_ax**

**Sources**

- Design Sources (1)
  - aurora\_8b10b\_sma\_channel\_if\_exdes(MAPPED) (aurora\_8b10b\_sma\_channel\_if\_exdes.vhd) (8)
  - traffic.frame\_chk\_axi\_to\_ll\_pdu; : aurora\_8b10b\_sma\_channel\_if\_axi\_to\_ll\_exdes(BEHAVORAL) (4)
  - traffic.frame\_chk\_axi\_to\_ll\_ufc; : aurora\_8b10b\_sma\_channel\_if\_axi\_to\_ll\_exdes(BEHAVORAL) (4)
  - traffic.frame\_check; : aurora\_8b10b\_sma\_channel\_if\_FRAME\_CHECK(RTL) (aurora\_8b10b\_sma\_ch
  - traffic.frame\_gen\_axi\_to\_axi\_pdu; : aurora\_8b10b\_sma\_channel\_if\_axi\_to\_axi\_exdes(BEHAVORAL) (4)
  - traffic.frame\_gen\_axi\_to\_axi\_ufc; : aurora\_8b10b\_sma\_channel\_if\_axi\_to\_axi\_exdes(BEHAVORAL) (4)
  - traffic.frame\_gen; : aurora\_8b10b\_sma\_channel\_if\_FRAME\_GEN(RTL) (aurora\_8b10b\_sma\_chan
  - aurora\_module; : aurora\_8b10b\_sma\_channel\_if\_support(STRUCTURE) (aurora\_8b10b\_sma\_ch
  - clock\_module; : aurora\_8b10b\_sma\_channel\_if\_CLOCK\_MODULE(MAPPED) (aurora\_8b10b\_sma
  - support\_reset\_logic; : aurora\_8b10b\_sma\_channel\_if\_SUPPORT\_RESET\_LOGIC(MAPPED) (aur
  - gt\_common\_support : aurora\_8b10b\_sma\_channel\_if\_gt\_common\_wrapper(STRUCTURE) (aur
  - aurora\_8b10b\_sma\_channel\_if; : aurora\_8b10b\_sma\_channel\_if (aurora\_8b10b\_sma\_chan
  - aurora\_8b10b\_sma\_channel\_if (STRUCTURE) (aurora\_8b10b\_sma\_channel\_if.vhd) (1)
  - U0 : aurora\_8b10b\_sma\_channel\_if\_core(MAPPED) (aurora\_8b10b\_sma\_channel\_if\_co
  - aurora\_8b10b\_sma\_channel\_if\_cdc\_sync\_exdes(implementation) (aurora\_8b10b\_sma\_channel\_if
- Constraints (1)
- Simulation Sources (1)

**Project Summary**

**Settings**

Project name: aurora\_8b10b\_sma\_channel\_if\_ax  
Project location: /home/jo/Documents/Hepia/Project/scalp\_fpga/vivado/aurora\_8b10b\_sma\_channel\_if\_ax  
Product family: Zynq-7000  
Project part: xc7z015clg485-1  
Top module name: aurora\_8b10b\_sma\_channel\_if\_exdes  
Target language: VHDL  
Simulator language: Mxdl

**Synthesis**

Status: Not started  
Messages: No errors or warnings  
Part: xc7z015clg485-1  
Strategy: Vivado Synthesis Defaults  
Report Strategy: Vivado Synthesis Default Reports

**Implementation**

Status: Not started  
Messages: No errors or warnings  
Part: xc7z015clg485-1  
Strategy: Vivado Implementation Defaults  
Report Strategy: Vivado Implementation Default Reports  
Incremental compile: None

**DRC Violations**

[Run Implementation](#) to see DRC results

**Timing**

[Run Implementation](#) to see timing results

**Utilization**

[Run Synthesis](#) to see utilization results

**Power**

[Run Implementation](#) to see power results

**Design Runs**

Name	Constraints	Status	WNS	TNS	WHS	THS	TPWS	Total Power	Failed Routes	LUT	FF	BRAMS	URAM	DSP	Start	Elapsed	Run Strategy	Report Strategy
synth_1	constrs_1	Not started															Vivado Synthesis Defaults (Vivado Synthesis 2018)	Vivado Synthesis Defa
impl_1	constrs_1	Not started															Vivado Implementation Defaults (Vivado Implementation 2018)	Vivado Implementation

# Références

---



J. S. C. A. D. B. F. V., D. B. and A. U.

**Self-configurable 3-d cellular adaptive platform.**

2018.



Xilinx.

***7 Series FPGAs GTP Transceivers (UG482).***

2014.



Xilinx.

***Aurora 8B/10B Protocol Specification (SP002).***

2014.



Xilinx.

***Aurora 8B/10B v11.0 LogiCORE IP Product Guide (PG046).***

2016.