1/5/21

2η Ομάδα Ασκήσεων


Συστήματα Μικροϋπολογιστών


Βαρδάκης Χριστόφορος el18883 Λυμπεράκης Γεώργιος el18881

1η ΑΣΚΗΣΗ*

Στην άσκηση αυτή, εκτελέσαμε τα τρία ερωτήματα παράλληλα. Δηλαδή το πρόγραμμα μας υπολογίζει τον επόμενο αριθμό, μετρά το πλήθος των 1 και το προσθέτει στο σύνολο, αυξάνει το πλήθος των αριθμών στο [10H, 60H] αν ανήκει στο εύρος αυτό και τέλος αποθηκεύει τον αριθμό στη μνήμη.

Το αποτέλεσμα των καταχωρητών και της μνήμης μετά την εκτέλεση του προγράμματος φαίνετε παρακάτω:





Τα αποτελέσματα είναι αναμενόμενα αφού το πλήθος των 1 είναι 1024 = 400H (αποθηκευμένο στο ζεύγος καταχβρητών BC) και το πλήθος των αριθμών στο [10H, 60H] είναι 60 – 50 + 1= 51H (αποθηκευμένο στον καταχωρητή D).

*Για την υλοποίηση της άσκησης βλ. ask1.8085

$2^{\eta} A\Sigma KH\Sigma H^{**}$

Στην άσκηση αυτή καλούμαστε να υλοποιήσουμε ένα σύστημα που διαχειρίζεται τα φώτα ενός χώρου.

Τα φώτα πρέπει να ανάβουν όταν ο διακόπτης (MSB των dip switches) ανοιγοκλείσει και να μένουν αναμμένα για 20 sec, εκτός αν επαναληφθεί το άνοιγμα και κλείσιμο του διακόπτη όπου ανανεώνεται ο χρόνος για ακόμα 20 sec.

Για την καθυστέρηση αποθηκεύουμε στον καταχωριτή D μία μεταβλητή που αρχικοποιείται στην τιμή C8H = 200 και μειώνετε κάθε 0,1 sec μέσω τεχνητής καθυστέρησης.

Το πρόγραμμα που υλοποιήσαμε λοιπόν έχει την εξής λειτουργία:


- Εάν ο διακόπτης είναι κλειστός περιμένει να ανοίξει (αν όχι εκτελεί το βήμα αυτό μόλις κλείσει)
- Όταν ανοίξει περιμένει να κλείσει για 2^η φορά.
- Όταν κλείσει για 2^η φορά ανάβει τα φώτα και ξεκινά αντίστροφη μέτρηση ελέγχοντας παράλληλα αν ο διακόπτης παραμένει κλειστός
- Αν ο διακόπτης ανοίξει όσο τα φώτα είναι αναμμένα συνεχίζει την αντίστροφη μέτρηση περιμένοντας ο διακόπτης να κλείσει.
- Αν ο διακόπτης κλείσει επαναφέρει το χρονόμετρο στα 20 sec και επαναλαμβάνει τη διαδικασία από το βήμα 3 και μετά.
- Όταν το χρονόμετρο τελειώσει, σβήνει τα φώτα ,επαναφέρει το χρονόμετρο και εκτελεί το πρόγραμμα από την αρχή.

3^η **ΑΣΚΗΣΗ*****


Στην άσκηση δημιουργούμε 3 διαφορετικά προγράμματα για τα οποία στην αναφορά θα παρουσιάσουμε αποκλειστικά μερικά ενδεικτικά παραδείγματα με στόχο την παρουσίαση της ορθότητας τους.

i. Το πρόγραμμα διαβάζει την είσοδο (μέσω των διακοπτών) και ανάλογα με το δεξιότερο σηκωμένο διακόπτη ανάβει και το αντίστοιχο LED.


Επομένως, τρία ενδεικτικά παραδείγματα λειτουργίας είναι τα παρακάτω.



Είσοδος "11111111"




Είσοδος "10010000"



Είσοδος "10100100"

^{**}Για την υλοποίηση των ερωτημάτων i ii iii βλ. αντίστοιχα στα ask3i.8085 ask3ii.8085 ask3iii.8085


Το δεύτερο πρόγραμμα με βάσει τον αριθμό που πατάμε στο πληκτρολόγιο ανάβει το συγκεκριμένο LED και όλα τα επόμενα. Επομένως, παραθέτουμε τρία ενδεικτικά παραδείγματα.



Πάτημα Πλήκτρου "1"




Πάτημα Πλήκτρου "5"



Πάτημα Πλήκτρου "8"

iii. Τέλος, στο τελευταίο πρόγραμμα πατάμε ένα πλήκτρο και εμφανίζεται στα δύο αριστερότερα 7 Segment Display.


Οπότε έχουμε τα παρακάτω παραδείγματα.



Πάτημα Πλήκτρου "1"




Πάτημα Πλήκτρου "Α"



Πάτημα Πλήκτρου "0"

$4^{\eta}_{}_{}_{\mathsf{A}\Sigma\mathsf{K}\mathsf{H}\Sigma\mathsf{H}}$



Πρώτα ορίζουμε τις ενδιάμεσες μεταβλητές όπως φαίνονται και στο παραπάνω σχήμα. Οπότε έχουμε τα παρακάτω αποτελέσματα.

$$w_0 = A_0 \oplus B_0$$

$$w_1 = A_1 \oplus B_1$$


$$w_2 = A_2 + B_2$$


$$w_3 = A_3 + B_3$$


Και άρα τα Bit εξόδου ισούνται με

$$X_0 = w_0 \oplus w_1$$
 $X_1 = w_2$
 $X_2 = w_3 + w_4$
 $X_3 = w_4$
 $X_4 = X_5 = X_6 = X_7 = 0$

Ενδεικτικά τώρα, θα παρουσιάσουμε κάποια ενδεικτικά παραδείγματα και το αποτέλεσμα το παραπάνω κώδικα ώστε να επιβεβαιώσουμε την ορθότητα του προγράμματος.







Παρατηρούμε ότι με βάσει την ανάλυση που προηγήθηκε τα αποτελέσματα συμβαδίζουν.

5^η **ΑΣΚΗΣΗ**

Στην τρέχουσα άσκηση θα παρουσιαστεί η εσωτερική οργάνωση μιας μνήμης SRAM 256x4 bit και θα εξηγηθεί μέσω δύο παραδειγμάτων ο τρόπος που πραγματοποιείται η ανάγνωση και η εγγραφή στην συγκεκριμένη μνήμη.

Αρχικά, κάθε διεύθυνση αποτελείται από $\log_2 256 = 8 \ bit = 1 \ Byte$ και το μήκος κάθε λέξης είναι **4 Bit** . Επιπρόσθετα , επιλέγουμε **4 bit** για την επιλογή της γραμμής $(A_0 - A_3)$ και της στήλης $(A_4 - A_7)$.


Επομένως, η μνήμη θα περιέχει 256 θέσεις για τα δεδομένα και θα την χωρίσουμε σε 4 υπό κομμάτια μεγέθους **1*256 bit (16X16)** το καθένα (τετράγωνα).

Για την επιλογή της γραμμής θα γίνει χρήση ενός αποκωδικοποιητή 4-16 (είσοδος A_0-A_3) ενώ για την επιλογή στήλης θα τοποθετήσουμε 4 πολυπλέκτες-αποπλέκτες (είσοδος A_4-A_7) έναν κάτω από κάθε υπό κομμάτι της μνήμης .


Για να ενεργοποιούμε το τσιπάκι μας έχουμε το σήμα $Cheap\ Select$ το οποίο ενεργοποιείται όταν λάβει το λογικό μηδέν (ανάστροφη λογική) καθώς και το σήμα $Write\ Enable\$ και RD (ομοίως σε ανάστροφη λογική) .Ειδικότερα , σε περίπτωση ανάγνωσης του περιεχομένου μια διεύθυνσης της μνήμης στο σήμα RD' στέλνεται το λογικό μηδέν και στο WE' το λογικό ένα οπότε ενεργοποιείται η δεύτερη πύλη AND που με τη σειρά της ενεργοποιεί τους κατάλληλους απομονωτές ώστε να πραγματοποιηθεί η ανάγνωση. Στην περίπτωση που θέλουμε να γράψουμε μια λέξη στη μνήμη τότε αποστέλλονται το λογικό μηδέν στο WE' και το λογικό ένα στο σήμα RD' οπότε τώρα ενεργοποιείται η πρώτη AND.

Η μνήμης μας θα έχει **4 Bit** εισόδου/εξόδου τα D_0-D_3 . Σε περίπτωση εγγραφής στα 4 αυτά bit εισάγεται η τιμή που θέλουμε να αποθηκεύσουμε στη μνήμη ενώ σε περίπτωση ανάγνωσης τα bit αυτά μας δίνουν το περιεχόμενο της διεύθυνσης που προσπελάσαμε. Τα παραπάνω σήματα δεν συνδέονται άμεσα με τους 4 πολυπλέκτες - αποπλέκτες αλλά παρεμβάλλονται ανάμεσα τους απομονωτές (Voltage Buffer) για λόγους προστασίας/απομόνωσης της πληροφορίας και οι οποίοι δέχονται σήμα Enable ώστε ανάλογα με την λειτουργία να ενεργοποιούνται οι 4 από τους 8.

Τώρα θα παρουσιαστεί η οργάνωση της μνήμης μας.



Για λόγους πληρότητας παρουσιάζουμε και το κύτταρο μνήμης SRAM το οποίο αποτελείται στην αρχή και στο τέλους του από δύο MOS τρανζίστορ τα οποία έχουν το ρόλο του διακόπτη και ο πυρήνας του κυττάρου είναι 2 αντιστροφείς οι οποίοι μανδαλώνουν -φυλακίζουν την πληροφορία 0 ή 1.



Οπότε, τώρα με δύο παραδείγματα θα εξηγηθεί αναλυτικά κάθε βήμα που λαμβάνει χώρα κατά τη λειτουργία της Μνήμης.

Αρχικά υποθέτουμε ότι με βάσει τη διεύθυνση που μας δίνει ο επεξεργαστής ενεργοποιείται το Cheap Select το όποιο είναι σε ανάστροφη μορφή και άρα γίνεται ίσο με το λογικό μηδέν ώστε να ενεργοποιηθεί το ολοκληρωμένο.

Παράδειγμα 1: Ανάγνωση το περιεχόμενο στη θέση μνήμης «01010101»

Αρχικά, θεωρούμε ότι το \overline{WE} έχει τιμή 1 και το \overline{RD} τιμή 0 ,τα οποία είναι σε ανάστροφη μορφή, και άρα ενεργοποιούνται οι 4 (δεξιοί) Buffer μέσω την δεύτερης πύλης AND . Με βάσει τα πρώτα 4 Bit της διεύθυνσης επιλέγεται η γραμμή $0101 \to 5_{10}$ μέσω του αποκωδικοποιητή ενώ με τα 4 τελευταία Bit $0101 \to 5_{10}$ επιλέγεται η σειρά που βρίσκεται η ζητούμενη προς ανάγνωση λέξη (ενεργοποιούνται τέσσερα διαφορετικά κύτταρα μνήμης ,ένα από κάθε πολυπλέκτη) ,έτσι οι πολυπλέκτες μεταφέρουν στην έξοδο τους το περιεχόμενο της όγδοης εισόδους τους η οποία και ενεργοποιήθηκε από τα Bit της διεύθυνσης εισόδου. Οπότε, τώρα στην έξοδο των πολυπλεκτών – αποπλεκτών είναι τα ζητούμενα 4 Bit $D_0 - D_3$ τα οποία είναι οι είσοδοι των Buffer – απομονωτών οι οποίοι οδηγούν το περιεχόμενο της διεύθυνσης στην έξοδο της μνήμης ,δηλαδή στα Bit $D_0 - D_3$.

Παράδειγμα 2: Εγγραφή της 4b λέξης «1010» στη θέση μνήμη «10101010»

Αρχικά, θεωρούμε ότι το \overline{WE} έχει τιμή 0 και το \overline{RD} τιμή 1 ,τα οποία είναι σε ανάστροφη μορφή, και άρα ενεργοποιούνται οι 4 (αριστεροί) Buffer μέσω την πρώτης πύλης AND .Επιπρόσθετα, στις εισόδους D_0-D_3 βρίσκεται η λέξη που επιθυμούμε να γράψουμε ,την $1010\to 10_{10}$ στην περίπτωση μας. Οπότε μέσω των απομονωτών τα 4 Bit της λέξης μεταφέρονται ένα σε κάθε είσοδο των αποπλεκτών. Με βάσει την διεύθυνση έχουμε ξανά τον υπολογισμό της γραμμής με τα πρώτα τέσσερα Bit και της σειράς με τα τέσσερα τελευταία Bit της διεύθυνσης (άρα τα 4 κύτταρα που θα γραφεί η λέξη).

Οπότε τώρα οι αποπλέκτες μεταφέρουν την είσοδο τους στην θέση που τους φανερώνει η διεύθυνση και αντικαθιστούν το περιεχόμενο των τεσσάρων κελιών με τις νέες τιμές που στο παράδειγμα μας είναι οι 1-0-1-0.

6η ΑΣΚΗΣΗ

Στην άσκηση καλούμαστε να σχεδιάσουμε ένα σύστημα μνήμης που περιλαμβάνει 8KB ROM & 4KB RAM.

Πιο συγκεκριμένα, για την υλοποίηση της ROM έχουμε στη διάθεση μας 3 ολοκληρωμένα κυκλώματα, 2*(2KB) και 1*(4KB) με τις χωρητικότητες να αναγράφονται στις παρενθέσεις.

Ενώ για την RAM μας δίνονται 2 ολοκληρωμένα κυκλώματα, τα 2*(2KB).

Οι διευθύνσεις της μνήμης αρχίζουν από την διεύθυνση 000H και θεωρούμε ότι δεν έχουμε κενά διαστήματα μεταξύ των διευθύνσεων της ROM και της RAM.

Σε πρώτη φάση, σχεδιάζουμε το εύρος των διευθύνσεων που θα εξυπηρετούνται από κάθε ολοκληρωμένο ώστε να μπορέσουμε να σχεδιάσουμε στη συνέχεια τις συνδέσεις που απαιτούνται ώστε για κάθε διεύθυνση που ζητά να προσπελάσει ο επεξεργαστής να ενεργοποιείται το κατάλληλο τμήμα της μνήμης.

Επομένως, δημιουργείται ο παρακάτω πίνακας.

<u>Απόλυτη</u>	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	$\mathbf{A_0}$	Μνήμη
Διεύθυνση																	
0000H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM1
07FFH	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	(2K)
0800H	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	ROM2
OFFFH	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	(2K)
1000H	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	ROM3
1FFFH	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	(4K)
2000H	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	SRAM1
27FFH	0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	(2K)
2800H	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	SRAM2
2FFFH	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	(2K)

Για να μπορέσουμε να προσδιορίσουμε τις εισόδους των θυρών Cheap Select για κάθε στοιχείο μνήμης θα παρατηρήσουμε από τον παραπάνω πίνακα τα Bits βάσει των οποίων είναι εφικτή η αναγνώριση κάθε φορά για το ποιο στοιχείο μνήμης πρέπει να επισκεφτούμε με βάσει την διεύθυνση. Επομένως, θα επικεντρωθούμε στα bit A_{13} , A_{12} , A_{11} .

(α) Στο πρώτο ερώτημα μας παρέχεται ένας αποκωδικοποιητής 3:8 και έστω $Y_i{}'$ η έξοδος του.

Οπότε παρατηρούμε τα παρακάτω,

1) **ROM 1**:
$$A_{13} = A_{12} = A_{11} = 0$$
 οπότε $\overline{CS_1} = \overline{Y}_0$.


2) ROM 2:
$$A_{13}=A_{12}=0$$
, $A_{11}=1$ οπότε $\overline{\it CS}_2=\overline{\it Y}_1$.

3) ROM 3:
$$A_{13}=A_{11}=0$$
, $A_{12}=1$ ή $A_{12}=A_{11}=1$, $A_{13}=0$ onóte $\overline{\textit{CS}}_3=\overline{\textit{Y}}_3*\overline{\textit{Y}}_2$.

4) RAM 1:
$$A_{11}=A_{12}=0$$
, $A_{13}=1$ οπότε $\overline{\it CS}_1=\overline{\it Y}_4$.


5) **RAM 2**:
$$A_{11} = A_{13} = 1$$
, $A_{12} = 0$ οπότε $\overline{CS_2} = \overline{Y}_5$.

Με βάσει όλα τα παραπάνω στο παρακάτω σχήμα παρουσιάζουμε το λογικό διάγραμμα της μνήμης συμπεριλαμβανομένου και των σημάτων του system bus.




(β) Τώρα θα επαναλάβουμε το ίδιο πρόβλημα με μόνη διαφορά την αντικατάσταση του αποκωδικοποιητή με οποιοδήποτε συνδυασμό λογικών πυλών επιθυμούμε.

Με βάσει την προηγούμενη ανάλυση για το τι σήματα πρέπει να οδηγούνται στην θύρα Cheap Select καθενός ολοκληρωμένου προκύπτουν οι παρακάτω 4 πύλες που θα μας δώσουν ένα ισοδύναμο αποτέλεσμα.



Τέλος, παρουσιάζουμε το νέο χάρτη μνήμης σύμφωνα με την νέα υλοποίηση μας.



$7^{\eta} A \Sigma K H \Sigma H$

Όμοια με το προηγούμενο ερώτημα έχουμε για τις εισόδους $\overline{\mathit{CS}}$ των μνημών:

<u>Απόλυτη</u>	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	$\mathbf{A_3}$	A ₂	A ₁	A_0	Μνήμη
<u>Διεύθυνση</u>																	
0000H	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM
0000H	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	
1000H	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	ROM
1000H	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	
2000H	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM
2FFFH	0	0	1	0	0	1	1	1	1	1	1	1	1	1	1	1	
3000H	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	RAM1
3FFFH	0	0	1	1	0	1	1	1	1	1	1	1	1	1	1	1	(4K)
4000H	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RAM2
4FFFH	0	1	0	0	0	1	1	1	1	1	1	1	1	1	1	1	(4K)
5000H	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0	0	RAM3
5FFFH	0	1	0	1	0	1	1	1	1	1	1	1	1	1	1	1	(4K)
6000H	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	ROM
6FFFH	0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	

2) RAM 1:
$$A_{13}=A_{12}=1$$
 , $A_{14}=0$ οπότε $\overline{\it CS}=\overline{\it Y}_3$.

3) RAM 2:
$$A_{13}=A_{12}=0$$
, $A_{14}=1$ οπότε $\overline{\it CS}=\overline{\it Y}_4$.

4) RAM 3:
$$A_{12}=A_{14}=1$$
, $A_{13}=0$ οπότε $\overline{\it CS}=\overline{\it Y}_5$.

Για την πύλη εισόδου, επειδή η τιμή 70Η αντιστοιχεί στην τιμή 0111000001110000 ενεργοποιεί την έξοδο \overline{Y}_7 , άρα δεν μπορούμε να τη χρησιμοποιήσουμε για την θύρα εξόδου (7000Η). Έτσι χρησιμοποιούμε την \overline{Y}_7 για την θύρα εισόδου, ενώ για την θύρα εξόδου χρησιμποιούμε μία πύλη and 16 εισόδων, στην οποία δίνουμε αντεστραμένες τις A_{12} A_{13} A_{14} και κανονικά όλες τις υπόλοιπες πύλες.

Έτσι έχουμε το λογικό διάγραμμα:

