# Segment 2

#### **TP3: FSM**

# **Objectif**

L'objectif de cet TP est faire clignoter une LED en utilisant un compteur de temporisation. Un compteur de temporisation permet de compter le nombre de coup d'horloge nécessaire pour attendre un temps voulu. En connaissant la fréquence de l'horloge il est possible de déterminer combien de périodes d'horloge il faut compter pour attendre 3 secondes par exemple.


### Questions

1. Dans un fichier .vhd, créez un module Counter\_unit à partir du compteur du TP1. Le module prendra en entrée un signal d'horloge et de resetn, et donnera en sortie le signal end\_counter. Utilisez un paramètre generic() pour définir le nombre de coup d'horloge à compter. Le code de Counter unit ne sera plus modifié ensuite.

```
library ieee;
                                                 use ieee.std_logic_1164.all;
                                                 use ieee.std_logic_unsigned.all;
                                                 use ieee.numeric_std.all;
                                                mentity counter unit is
                                                generic (
                                                           max_count : integer :=10;
                                                           nb_bit : integer := 4
                                                           ):
                                                          clk : in std_logic;
resetn : in std_logic;
                                           14
                                                          end_counter : out std logic
                                                end counter unit;
                                           18
19
20
                                               marchitecture behavioral of counter_unit is
                                                       signal Q : std logic vector((nb bit-1) downto 0);
                                                       signal end_count : std_logic;
                                           23
24
                                               ⊟begin
                                                            -Partie sequentielle
                                                          process (clk, resetn)
                                           27
28
29
                                                               if (resetn = '1') then
Q <=(others => '0');
                                                               elsif(rising_edge(clk)) then
                                                                  Q <= Q+ 1;
if(end_count= '1') then
                                           34
                                                                Q <=(others => '0');
                                                               end if:
                                                               end if:
                                           39
     Counter_unit
                                           40
                                                          end process;
                                                        --Partie combinatoire
end_count <= '1' when (Q =(max_count)-1)
else '0';
                                           43
clk
           end counter
                                           44
resetn
                                                      end_counter <= end_count;
```

Dans ce module Counter\_unit, nous avons utilisé un paramètre générique max\_count pour définir le nombre à compter. Le compteur counter\_unit est une valeur non signée de 4 bits qui compte jusqu'à max\_count - 1. Lorsque le compteur atteint max\_count - 1, le signal end\_counter est mis à '1' pour indiquer que le comptage est terminé.

2. En schéma RTL, créez un compteur du signal *end\_counter*. Ce compteur doit permettre de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur doit pouvoir être remis à 0, maintenir sa valeur actuelle ou s'incrémenter.



Le passage à 1 d'end\_counter 2 avec le paramètre générique permet de définir le temps des états des leds(allumé/éteint). Le nombre de cycles allumé/éteint dans notre tp est de 6. On a trois étapes ou cycle d'allumer et trois d'états d'éteints.


3. Ecrivez un code VHDL décrivant ce compteur de cycle, vous utiliserez le module Counter unit.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std logic arith;
entity tp fsm is
    generic (
      max count : integer :=4;
       nb bit : integer := 3;
       nbre cycle : positive :=6 --cycle de clignotement allumé et éteint
    ) :
    port (
                  : in std_logic;
: in std logic;
        clk
        resetn
        --a completer
        --restart
                     : in std_logic;
        end counter2 : out std_logic;
        led_out_R : out std_logic;
led out B : out std_logic;
        led out V : out std logic
end tp fsm;
architecture behavioral of tp_fsm is
    signal raz : std_logic;
    signal end_count : std_logic;
    signal end count2 : positive :=0;
 --Declaration de l'entite a tester
   component counter unit
   generic (
         max count : integer :=4;
         nb_bit : integer := 3
         );
        port (
            clk
                          : in std logic;
            resetn
                          : in std logic;
```

```
end_counter : out std logic
          );
  end component;
     begin
 compteur : counter_unit
 generic map (
          \max count =>4,
          nb \overline{b}it => 3
 port map (
             clk => clk,
             resetn=>resetn,
             end counter => end count
     -- Process séquentielle
         process (clk, resetn)
         begin
        if (resetn='1') then
             end count2<= 0;
             -- current_state <= idle;
             elsif(rising edge(clk)) then
                   if(raz='0') then
                         if (end_count='1') then
                        end_count2<=end_count2 +1;
                           elsif(end_count='0') then
                       end_count2<=end_count2;
                         end if;
                     else end count2<=0;</pre>
                  --current_state <= next_state;
                  end if;
         end if;
                  --a completer avec votre compteur de cycles
         raz <= '1' when (end_count2 = ((nbre_cycle)-1) and end_count = '1')
               else '0';
         end counter2 <= raz;</pre>
       end process;
end behavioral;
```


4. Tester votre architecture avec un testbench.

```
library ieee;
  use ieee.std logic 1164.all;
 pentity tb_tp_fsm is
 end tb_tp_fsm;
 parchitecture behavioral of tb_tp_fsm is
       signal resetn : std_logic := '0';
signal clk : std_logic := '0';
        -a completer
       signal end_count2 : positive :=0;
signal end_counter2 : std_logic:='0';
      signal end_counter2 : std_logic:='0';
-- Les constantes suivantes permette de definir la frequence de l'horloge
constant hp : time := 5 ns; --demi periode de 5ns
constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
constant nbre_cycle : positive := 6;
constant max_count : integer := 4;
constant nb_bit : integer := 3;
       component tp_fsm
           port (
               clk
               clk : in std_logic;
resetn : in std_logic;
--a completer
                end_counter2 : out std_logic
       end component;
       begin
       dut: tp_fsm
          port map (
    clk => clk,
    resetn => resetn,
                --a completer
               end_counter2 => end_counter2
       --Simulation du signal d'horloge en continue
       process
       --Simulation du signal d'horloge en continue
       begin
              wait for hp;
              clk <= not clk;
       end process;
       process
       begin
              resetn <= '1';
              wait for period*1;
              resetn <= '0';
                assert end_counter2='0'
                     report "end counter2 : test failed";
                wait for period*2;
                     --a completer
              wait for period*nbre_cycle*max_count;
              assert end counter2='1'
              report "end counter2 : test failed";
              wait;
       end process;
end behavioral;
```



On remarque que le comportement du compteur permet de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur est ensuite remis à 0, pour maintenir sa valeur actuelle ou s'incrémenter. On compte 6 fronts montant d'end\_counter et end\_count2. End couter2 est alors à 1, puis remise à 0 pour un nouveau cycle.

5. Créez en RTL une machine à états (FSM) permettant de faire clignoter une LED RGB en rouge puis bleu et enfin en vert avant de recommencer le cycle (rouge, bleu, vert, ...). Dans chaque état la LED devra clignoter 3 fois. De plus, si le bouton restart est appuyé, on retourne dans l'état initial quel que soit l'état dans lequel on se situe. L'état initial est l'état dans lequel on se situe au démarrage, on passe à l'état rouge après 3 clignotements de la LED en blanc (rouge, vert et bleu actifs en même temps).



6. Listez les signaux d'entrée, de sortie et les signaux internes de votre architecture.

Les signaux d'entrées

-Clk: l'horloge

-Resetn: le reset

-Restart : la remise à l'état initial de notre FSM

Les signaux de sorties

-end\_counter2 : Sortie du compteur

-Led out : Leds RGB

Les signaux internes

current state : état dans lequel se trouve la led actuellement


-next state : état dans lequel va se trouver la led au prochain coup d'horloge

-s led out : signal interne pour led out RGB

-state led : état de la led.

On garde tous les signaux internes déclarer pour le compteur unit et la remise à zéro.

# 7. Ajoutez à votre code VHDL les éléments que vous venez de créer.



Pour les sortie de leds en RGB, un mux est utilisé dans la fsm(current\_state ) avec le state\_led pour chaque couleur

Le schéma de l'ensemble, les signaux clock et resten sont reliés entre eux. Les points rouges sont les points de connexions du même signal. Sur ce schéma RTL, nous rajoutons à la FSM qui gère les états (state1, stade2, state3, et idle) de la led, le module du compteur, des opérateurs logiques et le restart pour un bon fonctionnement. Pour gérer le clignotement de la led(éteint/allumé), un opérateur modulo et un diviseur 2 est utilisé. En sortie d'end\_count2, nous avons 0 pour le pair ou 1 pour les impairs. Les leds sont allumées sur les impairs (state\_led). La FSM vient ensuite gérer les états : initial, led rouge, led bleue et led verte. Le compteur changerait d'état après 6 cycles au front montant.

```
library ieee;
     use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
     use ieee.std_logic_arith;
    mentity tp fsm is
    generic (
               max_count : integer :=200000000;
            nb_bit : integer := 28;
max_count : integer := 4;
nb_bit : integer := 3;
             nbre_cycle : positive :=6 --cycle de clignotement allumé et éteint
              clk : in std_logic;
resetn : in std_logic;
              clk
             : in std.
                            : in std_logic;
              end counter2 : out std logic;
              led_out_R : out std_logic;
led_out_B : out std_logic;
              led_out_V : out std_logic
          );
    end tp_fsm;
24
    parchitecture behavioral of tp_fsm is
28
          type state is (idle, state1, state2, state3); -- a modifier avec vos etats
          signal current state : state; --etat dans lequel on se trouve actuellement
                                             --etat dans lequel on passera au prochain coup d'horloge
          signal next_state : state;
          signal s led_out B : std_logic; -- signal de sortie de LED RGB
signal s_led_out_V : std_logic;
34
          signal s_led_out_R : std_logic;
                                                       -- signal de remise à zéro
-- signal de sortie de counter_unit
5:=0; -- signal de sortie de counter2
          signal raz : std logic; -- sig
signal end_count : std_logic; -- sig
signal end_count2 : integer range 0 to 5:=0;
39
          signal state_led: std_logic;
                                                                  -- signal de'état de led
40
41
       --Declaration de l'entite a tester counter_unit
42
         component counter_unit
43
         generic (
44
                 max count : integer :=200000000;
                  nb bit : integer := 28
46
                 max_count : integer :=4;
47
            nb_bit : integer := 3
48
               );
               port (
49
                                 : in std_logic;
: in std_logic;
                  clk
                  resetn
                  end_counter : out std_logic
               );
54
      end component;
          begin
59
60
     compteur : counter_unit
61
     generic map (
                max_count =>200000000,
62
                 nb_bit => 28
63
64
               max count =>4,
65
             nb bit => 3
66
67
    port map (
                  clk => clk.
                  resetn=>resetn,
69
                   end counter => end count
           -- Process séquentielle du clk, resetn, restart
 74
               process (clk, resetn, restart)
 76
               begin
 78
           if (resetn='1' or restart='1') then
                   end_count2<= 0;
                    current_state <= idle;
 81
           elsif(rising_edge(clk)) then
 83
                    current_state <= next_state;</pre>
                    if(raz='0') then
```

```
if(raz='0') then
                               if (end count='1') then
 86
                                end_count2<=end_count2 +1;
elsif(end_count='0') then
 87
 89
                                    end_count2<=end_count2;
 90
                                end if;
 91
 92
                                 end_count2<=0;
 93
                           end if;
 94
95
                 end if:
 96
 97
       end process;
 98
 99
                          --Partie combinatoire a completer avec votre compteur de cycles
101
                          --remise à zero à la fin du compteur de cycles
                raz <= '1' when (end_count2 = ((nbre_cycle)-1) and end_count = '1')
else '0';
104
                  end counter2 <= raz;
106
              -- Vérification de l'état de end_counter2 pour determine si la led doit etre 'on' or 'off' state_led <= '0' when( end_count2 mod 2 = 0 )else '1';
108
109
      process (current state, restart, state led, end counter2) -- a completer avec les signaux
       current_state, restart, state_led, end_counter2
113
114
115
                     --signaux pilotes par la fsm les signaux sont affectés dans les différentes cas
116
117
                    case current_state is
  when idle =>
118
119
                       s_led_out_R<=state_led;
120
                       s_led_out_B<=state_led;
                      s_led_out_V<=state_led;
if restart='0' then</pre>
121
122
124
                             if (end_counter2='1') then
                                next_state <= state1;
126
127
128
                                next_state <= idle;
                                                                     --prochain etat
                                end if;
                          next state<=idle;</pre>
134
                              end if;
135
136
                        when state1 =>
                      s_led_out_R<=state_led;
s_led_out_B<='0';
s_led_out_V<='0';
if_restart='0' then
138
139
140
141
142
                                if(end_counter2='1') then
143
                                next_state <= state2;</pre>
                                                                          --prochain etat
144
145
                                else
147
                               next_state <= state1;
148
149
                               end if;
151
                           next_state <= idle;
152
153
                           end if;
154
                       when state2 =>
156
                           s_led_out_R<='0';
157
158
                           s_led_out_B<=state_led;
                      s_led_out_V<='0';
if restart='0' then
159
160
                             if (end counter2='1') then
161
162
                              next_state <= state3;</pre>
                                                                              --prochain etat
164
165
166
                               next_state <= current_state;</pre>
167
                                end if;
                             else
                           next_state <= idle;</pre>
                           end if;
```

```
when state3 =>
                         s_led_out_R<='0';
174
                          s_led_out_B<='0';
                      s_led_out_V<=state_led;
if restart='0' then</pre>
176
178
                                 if (end counter2='1') then
179
                               next_state <= state1;</pre>
                                                                              --prochain etat
                               next_state <= current_state;
                               end if;
184
                               else
                          next_state <= idle;
                          end if:
189
                          --signaux pilotes par la fsm
190
                         when others =>
191
                        next state <= idle;
193
194
196
197
       end process;
       --Partie combinatoire a completer avec les leds affectations de signaux
       led_out_R<=s_led_out_R;
led_out_B<=s_led_out_B;</pre>
199
        led_out_V<=s_led_out_V;</pre>
      end behavioral:
```

8. Ecrivez un testbench pour tester votre architecture. Vérifiez à la simulation que vous obtenez le résultat attendu.

```
208
       library ieee;
       use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
209
       use ieee.std_logic_arith;
214
     pentity tb_tp_fsm is
215
     end tb_tp_fsm;
216
217
     parchitecture behavioral of tb_tp_fsm is
218
219
             --signaux de clk, resetn et restart
            signal resetn : std_logic := '0';
signal clk : std_logic := '0';
                                         : std_logic := '0';
            signal restart
224
            --Signaux de sorties
            signal end_count2 : integer range 0 to 5:=0;
signal end_counter2 : std_logic:='0';
225
226
            signal s_led_out_B : std_logic;
signal s_led_out_V : std_logic;
signal s_led_out_R : std_logic;
228
229
            -- Les constantes suivantes permette de definir la frequence de l'horloge
            233
    constant nbre_cycle: positive:= 6;

constant max_count: integer:=200000000;

constant max_count: integer:= 28;

constant max_count: integer:= 4;

constant nb_bit: integer:= 3;
234
236
238
239
240
             --Déclaration du composant fsm
241
             component tp_fsm
242
                 port (
                     clk
                                : in std_logic;
: in std_logic;
: in std_logic;
243
244
                      resetn
245
                      restart
246
                      --a completer
247
                      end_counter2 : out std_logic;
                       led_out_V: out std_logic;
led_out_R: out std_logic;
248
249
                       led_out_B: out std_logic
                  );
            end component;
```

```
254
            begin
            dut: tp fsm
256
                port map (
                    clk => clk,
                    resetn => resetn,
restart => restart,
 259
                     --a completer
 261
                    end counter2 => end counter2,
                    led_out_B => s_led_out_B ,
led_out_V => s_led_out_V ,
 262
 263
 264
                     led_out_R => s_led_out_R
 265
 266
            --Simulation du signal d'horloge en continue
            process
 269
            begin
                 wait for hp;
 272
                clk <= not clk;
273
274
275
276
            end process;
             --Simulation du signal restn en continue avec affichage de end counter2 qui fonctionne après
             le nombre de cycle
            process
            begin
279
                resetn <= '1';
                --wait for hp;
                wait for period*1;
                resetn <= '0';
284
                assert end counter2='0'
                   report "end_counter2 : test failed";
286
                wait for period*2;
287
                     --a completer
               wait for period*nbre_cycle*max_count;
assert end_counter2='1'
288
290
                report "end_counter2 : test failed";
291
                wait;
292
           end process;
293
       --simulation de leds et clignotement
294
     process
295
296
          begin
          wait for period*1;
297
       -- Restart
298
          restart <= '1';
           wait for 40 ns;
restart <= '0';</pre>
299
           wait for period*nbre_cycle*max_count;
            -- Verifions l'état initial idle (LED blanche)
           assert (s_led_out_R = '1' and s_led_out_V = '1' and s_led_out_B = '1')
report "Initial state mismatch" severity error;
304
306
            -- Wait for 3 clignotements en blanc (INITIAL state : idle)
           wait for period*nbre_cycle*max_count;
            -- Verifions RED state1
           assert (s_led_out_R = '1' and s_led_out_V = '0' and s_led_out B = '0')
             report "RED state mismatch" severity error;
313
314
            -- Wait for 3 clignotements en rouge (RED state)
315
316
           wait for period*nbre_cycle*max_count;
            -- Verifions BLUE state2
           assert (s_led_out_R = '0' and s_led_out_V = '0' and s_led_out_B = '1')
318
 319
             report "BLUE state mismatch" severity error;
            -- Wait for 3 clignotements en bleu (BLUE state)
           wait for period*nbre_cycle*max_count;
           -- Verifions GREEN state3

assert (s_led_out_R = '0' and s_led_out_V = '1' and s_led_out_B = '0')

report "GREEN state mismatch" severity error;
 324
 326
 328
            -- Wait for 3 clignotements en vert (GREEN state)
           wait for period*nbre_cycle*max_count;
        -- Pour finir la simulation
       end process;
334
      end behavioral;
```

Le RTL de l'ensemble

Les résultats de simulations sur le chronogramme montrent que cela fonctionne bien.




9. Exécutez la synthèse et relevez les ressources utilisées (y compris la FSM). Sur la schématique, identifiez où se situe votre compteur de cycle.

Nous retrouvons dans la synthèse les états de nos leds. Ils sont stockés dans un registre de 2 bits.

INFO: [Synth 8-802] inferred FSM for state register 'current_state_reg' in module 'tp_fsm'							
State		New Encoding	Previous Encoding				
	idle	00	00				
	state1	01	01				
	state2	10	10				
	state3	11	11				

La description du RTL dans la synthèse.





Tous les ressources sont répertoriées ci-dessus. Pour un générique de 4, on a 7 registres (deux pour la machine d'état, 3 pour le counter2 et 2 pour le counter\_unit).

Lorsque le générique est de 20000000, on adonc 33 registres (deux pour la machine d'état, 3 pour le counter2 et 28 pour le counter unit).

Start RTL Compone	Start RTL Component Statistics				
				Cell	Count
Detailed RTL Component Info :				+	-++
+Adders :			1	BUFG	1
2 Input	3 Bit	Adders := 1	2	CARRY4	7
+Registers :			3	LUT2	33
İ	3 Bit	Registers := 1	4	LUT3	2
+Muxes :			15	LUT4	7
2 Input	3 Bit	Muxes := 1	16	LUT5	2
4 Input	2 Bit	Muxes := 1	17	LUT6	3
2 Input	2 Bit	Muxes := 6	18	FDCE	33
2 Input	1 Bit	Muxes := 2	19	IBUF	3
4 Input	1 Bit	Muxes := 4	10	OBUF	4
1			+	-+	-++

Dans la synthèse : voici le compteur de cycle. On retrouve autour de lui, les registres qui gère le clignotement et la FSM.





10. Modifiez le fichier de contraintes pour connecter vos entrées / sorties du système avec les broches de la carte. Réglez l'horloge pour que sa fréquence soit à 100MHz.

```
## This file is a general .xdc for the Cora 27-075 Rev. B

## To use it in a project:

## To use it in a project:

## - rename the lines corresponding to used pins

## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## PL System Clock

set_property -dict (PACKAGE_PIN H16 IOSTANDARD LVCMO833) [get_ports clk]

create_clock -period 10.000 -name sys_clk_pin -waveform (0.000 5.000) -add [get_ports clk]

## REB LEDS

| Set_property -dict (PACKAGE_PIN L15 IOSTANDARD LVCMO833) [get_ports {led_out_R}]

| set_property -dict {PACKAGE_PIN GI7 IOSTANDARD LVCMO833} [get_ports (led_out_R)]

| set_property -dict {PACKAGE_PIN GI7 IOSTANDARD LVCMO833} [get_ports (led_out_PI)]

## ## Set_property -dict {PACKAGE_PIN GI4 IOSTANDARD LVCMO833} [get_ports { ledi_b }]; #IO_035 Sch=ledi_b

| set_property -dict { PACKAGE_PIN L14 IOSTANDARD LVCMO833 } [get_ports { ledi_b }]; #IO_035 Sch=ledi_c

## ## Suttons

| set_property -dict { PACKAGE_PIN M15 IOSTANDARD LVCMO833 } [get_ports { ledi_r }]; #IO_L23N_T3_35 Sch=ledi_r

| set_property -dict { PACKAGE_PIN D10 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #IO_L4N_T0_35 Sch=btn[0]

| set_property -dict { PACKAGE_PIN D20 IOSTANDARD LVCMO833 } [get_ports { resetn }]; #I
```

La fréquence est réglée à 100MHZ. La schématique est représentée ci-dessous.

11. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).

#### Le Clock



On vérifie bien que la période est à 10ns et la fréquence est de 100MHz

Les valeurs dans le THS et TNS sont à 0, il n'y a pas de violation du set up et du hold. Pas de métastabilité.



# Le chemin critique est :

Max Delay Paths

.....

Slack (MET): 25.927ns (required time - arrival time)

Source: dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/state\_reg[0]/C

(rising edge-triggered cell FDRE clocked by dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIES7\_BSCAN.bscan\_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})

Destination:

dbg hub/inst/BSCANID.u xsdbm id/SWITCH N EXT BSCAN.bscan switch/portno temp reg[3]/D

(rising edge-triggered cell FDRE clocked by dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIES7\_BSCAN.bscan\_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})





### 12. Générez le bitstream pour vérifier le système sur carte.

Les signaux leds\_out, et current\_state sont observés dans le trigger. Hw\_ila\_1

Pour rappel, la principale fonction d'une ILA est de surveiller et d'analyser les signaux numériques à l'intérieur d'un circuit intégré ou d'un FPGA (Field-Programmable Gate Array). Elle permet de détecter les erreurs, de valider le fonctionnement des circuits et de comprendre le comportement des signaux lors de l'exécution d'un programme ou d'une séquence d'opérations.

Nous démarrons l'enregistrement de l'ILA sur le front montant et descendant du port de sortie du current\_state. On procède à un changement de valeur sur le signal de déclenchement entraînera l'ILA pour commencer à enregistrer les signaux sondés (Led\_out RGB). Ceci est fait dans le déclencheur (trigger setup).





Nous voyons la ligne verticale rouge (marqueur) sur le front montant de notre signal de déclenchement (port trigger de led), et il est en position 512. Nous pouvons également vérifier que le signal compte se comporte correctement et change de couleur suivant les changements d'état.



Lorsque que le bouton restart est appuyé, on retourne dans l'état initial quel que soit l'état dans lequel on se situe.

