Segment 2

TP2: Compteur de temporisation

Objectif

L'objectif de cet TP est faire clignoter une LED en utilisant un compteur de temporisation. Un compteur de temporisation permet de compter le nombre de coup d'horloge nécessaire pour attendre un temps voulu. En connaissant la fréquence de l'horloge il est possible de déterminer combien de périodes d'horloge il faut compter pour attendre 3 secondes par exemple.

Questions

1. L'horloge du système est fixée à 100MHz. Combien de période faut-il compter pour attendre 2 secondes ? Combien de bits faut-il au minimum pour représenter cette valeur ?

F=100MHz.

Soit T la période, T=1/F=10ns


Pour atteindre 2 secondes, il faut :

 $Nbp=2s/10ns=2*10^8$


Le nombre de période est donc 2*108 et le bits minimum pour représenter cette valeur est de 28.

2. Dessinez le schéma RTL de ce compteur. Si le compteur atteint la valeur calculée précédemment, un signal *end_counter* passe à 1, sinon *end_counter* vaut 0. N'oubliez pas de mettre sur chaque signal son nombre de bits. Commencez par réaliser une boucle d'incrémentation : +1 à chaque coup d'horloge.

Pour ce faire, nous utilisons les éléments étudiés en cours à savoir, un registre flip flop, un multiplieur et une boucle d'incrémentation.



3. Ajoutez une condition pour que le compteur soit remis à 0 lorsqu'il a atteint la valeur souhaitée



4. Listez les signaux d'entrée, de sortie et les signaux internes de votre architecture.

```
Entrée
clk : in std_logic;
resetn
Sortie
end counter
```

5. Ecrivez à présent le compteur en VHDL en suivant le schéma RTL, faites attention de bien faire correspondre les noms des signaux de votre code VHDL avec ceux de votre schéma RTL.

```
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
use ieee.numeric std.all;
entity counter unit is
  port (
              clk
                                    : in std logic;
                      : in std logic;
     resetn
                : in std logic;
    -- restart
                      : out std logic
     end counter
   );
end counter unit;
architecture behavioral of counter unit is
```

```
--Declaration des signaux internes
  constant cte : positive := 20;
  signal Q: std logic vector(27 downto 0);
 signal end count: std logic;
begin
              --Partie sequentielle
              process(clk,resetn)
              begin
                      if(resetn = '1') then
                             <=(others=>'0');
                      elsif(rising edge(clk)) then
                     if(end count='1') then
                      -- if(end count= '1'or restart='1') then
                      Q
                             <=(others=>'0');
                      else
                        Q \le Q + std \ logic \ vector(to \ signed(1,28));
                      end if;
                      end if;
              end process;
              --Partie combinatoire
        end count \leq 1 when Q = std \ logic \ vector(to \ unsigned(cte-1, 28))
          else '0';
  end counter <= end count;</pre>
end behavioral;
   6. Ecrivez un fichier de testbench pour tester votre design.
       library ieee;
       use ieee.std logic 1164.all;
       use ieee.std logic unsigned.all;
       use ieee.numeric std.all;
       entity tb counter is
       end tb counter;
```

```
architecture behavioral of tb counter is
  signal resetn : std logic := '0';
  signal clk : std logic := '0';
 -- signal restart : std logic := '0';
  signal end counter: std logic;
  -- Les constantes suivantes permette de definir la frequence de l'horloge
  constant hp: time := 5 ns; --demi periode de 5ns
  constant period: time: = 2*hp; --periode de 10ns, soit une frequence de 100Hz
  --Declaration de l'entite a tester
 component counter unit
    port (
       clk
             : in std logic;
       resetn : in std logic;
     -- restart : in std logic;
       end counter : out std logic
end component;
  begin
  --Affectation des signaux du testbench avec ceux de l'entite a tester
  uut: counter unit
    port map (
       clk => clk,
       resetn=>resetn,
     -- restart=>restart,
       end counter => end counter
    );
  --Simulation du signal d'horloge en continue
  process
  begin
    wait for hp;
    clk \le not \ clk;
  end process;
  process
  begin
    -- TESTS A EFFECTUER
    resetn <= '1';
```

```
wait for 10ns;
resetn <= '0';
--
wait for 300 ns;
end process;
end behavioral:</pre>
```

7. Lancez une simulation. Que devez-vous observez sur votre chronogramme pour vérifier que votre design est valide ?






On vérifie bien que le compteur compte. Et est mise à zéro lorsque sa valeur est éteinte.

8. Associez une LED avec le signal de teste d'arrêt du compteur. Pour cela, il faudra ajouter une sortie et la relier à une broche d'une LED dans le fichier de contrainte (.xdc). La LED sera alors allumée pendant seulement un coup d'horloge.

```
6  # PL System Clock
7  set_property -dict (PACKAGE_PIN H16 IOSTANDARD LVCMOS33) [get_ports clk]
8  create_clock -period 10.000 -name sys_clk_pin -waveform {0.000 5.000} -add [get_ports clk]
9
9  # RGB LEDs
1  set_property -dict {PACKAGE_PIN L15 IOSTANDARD LVCMOS33} [get_ports led0_b]
2  # set_property -dict {PACKAGE_PIN G17 IOSTANDARD LVCMOS33} [get_ports { end_counter }]; #IO_L16P_T2_35 Sch=led0_g
3  # set_property -dict { PACKAGE_PIN M15 IOSTANDARD LVCMOS33} [get_ports { led0_r }]; #IO_L21P_T3_DQS_AD14P_35 Sch=led0_r
4  set_property -dict {PACKAGE_PIN G14 IOSTANDARD LVCMOS33} [get_ports end_counter]
5  # set_property -dict {PACKAGE_PIN M15 IOSTANDARD LVCMOS33} [get_ports { led1_g }]; #IO_L22P_T3_AD7P_35 Sch=led1_g
4  # set_property -dict {PACKAGE_PIN M15 IOSTANDARD LVCMOS33} [get_ports { led1_r }]; #IO_L23N_T3_35 Sch=led1_r
7
7
8  # Buttons
9  set_property -dict {PACKAGE_PIN D20 IOSTANDARD LVCMOS33} [get_ports resetn]
0  set_property -dict {PACKAGE_PIN D19 IOSTANDARD LVCMOS33} [get_ports resetn]
```

9. Modifiez le schéma RTL du compteur pour ajouter une remise à 0 lorsqu'un signal restart est à 1.



```
Ajoutez la logique nécessaire pour que la LED clignote telle que : allumée 2s, éteinte 2s.
library ieee;
use ieee.std logic 1164.all;
use ieee.std logic unsigned.all;
use ieee.numeric std.all;
entity tb counter is
end tb counter;
architecture behavioral of tb counter is
  signal resetn : std logic := '0';
  signal clk : std logic := '0';
 signal restart : std logic := '0';
  signal end counter: std logic;
  -- Les constantes suivantes permette de definir la frequence de l'horloge
  constant hp: time := 5 ns; --demi periode de 5ns
  constant period: time: = 2*hp; --periode de 10ns, soit une frequence de 100Hz
  --Declaration de l'entite a tester
  component counter unit
    port (
       clk: in std logic;
       resetn : in std logic;
      restart : in std logic;
       end counter : out std logic
     );
end component;
  begin
```


```
--Affectation des signaux du testbench avec ceux de l'entite à tester
  uut: counter unit
       port map (
       clk => clk,
       resetn=>resetn,
       restart=>restart,
       end counter => end counter
    );
  --Simulation du signal d'horloge en continue
  process
  begin
    wait for hp;
    clk \le not \ clk;
  end process;
  process
  begin
    -- TESTS A EFFECTUER
    resetn <= '1';
    wait for 10ns;
    resetn <= '0';
wait for 300 ns;
  end process;
end behavioral:
   10. Faites les mises à jour nécessaires sur le code VHDL pour correspondre au nouveau
       schéma. Le signal restart sera une entrée du design.
library ieee;
use ieee.std_logic_1164.all;
```

```
use ieee.std logic unsigned.all;
use ieee.numeric std.all;
entity counter unit is
  port (
              clk
                                    : in std logic;
                     : in std logic;
    resetn
            : in std logic;
    restart
    end counter
                    : out std logic
end counter unit;
architecture behavioral of counter unit is
       --Declaration des signaux internes
  constant cte : positive := 20;
  signal Q: std logic vector(27 downto 0);
 signal end count: std logic;
begin
              --Partie sequentielle
              process(clk,resetn)
              begin
                     if(resetn = '1') then
                     Q
                             <=(others=>'0');
                     elsif(rising edge(clk)) then
                     if(end count='1'or restart='1') then
                          <=(others=>'0');
                      Q
                      else
                       Q \le Q + std \ logic \ vector(to \ signed(1,28));
                     end if;
```

```
end if;
end process;
--Partie combinatoire
end_count <= '1' when Q = std_logic_vector( to_unsigned(cte-1, 28) )
else '0';
end_counter <= end_count;
end behavioral;</pre>
```


- 11. Associez la nouvelle entrée restart à un bouton.
- 12. Mettez à jour votre testbench puis vérifier votre design avec une simulation. Quels sont les signaux que vous devez observer ?

Clk, led, end couteur, restart, resetn



Les chronogrammes suivent bien le résultat attendu. On observe bien l'allumage de la led passe à un (allumé) lorsque end_counter passe à 0 (à la fin du comptage). Et respecte bien les 2s avant de se réactiver.

13. Exécutez la synthèse puis ouvrez la schématique. Identifiez sur la schématique les différents éléments de votre architecture RTL.




On remarque deux additionneurs, 4 multiplexeurs, un registre et un bloc de registres de 28 bits.

14. Ouvrez le rapport de synthèse et relevez les ressources utilisées. Comparez vos résultats avec les résultats attendu selon votre architecture RTL.

```
Finished RTL Optimization Phase 2: Time (s): cpu = 00:00:19; elapsed = 00:00:28. Memory (MB): peak = 1001.645
74 Start RTL Component Statistics
75
76 Detailed RTL Component Info :
77 +---Adders :
78
       2 Input 28 Bit
                      Adders := 1
79 +---Registers :
              28 Bit Registers := 1
1 Bit Registers := 1
82 +---Muxes :
83
       2 Input 28 Bit
                       Muxes := 2
84
              1 Bit
                       Muxes := 1
       2 Input
                   175 | | BlackBox name | Instances |
                   176 ' +-+-----
                   177 : +-+-----
                   178
                   179 !
                        Report Cell Usage:
                   180
                        +----+
                             |Cell |Count |
                   181
                        |
                   182
                        +----+
                        |1 |BUFG |
                   183
                                            1|
                   184
                       |2 | CARRY4 |
                                            7|
                           |LUT3 |
                   185
                       13
                                           291
                   186 | |4
                           |LUT4 |
                                           4 1
                            |LUT6
                   187 | |5
                                     1
                                           31
                   188 | |6
                                           291
                             FDCE
                   189 | |7
                            |IBUF
                                     31
                   190 | |8
                             OBUF
```

On Trouve les mêmes éléments sur le RTL que dans le rapport de synthèse.

- 29 registres à reset, 3 input buffer(resetn,clk,restart) et 20ut buffer(Led et end conter).
 - 15. Ouvrez le Set Up Debug. Placez des sondes sur les signaux à observer que vous avez défini à la question 12.



On remarque le trajet des signaux sur le schéma.

16. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).

Clock



On vérifie bien que la période est à 10ns et la fréquence est de 100MHz

Valeur à 0, il n'y a pas de violation du set up et du hold.



Chemin critique:

Source:

dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state _reg[0]/C

(rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES 7_BSCAN.bscan_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})
Destination:

dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/portno_temp_reg[4]/D


(rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES 7_BSCAN.bscan_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})



17. Générez le bitstream pour observer le système sur carte. Relevez les résultats de la ILA.


Les signaux led, et couteur,

Nous demarrons l'enrégistrement de l'ILA sur le front montant et descendant du port de sortie de la led et du compteur. On procède à un changement de valeur sur le signal de déclenchement entraînera l'ILA pour commencer à enregistrer les signaux sondés (Led, et Q). Ceci est fait dans le déclencheur (trigger setup).



Cliquez sur le déclencheur Exécuter bouton (play). l'ILA se déclenche et enregistre les signaux

.



Nous voyons la ligne verticale rouge (marqueur) sur le front montant de notre signal de déclenchement (port trigger de led), et il est en position 512. Nous pouvons également vérifier que le signal compte se comporte correctement et le signal end_counter et le compteur Q.

