## Segment 2

#### **TP3: FSM**

## **Objectif**

L'objectif de cet TP est faire clignoter une LED en utilisant un compteur de temporisation. Un compteur de temporisation permet de compter le nombre de coup d'horloge nécessaire pour attendre un temps voulu. En connaissant la fréquence de l'horloge il est possible de déterminer combien de périodes d'horloge il faut compter pour attendre 3 secondes par exemple.

### Questions


1. Dans un fichier .vhd, créez un module Counter\_unit à partir du compteur du TP1. Le module prendra en entrée un signal d'horloge et de resetn, et donnera en sortie le signal end\_counter. Utilisez un paramètre generic() pour définir le nombre de coup d'horloge à compter. Le code de Counter unit ne sera plus modifié ensuite.

```
library ieee;
                                                 use ieee.std_logic_1164.all;
                                                 use ieee.std_logic_unsigned.all;
                                                 use ieee.numeric_std.all;
                                                mentity counter unit is
                                                           max_count : integer :=10;
                                                           nb_bit : integer := 4
                                                           ):
                                                          clk : in std_logic;
resetn : in std_logic;
                                           14
                                                          end_counter : out std logic
                                                 end counter unit;
                                           18
19
                                                marchitecture behavioral of counter unit is
                                                       signal Q : std_logic_vector((nb_bit-1) downto 0);
                                                       signal end_count : std_logic;
                                           23
24
                                                Fbegin
                                                            -Partie sequentielle
                                                          process (clk, resetn)
                                           27
28
29
                                                               if(resetn = '1') then

Q <=(others => '0');
                                                               elsif(rising_edge(clk)) then
                                                                  Q <= Q+ 1;
if(end_count= '1') then
                                            34
                                                                Q <=(others => '0');
                                                               end if:
                                                               end if:
     Counter_unit
                                           40
                                                          end process;
                                                        --Partie combinatoire
end_count <= '1' when (Q =(max_count)-1)
else '0';
clk
           end counter
                                           44
resetn
                                                      end_counter <= end_count;
```

Dans ce module Counter\_unit, nous avons utilisé un paramètre générique max\_count pour définir le nombre de coups d'horloge à compter. Le compteur counter\_unit est une valeur non signée de 4 bits qui compte jusqu'à max\_count - 1. Lorsque le compteur atteint max\_count - 1, le signal end\_counter est mis à '1' pour indiquer que le comptage est terminé.

2. En schéma RTL, créez un compteur du signal *end\_counter*. Ce compteur doit permettre de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur doit pouvoir être remis à 0, maintenir sa valeur actuelle ou s'incrémenter.



Le passage à 1 de end\_counter 2 avec le paramètre générique permet de définir le temps des états des leds(allumé/éteint). Le nombre de cycles allumé/éteint dans notre tp est de 6. On a trois étapes ou cycle d'allumer et trois d'états d'éteints.

3. Ecrivez un code VHDL décrivant ce compteur de cycle, vous utiliserez le module Counter\_unit.

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std logic arith;
entity tp fsm is
    generic (
       max count : integer :=4;
       nb_bit : integer := 3;
       nbre cycle : positive :=6 --cycle de clignotement allumé et éteint
    ) :
    port (
                  : in std_logic;
: in std logic;
        c1k
        resetn
        --a completer
        --restart
                     : in std_logic;
        end counter2 : out std_logic;
        led_out_R : out std_logic;
led_out_B : out std_logic;
        led out V : out std logic
end tp_fsm;
architecture behavioral of tp_fsm is
    signal raz : std_logic;
    signal end count : std logic;
    signal end count2 : positive :=0;
 --Declaration de l'entite a tester
   component counter unit
   generic (
         max_count : integer :=4;
         nb \overline{bit} : integer := 3
         );
        port (
            clk
                           : in std logic;
            resetn
                           : in std logic;
```

```
end_counter : out std_logic
  end component;
     begin
 compteur : counter_unit
 generic map (
          \max count =>4,
          nb_bit => 3
 port map (
             clk => clk,
             resetn=>resetn,
             end_counter => end_count
     -- Process séquentielle
         process (clk, resetn)
         begin
        if (resetn='1') then
             end count2<= 0;
             -- current_state <= idle;
             elsif(rising edge(clk)) then
                   if(raz='0') then
                         if (end_count='1') then
                       end count2<=end count2 +1;
                           elsif(end_count='0') then
                       end_count2<=end_count2;</pre>
                         end if;
                    else end count2<=0;</pre>
                 --current_state <= next_state;
                  end if;
         end if;
                 --a completer avec votre compteur de cycles
         raz <= '1' when (end_count2 = ((nbre_cycle)-1) and end_count = '1')
               else '0';
         end counter2 <= raz;
       end process;
end behavioral;
```


4. Tester votre architecture avec un testbench.

```
library ieee;
use ieee.std_logic_1164.all;
entity tb_tp_fsm is
end tb_tp_fsm;
parchitecture behavioral of tb_tp_fsm is
     signal resetn : std_logic := '0';
signal clk : std_logic := '0';
     --a completer
     signal end_count2 : positive :=0;
signal end_counter2 : std_logic:='0';
    component tp_fsm
        port (
          clk
           clk : in std_logic;
resetn : in std_logic;
--a completer
           end_counter2 : out std_logic
     end component;
     begin
     dut: tp_fsm
       port map (
clk => clk,
           resetn => resetn,
            --a completer
           end_counter2 => end_counter2
     --Simulation du signal d'horloge en continue
     process
     --Simulation du signal d'horloge en continue
     begin
          wait for hp;
          clk <= not clk;
     end process;
     process
     begin
          resetn <= '1';
          wait for period*1;
          resetn <= '0';
           assert end counter2='0'
                report "end counter2 : test failed";
           wait for period*2;
               --a completer
          wait for period*nbre cycle*max count;
          assert end counter2='1'
          report "end counter2 : test failed";
          wait;
     end process;
end behavioral;
```



On remarque que le comportement du compteur permet de déterminer le nombre de cycles allumé/éteint qui ont été effectués par la LED. Le compteur est ensuite remis à 0, pour maintenir sa valeur actuelle ou s'incrémenter. On compte 6 fronts montant d'end\_counter et end\_count2. End couter2 est alors à 1, puis remise à 0 pour un nouveau cycle.

5. Créez en RTL une machine à états (FSM) permettant de faire clignoter une LED RGB en rouge puis bleu et enfin en vert avant de recommencer le cycle (rouge, bleu, vert, ...). Dans chaque état la LED devra clignoter 3 fois. De plus, si le bouton restart est appuyé, on retourne dans l'état initial quel que soit l'état dans lequel on se situe. L'état initial est l'état dans lequel on se situe au démarrage, on passe à l'état rouge après 3 clignotements de la LED en blanc (rouge, vert et bleu actifs en même temps).



6. Listez les signaux d'entrée, de sortie et les signaux internes de votre architecture.

Les signaux d'entrées

-Clk: l'horloge

-Resetn: le reset

-Restart : la remise à l'état initial de notre FSM

Les signaux de sorties

-end\_counter2 : Sortie du compteur

-Led\_out : Leds RGB

les signaux internes

current state : état dans lequel se trouve la led actuellement

-next state : état dans lequel va se trouver la led au prochain coup d'horloge

-s led out: signal internpour led out RGB


-count clig : compte nombre de clignotement

-val\_clig : permet la validation du current\_state à next\_state

-state\_led : état de la led.

On garde tous les signaux internes déclarer pour le compteur unit et la remise à zéro.

## 7. Ajoutez à votre code VHDL les éléments que vous venez de créer.



Le schéma de l'ensemble, les signaux clock et resten sont reliés entres eux. Les points rouges sont les points de connexions du même signal. Sur ce schéma RTL, nous rajoutons à la FSM qui gère les états de la led, le module du compteur, des opérateurs logiques et le restart pour un bon fonctionnement. Pour gérer le clignotement de la led(éteint/allumé), un opérateur modulo et un diviseur 2 est utilisé. En sortie d'end\_count2, nous avons 0 pour le pair ou 1 pour les impairs. Les leds sont allumées sur les impairs (state\_led). La FSM vient ensuite gérer les états : initial, led rouge, led bleue et led verte. Le compteur changerait d'état après 6 cycles au front montant.


```
--Declaration de l'entite a tester
     component counter_unit
     generic (
            max_count : integer :=20000000;
            nb_bit : integer := 28
            );
           port (
               clk : in std_logic;
resetn : in std_logic;
               end_counter : out std_logic
  end component;
      begin
 compteur : counter_unit
Egeneric map (
max_count =>20000000,
           nb_bit => 28
port map (
                clk => clk,
                resetn=>resetn,
                end_counter => end_count
       -- Process séquentielle
           process(clk,resetn,restart)
           begin
      if(resetn='1' or restart='1') then
               end count2<= 0;
               current_state <= idle;
    if(raz='0') then
    if (end_count='1') then
        end_count2<=end_count2 +1;
    elsif(end_count='0') then
        end_count2<=end_count2;
    end if;</pre>
      --Partie combinatoire a completer avec votre compteur de cycles
       raz <= '1' when (end_count2 = ((nbre_cycle)-1) and end_count = '1')
         end_counter2 <= raz;
       check the state of end_counter2 to determine if the led should be 'on' or 'off' state_led <= '0' when( end_count2 mod 2 = 0 )else '1';
```

```
end if;
else
next_state <= idle;</pre>
    1554 | 1556 | 1576 | 1586 | 1577 | 1588 | 1600 | 1611 | 1622 | 1633 | 1644 | 1666 | 1677 | 1701 | 1702 | 1703 | 1704 | 1705 | 1705 | 1706 | 1707 | 1800 | 1801 | 1802 | 1803 | 1804 | 1805 | 1806 | 1807 | 1808 | 1809 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1901 | 1000 | 1901 | 1000 | 1901 | 1000 | 1901 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 1000 | 10
                                                                                        end if:
                                                                            when state2 =>
                                                                       when state2 =>
    s_led_out_R<='0';
    s_led_out_B<=state_led;
    s_led_out_v<='0';
if restart='0' then</pre>
                                                                                              if(end_counter2='1') then
                                                                                               next_state <= state3;
                                                                                                                                                                                                                                                          --prochain etat
                                                                                     next_state <= current_state;
end if;
else
next_state <= idle;
end if;</pre>
                                                                       when state3 =>
                                                                       state3 =>
s_led_out_R<='0';
s_led_out_B<='0';
s_led_out_V<=state_led;
if restart='0' then</pre>
                                                                                                             if(end_counter2='1') then
                                                                                                                                                                                                                                                          --prochain etat
                                                                                                   next_state <= state1;</pre>
                                                                                                     next state <= current state;
                                                                                                      end if;
                                                                                        next_state <= idle;
end if;</pre>
      193
                                                                                                               --signaux pilotes par la fsm
       194
                                                                                                             when others =>
       195
       196
                                                                                                        next_state <= idle;</pre>
        197
       198
                                                                                                       end case;
         199
       200
                                  end process;
                                    --Partie combinatoire a completer avec les leds
                                    led_out_R<=s_led_out_R;</pre>
       203
       204
                                        led out B<=s led out B;
       205
                                    led_out_V<=s_led_out_V;</pre>
       206
207
                                  end behavioral;
```

8. Ecrivez un testbench pour tester votre architecture. Vérifiez à la simulation que vous obtenez le résultat attendu.

```
--- completer
end_counter2 => end_counter2,
led_out_P => s_led_out_P,
```

```
-- Verifions RED state1
      assert (s_led_out_R = '1' and s_led_out_V = '0' and s_led_out_B = '0')
       report "RED state mismatch" severity error;
      -- Wait for 3 clignotements en rouge (RED state)
      wait for period*nbre_cycle*max_count;
      -- Verifions BLUE state2
      assert (s_led_out_R = '0' and s_led_out_V = '0' and s_led_out_B = '1')
  report "BLUE state mismatch" severity error;
  -- Wait for 3 clignotements en bleu (BLUE state)
  wait for period*nbre_cycle*max_count;
  -- Verifions GREEN state3
  assert (s_led_out_R = '0' and s_led_out_V = '1' and s_led_out_B = '0')
    report "GREEN state mismatch" severity error;
    Wait for 3 clignotements en vert (GREEN state)
  wait for period*nbre_cycle*max_count;
  -- Pour finir la simulation
  wait;
end process;
end behavioral;
```




9. Exécutez la synthèse et relevez les ressources utilisées (y compris la FSM). Sur la schématique, identifiez où se situe votre compteur de cycle.

Nous retrouvons dans la synthèse les états de nos leds. Ils sont stockés dans un registre de 2 bits.


INFO: [Synth 8-802] inferred FSM for state register 'current_state_reg' in module 'tp_fsm'			
State	New Encoding	Previous Encoding	
idle	00	00	
state1	01	01	
state2	10	10	
state3	11	11	
INFO: [Synth 8-3354] encoded FSM with star	te register 'current_state_re	g' using encoding 'sequential'	in module 'tp


La description du RTL dans la synthèse.




Tous les ressources sont répertoriées ci-dessus.

Dans la synthèse : voici le compteur de cycle. On retrouve autour de lui, les régistre qui gère







10. Modifiez le fichier de contraintes pour connecter vos entrées / sorties du système avec les broches de la carte. Réglez l'horloge pour que sa fréquence soit à 100MHz.

```
## This file is a general .xdo for the Cora 27-075 Rev. B

## To use it in a project:

## To use it in a project:

## - uncomment the lines corresponding to used pins

## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## - rename the used ports (in each line, after get_ports clk)

## - rename the used ports (in each line, after get_ports clk)

## - rename the used ports (in each line, after get_ports clk)

## - rename the used ports (in each line, after get_ports clk)

## - rename the used ports in the project

## - rename the used ports (in each line, after get_ports clk)

## - rename the used ports in the project

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - uncomment the lines corresponding to used pins

## - rename the used ports (led_out_R)

## - rename the used ports (led_out_R)

## - uncomment the lines or led ports (led_out_R)

## - uncomment the lines or led ports (led_out_R)

## - uncomment the lines or led led ports (led_out_R)

## - uncomment the lines or led led ports (led_out_R)

## - uncomment the lines or led led ports (led_out_R)

## - uncomment the lines or led led ports (led_out_R)

## - uncomment the project led led ports (led_out_R)

## - uncomment the project led led ports (led_out_R)

## - uncomment the project led led ports (led_out_R)

## - uncomment the project led le
```

La fréquence est réglée à 100MHZ. La schématique est représentée ci-dessous.

11. Lancez l'implémentation puis étudiez le rapport de timing (vérifiez les violations de set up et de hold et identifiez le chemin critique).

#### Le Clock



On vérifie bien que la période est à 10ns et la fréquence est de 100MHz

Les valeurs dans le THS et TNS sont à 0, il n'y a pas de violation du set up et du hold. Pas de métastabilité.

Le chemin critique est :

Max Delay Paths

-----

Slack (MET): 25.927ns (required time - arrival time)

#### Source:

dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/state\_reg[0]/

(rising edge-triggered cell FDRE clocked by dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIES7\_BSC AN.bscan\_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})

#### Destination:

dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/portno\_temp reg[3]/D

(rising edge-triggered cell FDRE clocked by dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIES7\_BSC AN.bscan\_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})




# 12. Générez le bitstream pour vérifier le système sur carte.

Les signaux leds out, et current state sont observés dans le trigger.

hw ila 1

Pour rappel, la principale fonction d'une ILA est de surveiller et d'analyser les signaux numériques à l'intérieur d'un circuit intégré ou d'un FPGA (Field-Programmable Gate Array). Elle permet de détecter les erreurs, de valider le fonctionnement des circuits et de comprendre le comportement des signaux lors de l'exécution d'un programme ou d'une séquence d'opérations.

Nous démarrons l'enregistrement de l'ILA sur le front montant et descendant du port de sortie du current\_state. On procède à un changement de valeur sur le signal de déclenchement entraînera l'ILA pour commencer à enregistrer les signaux sondés (Led,out RGB). Ceci est fait dans le déclencheur (trigger setup).



Nous voyons la ligne verticale rouge (marqueur) sur le front montant de notre signal de déclenchement (port trigger de led), et il est en position 512. Nous pouvons également vérifier que le signal compte se comporte correctement et change de couleur suivant les changements d'état.

