Segment 2

TP4: Led driver-FIFO


Objectif

L'objectif de cette partie est de réaliser un design permettant de faire clignoter une LED RGB avec une séquence de couleurs entrées à l'aide des boutons. Dans cette partie, vous utiliserez le module LED driver de la partie 1 et vous ajouterez l'utilisation d'un composant mémoire : la FIFO.

Questions

1. Sur l'architecture RTL, modifiez le module *LED_driver* en ajoutant une sortie *end_cycle*. Cette sortie vaudra 1 à la fin d'un cycle allumé/éteint de la LED RGB.

Pour ce faire j'ajoute une porte AND entre ed_count et state_led. Quelque soit la valeur de state_led(allumé ou éteint), et end_count à 1 on a end_cycle à 1 sinon à 0.






Bout de code rajouter à notre code Led driver.


2. Modifiez la logique en entrée du module pour ajouter une FIFO. Cette FIFO doit prendre en entrée le code couleur « vert » ou « bleu » suivant l'état du bouton_1 et est connectée en sortie à l'entrée *color_code* du module *LED_driver*. La donnée est écrite dans la FIFO lorsqu'il y a un front montant du bouton_0. La donnée de la FIFO est lue lorsque le signal *end cycle* du module LED_driver vaut 1.

Pour ajouter une FIFO, ouvrez le catalog d'IP de Vivado (onglet *Project Manager -> IP Catalog*) et recherchez l'IP qui vous semble la plus pertinente. Les documentations des IPs de Xilinx sont disponibles en ligne, cela peut faciliter vos recherches.

Une fois que vous avez choisi une IP dans le catalogue, double cliquez dessus et choisissez les paramètres. Cliquez ensuite sur *OK*. Pour vous aider pour l'implémentation de cette IP, vous pouvez ouvrir un design d'exemple. Pour cela, faites un clic droit sur l'IP dans l'onglet *Sources*, puis *Open IP Example Design*.



J'ai choisi la FIFO Generator pour notre cas.




Ses paramètres d'entrées et sortie sont les suivants :

component FIFO LED

port (

clk: in std_logic; srst: in std_logic; din: in std_logic_vector(1 downto 0); wr_en: in std_logic; rd_en: in std_logic; dout: out std_logic_vector(1 downto 0));



3. Modifiez vos codes de la partie 1 pour y ajouter les nouveaux éléments de votre architecture.

```
library ieee;
              use ieee.std_logic_1164.all;
 3
              use ieee.std_logic_unsigned.all;
              use ieee.std_logic_arith;
              entity topFIFO is
                         clk : in std_logic; -- Signal d'horloge
resetn : in std_logic; -- Signal de reset
btn_0 : in std_logic; -- Signal de mise a jour
btn_1 : in std_logic; -- Signal de mise a jour
10
11
12
                          led_out_RGB : out std_logic_vector(2 downto 0) -- LED RGB
13
                     );
16 🖨
             end topFIFO;
17
18 🖯
              architecture behavioral of topFIFO is
19
                  signal update: std_logic;
20
                signal color_code0 : std_logic_vector(1 downto 0);
signal color_code : std_logic_vector(1 downto 0);
signal s_led_out_RGB : std_logic_vector(2 downto 0);
signal end_cycle : std_logic; -- End_cycle
21
22
23
24
25
           ----RisingEdgebtn
signal tmp_btn : std_logic;
signal previous_btn : std_logic;
signal rising_btn_0 : std_logic;
26
28
29
30
31
               --Declaration de led driver
32
33 🖨
             component led_driver1
35
                   clk
                          clk : in std_logic; -- Signal d'horloge
resetn : in std_logic; -- Signal de reset
update : in std_logic; -- Signal de mise a jour
color_code : in std_logic_vector(1 downto 0);
end_cycle : out std_logic; -- End_cycle
36
37
38
39
40
                          led_out_RGB : out std_logic_vector(2 downto 0) -- LED Red
42
43
44 🖨
              end component;
45
46
                -- Declaration de la FIFO LED
48 🖨
              component FIFO_LED
              port (
  clk : in std_logic;
  srst : in std_logic;
  din : in std_logic_vector(1 downto 0);
  wr_en : in std_logic;
49
50
51
52
53
            rd en : in std logic;
```


```
dout : out std_logic_vector(1 downto 0)
 56
 58 A
              end component;
             begin
 62 <del>|</del>
             Ledriver : led_driver1
             port map (
                              clk => clk,
                              resetn=>resetn,
                            resetn=>resetn,
update => '1',
color_code => color_code,
led_out_RGB => s_led_out_RGB,
end_cycle => end_cycle
          FIFO : FIFO_LED
            port map (
               clk => clk,
srst => resetn,
din => color_code0 ,
wr_en => rising_btn_0,
rd_en => end_cycle,
dout => color_code
);
                      clk => clk,
 76
77
78
79
80
 81 <del>|</del>
82 |
83 |
             --- process séquentielle du risingbtn 0
84 | 85 © 86 | 87 © 0 88 | 0 89 | 0 90 | 0 91 | 0 92 | 0 93 Å
                process (clk, resetn)
begin
                   if (resetn = '1') then
                  previous_btn <= tmp_btn;
end if;
end process;
--Partie de la partie combinatoire
rising_btn_0 <= tmp_btn and ( not(previous_btn));
update<= rising_btn_0;</pre>
 93 (A)
94 (A)
95 (-)
96 (-)
 99
                   -- partie combinatoire des couleurs color_code pour le vert et le bleu
        0
101
102
                        color_code0<="10" when (btn_1='1')
                             else "11";
103
              --- gestion des couleurs de sortie avec le signal interne s led out entre la FSM et la couleur
104
        O led_out_RGB <=s_led_out_RGB;
106
108 🖨
              end behavioral;
```

4. Mettez à jour le testbench et réalisez une simulation pour vérifier votre design.

```
1
         library ieee;
 2
         use ieee.std_logic_1164.all;
 3
         use ieee.std logic unsigned.all;
         use ieee.std logic arith;
 5
 7 🖨
         entity tb topFifo led is
 8 🖨
         end tb_topFifo_led;
9
10 🖨
         architecture behavioral of tb_topFifo_led is
11
12
            signal resetn
                                : std logic := '0';
           signal clk
signal update
signal btn_0
                              : std_logic := '0';
13
                                : std logic := '0';
14
             signal update
                            . std_logic := '0';
15
             signal btn_0
                                  : std logic := '0';
16
             signal btn 1
        signal color_code : std_logic_vector(1 downto 0);
17
           signal s_led_out_RGB : std_logic_vector(2 downto 0);
18
           signal end_cycle : std logic:= '0';
signal end_count : std logic; -- signal counter unit
19
20
           signal end_count: std_logic vector(2 downto 0); -- signal counter2
signal s_color_code: std_logic_vector(2 downto 0);
21
22
23
             signal state_led: std logic vector(2 downto 0); -- A@tat des leds
24
           -- Les constantes suivantes permette de definir la frequence de l'horloge
25
           constant hp : time := 5 ns; --demi periode de 5ns

constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
26
27
28 🖨
             --constant max_count : integer :=20000000;
29 🖨
           --constant nb bit : integer := 28;
30
             constant max_count : integer :=4;
31
             constant nb_bit : integer := 3;
32
33
             --Dolaration du composant fsm
34 🖨
           component topFIFO
                port (
35
                              : in std_logic; -- Signal d'horloge
36
                 clk
                          : in std_logic; -- Signal de reset
37
                resetn
               btn_0 : in std_logic; -- Signal de mise a jour
btn_1 : in std_logic; -- Signal de mise a jour
38
39
                 led_out_RGB : out std_logic_vector(2 downto 0) -- LED RGB
40
41
42
             );
43 🖨
             end component;
44
45
            begin
46 🖨
           dut: topFIFO
47
              port map (
                  clk => clk,
48
                  resetn => resetn,
49
                                       -- Signal de reset
50
                     --a completer
51
                 btn_0 => btn_0 ,
                                       -- Bouton d'entrÃ@e
52
                 btn_1 => btn_1 ,
53
                led_out_RGB => s_led_out_RGB -- LED rouge
```

```
54 :
55 🖨
                  led_out_RGB => s_led_out_RGB -- LED rouge
              --Simulation du signal d'horloge en continue
      0
60
62
64
65
                --Simulation du signal restn en continue avec affichage de end_counter qui fonctionne aprã"s le cycle allumã©e ©teint
              begin
69
      000
              resetn <= '1';
               wait for 10 ns;
            --Verifions l'état initial idle (LED éteinte)
      0000
                 btn_1<='1';
                   wait for 80ns;
81
82
                  wait for 80ns:
           -- Verifions l'état state 1 (LED verte
83
84
      0
                  wait for 50 ns:
      0
                  btn_1<='0';
      0000
                   wait for 80ns;
                  btn_0<='0';
                  wait for 80ns;
           -- Verifions l'état state 1 (LED bleue)
91
      0
                  btn_0<='1';
      0
                 wait for 50 ns;
      00000
                  btn_1<='1';
                  btn_0<='0';
wait for 80ns;
                  btn_0<='1';
     O wait;
104 🖒
        end process;
          end behavioral;
106 🖨
```




On valide ainsi la simulation de la simulation de la FIFO et du Led driver. Lorsque Write enable wr en détecte un front montant, elle enregistre la valeur (donnée à écrire) présente sur

l'entrée din de cette dernière. Et lorsque le red enable rd_en passe à 1, la valeur enregistrée dans din est envoyée sur la sortie dout de la FIFO (donnée lue).

Test de vérification du fonctionnement de la mémoire.

On vérifie ainsi le bon fonctionnement de btn_0 et btn_1.


1er test: Initialisation du reset




On remarque que tout est à zéro, la FIFO est vide.

2^e test : btn_1=0, btn_0=1.

On écrit dans la FIFO.Rising_btn et Wr_en sont à1, la FIFO ecrit le code couleur du signal din qui est bleu. La led clignote dans cette couleur. Ce qu'on peut voir en dout, qui prend cette valeur au prochain front montant de end_cycle. Rd_en est aussi à 1.




3e test: btn 1=1, btn 0=0.




4° test: MEMORISATION/CLIGNOTEMENT D'UNE SEQUENCE

- -- Appui sur le bouton_1 => chgt de couleur (verte) --
- -- Appui sur le bouton $0 \Rightarrow$ écriture dans la FIFO (vert) -- Relâchement du bouton $0 \Rightarrow$
- -- Relâchement du bouton 1 => chgt de couleur (bleue) --
- -- Appui sur le bouton 0 => écriture dans la FIFO (bleu) -- Relâchement du bouton 0 --
- -- Appui sur le bouton 1 => chgt de couleur (verte) --
- -- Appui sur le bouton $0 \Rightarrow$ écriture dans la FIFO (vert) --
- -- Attente de 5 cycles => lecture de la FIFO -




=> On s'attend à observer la séquence "vert/bleu/vert"

5. Réalisez une synthèse et étudiez le rapport de synthèse, les ressources utilisées doivent correspondre à votre schéma RTL.



Le schéma est représenté ci-dessus. On retrouve bien notre module Led_driver dans le quel se trouve notre counter_unit et le compteur de la gestion du clignotement, mais aussi la FIFO.



Les ressources correspondent bien à ce que nous avons utilisé pour notre schéma RTL.

		Report BlackBoxes:				
į	Start RTL Component Statis	stics	B	BlackBox name	 Instances	i
1				PIFO_LED	+ I	1
	Detailed RTL Component In:	fo:	+		+	-+
i	+Registers :			11 Usage:	++	
į	3 Bit	Registers := 1		cell	Count	
	1 Bit	Registers := 3		TIFO_LED_bbox	1 1	
i	+Muxes :			CARRY4 JUT1	7 1	
	5 Input 3 Bit	Muxes := 1		UT2 UT4	35 4	
	2 Input 2 Bit	Muxes := 1		UT5 UT6	3 3	
i	2 Input 1 Bit	Muxes := 1		DCE BUF	34	
į				BUF	3	

Les éléments utilisés sont répertoriés ici. Lorsque le générique est de 200000000, on a donc 33 registres (2 pour la gestion des boutons, 1 pour la machine d'état, 3 pour le counter2 et 28 pour le counter_unit).

6. Effectuez le placement routage et étudiez les rapports.

Connexion des différents ports dans le fichier de contraintes.

```
## This file is a general .xdo for the Cora 87-078 Rev. B

## To use it in a project:

## To use it in a project:

## To uncomment the lines corresponding to used pins

## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project

## To use it in a project:

## Could project:

## To use it in a project:

## Could project:

## To use it in a project:

## Could project:

## To use it in a project:

## Could project:

## Could project:

## Could project:

## To use it in a project:

## Could project:

## Could project:

## To use it in a project:

## Could project:

## To use it in a project:


## Could project:

## To use it in a project:

## To use it in a project:

## To use it in a project:

## T
```



Le rapport de temps est le suivant :

On vérifie bien que la période est à 10ns et la fréquence est de 100MHz.

Les valeurs dans le THS et TNS sont à 0, il n'y a pas de violation du set up et du hold. Pas de métastabilité.



Clock

Clock Summary							
Waveform(ns)	Period(ns)	Frequency (MHz)					
{0.000 16.500}	33.000	30.303					
{0.000 5.000}	10.000	100.000					
	{0.000 16.500}	{0.000 16.500} 33.000					

Chemin critique

Slack (MET): 25.539ns (required time - arrival time)

Source:

dbg hub/inst/BSCANID.u xsdbm id/SWITCH N EXT BSCAN.bscan switch/state reg[1]/C

(rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN .bscan_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})

Destination:

dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/portno_temp_r eg[4]/D

(rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN .bscan_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns}).


Slack (MET): 25.539ms (required time - arrival time)

Source: ddg_hub/inst/850MID.u_sedm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state_reg[1]/C


(rising_edge-triggered-cell_FREE_clocked by ddg_hub/inst/850MID.u_sedm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIEST_BSCAN.bscan_inst/TCK (rise80.000ms fall816.500ms period=33.000ms))

Destination: ddg_hub/inst/850MID.u_sedm_id/SWITCH_N_EXT_BSCAN_bscan_switch/portnor_temp_reg[4]/D

7. Générez le bitstream et vérifiez que vous avez le comportement attendu sur carte.




Au démarrage la led est à 0. Lorsque j'appuie sur Btn_0=1, la valeur envoyée est bleue. La led clignote alors en bleue.



Btn_1 et btn_0 sont à 1. La valeur actuelle est la bleue et la suivante est la verte. On passe d'un clignotement bleu à vert.



Btn_0 et btn_1 sont à 0. Il garde la dernière valeur en mémoire qui est 10. La led sur la carte clignote en vert.



Btn_1=1

La valeur reste inchangée dans la FIFO. La led verte clignote toujours



Btn_0=1, la valeur passe envoyée est la couleur bleue. La led clignote en bleue.

