

## Segment 2

## TP4 : Led driver-FIFO


## Objectif

L'objectif de cette partie est de réaliser un design permettant de faire clignoter une LED RGB avec une séquence de couleurs entrées à l'aide des boutons. Dans cette partie, vous utiliserez le module LED\_driver de la partie 1 et vous ajouterez l'utilisation d'un composant mémoire : la FIFO.

## Questions

1. Sur l'architecture RTL, modifiez le module *LED\_driver* en ajoutant une sortie *end\_cycle*. Cette sortie vaudra 1 à la fin d'un cycle allumé/éteint de la LED RGB.


Pour ce faire j'ajoute une porte AND entre *ed\_count* et *state\_led*. Quelque soit la valeur de *state\_led* (allumé ou éteint), et *end\_count* à 1 on a *end\_cycle* à 1 sinon à 0.




--Partie combinatoire logique de controle de End\_cycle

```
end_cycle <= '1' when end_count = '1' and state_led(0) = '1' else '0';
```

--- state\_led(0) choix de bit de state\_led sont à 1 ou 0




Bout de code rajouter à notre code Led\_driver.




2. Modifiez la logique en entrée du module pour ajouter une FIFO. Cette FIFO doit prendre en entrée le code couleur « vert » ou « bleu » suivant l'état du bouton\_1 et est connectée en sortie à l'entrée *color\_code* du module *LED\_driver*. La donnée est écrite dans la FIFO lorsqu'il y a un front montant du bouton\_0. La donnée de la FIFO est lue lorsque le signal *end\_cycle* du module LED\_driver vaut 1.

Pour ajouter une FIFO, ouvrez le catalog d'IP de Vivado (onglet *Project Manager* -> *IP Catalog*) et recherchez l'IP qui vous semble la plus pertinente. Les documentations des IPs de Xilinx sont disponibles en ligne, cela peut faciliter vos recherches.

Une fois que vous avez choisi une IP dans le catalogue, double cliquez dessus et choisissez les paramètres. Cliquez ensuite sur *OK*. Pour vous aider pour l'implémentation de cette IP, vous pouvez ouvrir un design d'exemple. Pour cela, faites un clic droit sur l'IP dans l'onglet *Sources*, puis *Open IP Example Design*.



J'ai choisi la FIFO Generator pour notre cas.




Ses paramètres d'entrées et sortie sont les suivants :

composant FIFO\_LED

port (

clk : in std\_logic; srst : in std\_logic; din : in std\_logic\_vector(1 downto 0); wr\_en : in std\_logic; rd\_en : in std\_logic; dout : out std\_logic\_vector(1 downto 0);



3. Modifiez vos codes de la partie 1 pour y ajouter les nouveaux éléments de votre architecture.

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith;
5
6  entity topFIFO is
7
8      port (
9          clk          : in std_logic;  -- Signal d'horloge
10         resetn       : in std_logic;  -- Signal de reset
11         btn_0        : in std_logic;  -- Signal de mise a jour
12         btn_1        : in std_logic;  -- Signal de mise a jour
13         led_out_RGB  : out std_logic_vector(2 downto 0)  -- LED RGB
14     );
15
16 end topFIFO;
17
18 architecture behavioral of topFIFO is
19
20     signal update: std_logic;
21     signal color_code0 : std_logic_vector(1 downto 0);
22     signal color_code : std_logic_vector(1 downto 0);
23     signal s_led_out_RGB : std_logic_vector(2 downto 0);
24     signal end_cycle : std_logic;  -- End_cycle
25
26     ----RisingEdgebtn
27     signal tmp_btn      : std_logic;
28     signal previous_btn : std_logic;
29     signal rising_btn_0 : std_logic;
30
31
32     --Declaration de led_driver
33 component led_driver1
34
35     port (
36         clk          : in std_logic;  -- Signal d'horloge
37         resetn       : in std_logic;  -- Signal de reset
38         update       : in std_logic;  -- Signal de mise a jour
39         color_code   : in std_logic_vector(1 downto 0);
40         end_cycle    : out std_logic;  -- End_cycle
41         led_out_RGB  : out std_logic_vector(2 downto 0)  -- LED Red
42     );
43
44 end component;
45
46     -- Declaration de la FIFO LED
47
48 component FIFO_LED
49     port (
50         clk : in std_logic;
51         srst : in std_logic;
52         din : in std_logic_vector(1 downto 0);
53         wr_en : in std_logic;
54         rd_en : in std_logic;
55         dout : out std_logic_vector(1 downto 0);

```

```

55      dout : out std_logic_vector(1 downto 0)
56
57    );
58  end component;
59
60  begin
61
62    Ledriver : led_driver1
63  port map (
64      clk => clk,
65      resetn=>resetn,
66      update => '1',
67      color_code => color_code,
68      led_out_RGB => s_led_out_RGB,
69      end_cycle => end_cycle
70    );
71
72    FIFO : FIFO_LED
73  port map (
74
75      clk => clk,
76      srst => resetn,
77      din => color_code0 ,
78      wr_en => rising_btn_0,
79      rd_en => end_cycle,
80      dout => color_code
81    );
82
83    --- process séquentielle du risingbtn_0
84
85    process (clk, resetn)
86    begin
87      if (resetn = '1') then
88        tmp_btn      <= '0';
89        previous_btn <= '0';
90      elsif (rising_edge(clk)) then
91        tmp_btn      <= btn_0;
92        previous_btn <= tmp_btn;
93      end if;
94    end process;
95
96    --Partie de la partie combinatoire
97    rising_btn_0 <= tmp_btn and ( not(previous_btn));
98    update<= rising_btn_0;
99
100    -- partie combinatoire des couleurs color_code pour le vert et le bleu
101
102    color_code0<="10" when (btn_1='1')
103      else
104        "11";
105
106    --- gestion des couleurs de sortie avec le signal interne s_led_out entre la FSM et la couleur
107    led_out_RGB <=s_led_out_RGB;
108  end behavioral;

```

4. Mettez à jour le testbench et réalisez une simulation pour vérifier votre design.

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.std_logic_unsigned.all;
4  use ieee.std_logic_arith;
5
6
7  entity tb_topFifo_led is
8  end tb_topFifo_led ;
9
10 architecture behavioral of tb_topFifo_led is
11
12     signal resetn      : std_logic := '0';
13     signal clk         : std_logic := '0';
14     signal update      : std_logic := '0';
15     signal btn_0       : std_logic := '0';
16     signal btn_1       : std_logic := '0';
17     signal color_code  : std_logic_vector(1 downto 0);
18     signal s_led_out_RGB : std_logic_vector(2 downto 0);
19     signal end_cycle   : std_logic:= '0';
20     signal end_count   : std_logic;  -- signal counter unit
21     signal end_count2  : std_logic_vector(2 downto 0);  -- signal counter2
22     signal s_color_code : std_logic_vector(2 downto 0);
23     signal state_led: std_logic_vector(2 downto 0);  -- État des leds
24
25     -- Les constantes suivantes permette de definir la frequence de l'horloge
26     constant hp : time := 5 ns;  --demi periode de 5ns
27     constant period : time := 2*hp;  --periode de 10ns, soit une frequence de 100Hz
28     --constant max_count : integer :=20000000;
29     --constant nb_bit : integer := 28;
30     constant max_count : integer :=4;
31     constant nb_bit : integer := 3;
32
33     --Declaration du composant fsm
34     component topFIFO
35     port (
36         clk      : in std_logic;  -- Signal d'horloge
37         resetn   : in std_logic;  -- Signal de reset
38         btn_0    : in std_logic;  -- Signal de mise a jour
39         btn_1    : in std_logic;  -- Signal de mise a jour
40         led_out_RGB : out std_logic_vector(2 downto 0)  -- LED RGB
41     );
42 end component;
43
44
45 begin
46 dut: topFIFO
47 port map (
48     clk => clk,
49     resetn => resetn,  -- Signal de reset
50     --a completer
51     btn_0 => btn_0 ,  -- Bouton d'entrÃ©e
52     btn_1 => btn_1 ,
53
54     led_out_RGB => s_led_out_RGB  -- LED rouge

```

```

54      led_out_RGB => s_led_out_RGB -- LED rouge
55    );
56
57    --Simulation du signal d'horloge en continue
58    process
59    begin
60      wait for hp;
61      clk <= not clk;
62    end process;
63
64    --Simulation du signal restrn en continue avec affichage de end_counter qui fonctionne après le cycle allumée éteint
65
66    process
67    begin
68
69
70    -- Resetn
71      resetn <= '1';
72      wait for 10 ns;
73      resetn<='0';
74
75    --Verifions l'état initial idle (LED éteinte)
76
77
78      btn_1<='1';
79      wait for 80ns;
80      btn_0<='1';
81      wait for 80ns;
82    -- Verifions l'état state 1 (LED verte)
83
84      wait for 50 ns;
85
86      btn_1<='0';
87      wait for 80ns;
88      btn_0<='0';
89      wait for 80ns;
90    -- Verifions l'état state 1 (LED bleue)
91
92      btn_0<='1';
93
94      wait for 50 ns;
95
96      btn_1<='1';
97      wait for 40ns;
98      btn_0<='0';
99      wait for 80ns;
100     btn_0<='1';
101
102    --Pour finir la simulation
103    wait;
104  end process;
105
106 end behavioral;

```




On valide ainsi la simulation de la simulation de la FIFO et du Led driver. Lorsque Write enable wr\_en détecte un front montant, elle enregistre la valeur (donnée à écrire) présente sur

l'entrée din de cette dernière. Et lorsque le red enable rd\_en passe à 1, la valeur enregistrée dans din est envoyée sur la sortie dout de la FIFO (donnée lue).

Test de vérification du fonctionnement de la mémoire.

On vérifie ainsi le bon fonctionnement de btn\_0 et btn\_1.


1<sup>er</sup> test : Initialisation du reset



On remarque que tout est à zéro, la FIFO est vide.

2<sup>e</sup> test : btn\_1=0, btn\_0=1.

On écrit dans la FIFO. Rising\_btn et Wr\_en sont à 1, la FIFO écrit le code couleur du signal din qui est bleu. La led clignote dans cette couleur. Ce qu'on peut voir en dout, qui prend cette valeur au prochain front montant de end\_cycle. Rd\_en est aussi à 1.




3<sup>e</sup> test : btn\_1=1, btn\_0=0.






5. Réalisez une synthèse et étudiez le rapport de synthèse, les ressources utilisées doivent correspondre à votre schéma RTL.



Le schéma est représenté ci-dessus. On retrouve bien notre module Led\_driver dans le quel se trouve notre counter\_unit et le compteur de la gestion du clignotement, mais aussi la FIFO.



Les ressources correspondent bien à ce que nous avons utilisé pour notre schéma RTL.

Start RTL Component Statistics			Report BlackBoxes:	
Detailed RTL Component Info :			BlackBox name	Instances
+---Registers :			11	11
	3 Bit	Registers := 1		
	1 Bit	Registers := 3		
+---Muxes :			Report Cell Usage:	
	5 Input	3 Bit	Cell	Count
	2 Input	2 Bit	11	11
	2 Input	1 Bit	Muxes := 1	
			Muxes := 1	
			Muxes := 1	

Les éléments utilisés sont répertoriés ici. Lorsque le générique est de 200000000, on a donc 33 registres (2 pour la gestion des boutons, 1 pour la machine d'état, 3 pour le counter2 et 28 pour le counter\_unit).


6. Effectuez le placement routage et étudiez les rapports.

Connexion des différents ports dans le fichier de contraintes.

```

1  ## This file is a general .xdc for the Cora 27-07S Rev. B
2  ## To use it in a project:
3  ## - uncomment the lines corresponding to used pins
4  ## - rename the used ports (in each line, after get_ports) according to the top level signal names in the project
5
6  # PL System Clock
7  set_property -dict { PACKAGE_PIN H16   IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L13P_T2_MRCC_35 Sch=sysclk
8  create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports { clk }];#set
9
10 # RGB LEDs
11 set_property -dict { PACKAGE_PIN L15   IOSTANDARD LVCMOS33 } [get_ports { led_out_RGB[2] }]; #IO_L22N_T3_AD7N_35 Sch=led0_b
12 set_property -dict { PACKAGE_PIN G17   IOSTANDARD LVCMOS33 } [get_ports { led_out_RGB[1] }]; #IO_L16P_T2_35 Sch=led0_g
13 set_property -dict { PACKAGE_PIN N15   IOSTANDARD LVCMOS33 } [get_ports { led_out_RGB[0] }]; #IO_L21P_T3_DQS_AD14P_35 Sch=led0_r
14 #set_property -dict { PACKAGE_PIN G14   IOSTANDARD LVCMOS33 } [get_ports { led1_b }]; #IO_0_35 Sch=led1_b
15 #set_property -dict { PACKAGE_PIN L14   IOSTANDARD LVCMOS33 } [get_ports { led1_g }]; #IO_L22P_T3_AD7P_35 Sch=led1_g
16 #set_property -dict { PACKAGE_PIN M15   IOSTANDARD LVCMOS33 } [get_ports { led1_r }]; #IO_L23N_T3_35 Sch=led1_r
17
18 # Buttons
19 set_property -dict { PACKAGE_PIN D20   IOSTANDARD LVCMOS33 } [get_ports { btn_0 }]; #IO_L4N_T0_35 Sch=btn[0]
20 set_property -dict { PACKAGE_PIN D19   IOSTANDARD LVCMOS33 } [get_ports { btn_1 }]; #IO_L4P_T0_35 Sch=btn[1]
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60 ## ChipKit Outer Analog Header - as Digital I/O
61 ## NOTE: The following constraints should be used when using these ports as digital I/O.
62 set_property -dict { PACKAGE_PIN F17   IOSTANDARD LVCMOS33 } [get_ports { resetn }]; #IO_L6N_T0_VREF_35 Sch=ck_a[0]

```



Le rapport de temps est le suivant :

On vérifie bien que la période est à 10ns et la fréquence est de 100MHz.

Les valeurs dans le THS et TNS sont à 0, il n'y a pas de violation du set up et du hold. Pas de métastabilité.

Design Timing Summary											
WNS (ns)	TNS (ns)	TNS Failing Endpoints	TNS Total Endpoints	WHS (ns)	THS (ns)	THS Failing Endpoints	THS Total Endpoints	WPWS (ns)	TPWS (ns)	TPWS Failing Endpoints	TPWS Total Endpoints
3.551	0.000	0	5047	0.023	0.000	0	5031	3.750	0.000	0	2516

Clock

Clock Summary			
Clock	Waveform(ns)	Period(ns)	Frequency(MHz)
dbg_hub/inst/BSCANID.u_xadbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN.bscan_inst/TCK	{0.000 16.500}	33.000	30.303
sys_clk_pin	{0.000 5.000}	10.000	100.000

## Chemin critique

*Slack (MET) :*            *25.539ns (required time - arrival time)*

*Source:*

```
dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state_reg[1]/C
(rising edge-triggered cell FDRE clocked by
dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN
.bscan_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})
```

*Destination:*

$$\frac{dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_switch/portno\_temp\_reg[4]/D}{}$$


(rising edge-triggered cell FDRE clocked by  
dbg\_hub/inst/BSCANID.u\_xsdbm\_id/SWITCH\_N\_EXT\_BSCAN.bscan\_inst/SERIES7\_BSCAN  
.bscan\_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns}).

```


Max Delay Paths
-----
Black (MET):      25.539ns   (required time - arrival time)
Source:           dbg_hub/inst/BSCANID_U_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state_reg[1]/C
                  (rising edge-triggered clock PORE clocked by dbg_hub/inst/BSCANID_U_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES_BSCAN.bscan_inst/CLK
                  (rise#80.000ms fall#16.500ms period#33.000ms))
Destination:      dbg_hub/inst/BSCANID_U_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/port0_in[0]/C
                  (rising edge-triggered clock PORE clocked by dbg_hub/inst/BSCANID_U_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES_BSCAN.bscan_inst/CLK
                  (rise#80.000ms fall#16.500ms period#33.000ms))

```


7. Générez le bitstream et vérifiez que vous avez le comportement attendu sur carte.



Au démarrage la led est à 0. Lorsque j'appuie sur Btn\_0=1, la valeur envoyée est bleue. La led clignote alors en bleue.



Btn\_1 et btn\_0 sont à 1. La valeur actuelle est la bleue et la suivante est la verte. On passe d'un clignotement bleu à vert.




Btn\_0 et btn\_1 sont à 0. Il garde la dernière valeur en mémoire qui est 10. La led sur la carte clignote en vert.



Btn\_1= 1

La valeur reste inchangée dans la FIFO. La led verte clignote toujours



Btn\_0=1, la valeur passe envoyée est la couleur bleue. La led clignote en bleue.

