Segment 2

TP4: Led driver


Objectif

L'objectif de cet TP est de réaliser un design permettant de faire clignoter une LED RGB avec une séquence de couleurs entrées à l'aide des boutons. Dans cette partie, nous définirons un module LED driver .

Questions

1. Créez une architecture RTL permettant de faire clignoter une LED (par exemple la led0 r) en utilisant le module *Counter unit* du TP2 et une machine à état.


Pour répondre à cette question, nous allons utilisez le même schéma RTL du module connter_unit qui permet de faire clignoter une led. Pour ce faire, nous utilisons le bloc counter_unit et un bloc FSM qui gère les états de la led rouge allumée et éteinte. Notre état initial est la led éteinte. L'état suivant est la led allumée. On a idle=OFF, et State1=ON.



2. Modifiez votre architecture pour piloter une LED rouge et une LED verte. Lorsque le bouton 0 est appuyé, la LED verte est allumée, sinon la LED rouge est allumée.

Pour ce faire nous rajoutons un bouton_0(btn_0) qui permet de piloter la led verte et la led rouge. Lorsque le btn_0=1, la led verte est allumée et sinon la led rouge est allumée. Nous utilisons deux multiplexeurs qui nous permette d'envoyer la commande du signal btn 0.

Pour allumer la led verte, il faut que state_led='1' et btn_0='1'. Pour allumer la led rougee, il faut que state led='1' et btn_0='0'. Et lorsque state led='0', les deux leds sont étéintes.



3. Rédigez le code VHDL de votre architecture.

Pour cette partie, je conserve toujours le module counter_unit et je crée un code FSM pour l'état de la led. Et un multiplexeur pour gérer les états allumés/éteints des leds.

```
use ieee.std_logic_1164.all;
          use ieee.std_logic_unsigned.all;
          use ieee.std_logic_arith;
 6 🖯
          entity tp leddriver is
            generic (
                 --max_count : integer :=20000000;
 9 🖒
                  --nb_bit : integer := 28;
10
                 max_count : integer :=4;
11
                  nb_bit : integer := 3;
                  nbre_cycle : positive :=2 --cycle de clignotement allumé et éteint
12
              );
14
              port (
                   clk : in std_logic; -- Signal d'horloge
resetn : in std_logic; -- Signal de reset
                  resetn : In sur_---
--a completer

btn_0 : in std_logic; -- Eouton d'entrée
led_out_R : out std_logic; -- LED rouge
--- out std_logic -- LED verte
16
17
18
19
20
21
22 🖨
          end tp_leddriver;
23
24
25 🖨
          architecture behavioral of tp_leddriver is
26
27
              type state is (idle, state1); --a modifier avec vos etats
28
29
             signal current_state : state; --etat dans lequel on se trouve actuellement
30
               signal next_state : state;
                                                   --etat dans lequel on passera au prochain coup d'horloge
31
              signal s_led_out_V : std_logic;
              signal s_led_out_R : std_logic;
signal end_count : std_logic;
32
33
34
              signal state_led: std_logic;
                                                  -- état des leds
35
36
          --Declaration de l'entite a tester
37 🖨
             component counter_unit
38
            generic (
               --max_count : integer :=20000000;
-- nb_bit : integer := 28
39 🖨
40 🖨
                 max_count : integer :=4;
41
                 nb_bit : integer := 3
43
                    );
44
                   port (
                       clk : in std_logic;
resetn : in std_logic;
end_counter : out std_logic
45
46
          end component;
49 🖨
50
51
               begin
```

```
mpteur : counter_unit
                generic map (
                                 --max count =>20000000.
                       --max_count =>2

-- nb bit => 28

max_count =>4,

nb_bit => 3
port map (
                                    clk => clk.
                                   resetn=>resetn,
end_counter => end_count
              -- Process séquentielle Logique de la machine à états
process(clk,resetn,end_count)
              process(clk,resetn,ens_comm.,
    begin
    if resetn = '1' then
        current_state <= idle;
    elsif rissing_edge(end_count) then
        current_state <= next_state;
end if;</pre>
               process(current_state, btn_0, state_led, end_count) -- a completer avec vos signaux
        case current state is

when idle => -- idle= état de led éteinte

state led(=*0);
next state (= statel; -- prochain état idle= état de led allumée

--signaux pilotes par la fsm état ou les leds sont allumées

when statel => -- state!= état de led allumée

state_led(=*1);
next_state (= idle; -- prochain état idle= état de led éteinte

end case:
               end case;
                --Partie combinatoire logique de controle des Leds
               s_led_out_R<='1' when(state_led='1' and btn_0='0')
else '0';
        s_led_out_v<='1' when(state_led='1' and btn_0='1')
else '0';</pre>
        O led_out_R<=s_led_out_R; -- led_rouge
led_out_V<=s_led_out_V; -- led_verte
```

4. Réalisez une simulation en rédigeant un testbench. Que se passe-t-il si le bouton est pressé pendant plus d'un cycle d'horloge ?

```
--dimulation du signal d'horloge en continue
process
begin

wait for hp;
chk <= not clk;

end process;
begin


sed of process;
begin

chk <= not clk;

end process;
begin

resetn <= 'l';
--simulation du signal restn en continue avec affichage de end_counter qui fonctionne après le cycle allumée étaint
process
begin

resetn <= 'l';
--vait for hp;
wait for period'l;
resetn <= 'l';
r
```




Lorsque le bouton est pressé pendant plus d'un cycle d'horloge, on observe que la led verte est allumée et s'éteint en fonction d'End_count. Lorsque le bouton passe à zéro, n'est plus pressée, la led rouge s'allume et s'éteint en fonction d'End_count.


Si le bouton est longtemps pressé (plusieurs cycles d'horloges) alors la led verte clignote durant tout le cycle.

5. Que faudrait-il faire pour que la LED ne clignote en vert qu'une seule fois même si le bouton est maintenu ?

Pour que la led verte clignote une seule fois même si le bouton est maintenu, il faut que lors d'un front montant du bouton, la led verte clignote et sinon la led rouge clignote.



Le schéma RTL de rising_btn_0 est donné ci-dessous. Avec deux registres et une partie combinatoire, on sort le signal qui servira à piloter les leds rouge et verte.



6. Ajoutez cette solution à votre architecture RTL.

Dans la partie combinatoire, nous récrivons la condition sur du front montant de btn_0 qui est rising_btn_0

```
process séquentielle de risingedgebtn

process (clk, resetn)
begin

if (resetn = '1') then

tmp_btn <= '0';


previous_btn <= '0';

elsif (rising_edge(clk)and end_count='1') then

tmp_btn <= btn_0;

previous_btn <= tmp_btn;
end if;
end process;
--Partie combinatoire
rising_btn_0 <= tmp_btn and (not( previous_btn));
```

7. Mettez à jour votre code VHDL et vérifiez votre résultat à la simulation.




Dans cette logique combinatoire, lorsque state_led est '1'. Si rising_btn_0 est '1', cela signifie que le front montant du signal btn_0 a été détecté, donc la LED verte est allumée (s_led_out_V est '1') et la LED rouge est éteinte (s_led_out_R est '0').

Si rising_btn_0 n'est pas actif (rising_btn_0='0'), mais que btn_0 est '1', cela signifie que le bouton est maintenu enfoncé, donc la LED rouge est allumée (s_led_out_R est '1') et la LED verte est éteinte (s_led_out_V est '0'). Enfin, si rising_btn_0 n'est pas actif et que btn_0 est '0', cela signifie que le bouton est relâché, donc la LED rouge est allumée (s_led_out_R est '1') et la LED verte est éteinte (s_led_out_V est '0').

Lorsque state_led est '0', les deux LEDs sont éteintes (s_led_out_R et s_led_out_V sont '0').

8. Créez un module de pilotage d'une LED RGB en RTL. Ce dernier doit permettre de faire clignoter une LED RGB connectée en sortie d'une couleur définie par un code couleur donné en entrée. Le changement de couleur de la LED RGB n'a lieu que si un signal *update* est reçu.




A titre d'exemple voici une table mettant en relation un code couleur avec une couleur de la LED RGB :


Code couleur	Couleur de la LED RGB		
01	Rouge		
10	Verte		
11	Bleue		
00	Eteinte		

Pour créer le module de pilotage d'une LED RGB qui permet de clignoter une led RGB connectée en sortie d'une couleur définie par un code couleur, nous utiliserons un compteur pour contrôler le clignotement de la LED. Nous utiliserons le code couleur fourni : "00" pour

éteint, "01" pour rouge, "10" pour verte, et "11" pour bleue. La partie de la logique combinatoire mappera les différents codes couleur sur les valeurs correspondantes de la LED RGB (rgb_led). Le clignotement de la LED est ajouté en utilisant un compteur (counter2). Le compteur compte jusqu'à une valeur max_count pour allumer la LED, puis l'éteint. Cette valeur peut être ajustée en fonction de la fréquence souhaitée du clignotement.




Son code vhld+testbench donne le résultat suivant :




Sur le chronogramme, on voit bien le changement de color_code qui évolue de 00,01, 10, 11. On remarque que la led rouge est allumé durant end_count=01 et color_code=01. La led verte est allumé durant end_count=10 et color_code=10. La led bleue est allumé durant end count=11 et color code=11. La led éteinte lorsque color code=00

9. Ajouter la logique nécessaire pour piloter les entrées/sorties de votre module.

- Le signal *update* doit recevoir 1 uniquement lorsque le bouton _0 vient d'être appuyé, maintenir le bouton enfoncé ne doit pas maintenir le signal *update* à 1
- Le signal *color_code* doit recevoir soit le code couleur « vert » si le bouton_1 est pressé, il doit recevoir le code couleur « bleu » sinon
- Les LED R, G et B sont connectées avec les couleurs respectives de la LED 0



Pour cette partie, on ajoute un bloc pour le contrôle de l'update, ce bloc est relié au bouton btn_0. Avec un multiplexeur, on gère le signal *color_code qui* doit recevoir soit le code couleur « vert » si le bouton_1 est pressé, et il doit recevoir le code couleur « bleu » sinon. Ce multiplexeur est relié au bouton btn_1. Le module top représente l'ensemble avec le led_driver. Ses signaux d'entrées sont : clk, resetn, btn_0 et btn_1. Le signal de sortie est la led RGB.



10. Ecrivez le code VHDL correspondant à votre architecture.

```
1
          library ieee;
2
          use ieee.std_logic_1164.all;
3
          use ieee.std_logic_unsigned.all;
          use ieee.std_logic_arith;
          entity top is
              port (
                  clk : in std_logic; -- Signal d'horloge
resetn : in std_logic; -- Signal de reset
btn_0 : in std_logic; -- Signal de mise Ä jour
btn_1 : in std_logic; -- Signal de mise Ä jour
10
11
12
                   led_out_RGB : out std_logic_vector(2 downto 0) -- LED RGB
13
14
15
               ):
16 🖨
          end top;
17
18 🖨
          architecture behavioral of top is
19
20
              signal update: std_logic;
21
              signal color_code : std_logic_vector(1 downto 0);
22
              signal s_led_out_RGB : std_logic_vector(2 downto 0);
23
24
              ----RisingEdgebtn
            signal tmp_btn
                                      : std_logic;
26
              signal previous_btn : std logic;
              signal rising_btn_0 : std_logic;
28
29
            --Declaration de led driver
30 ⊜
          component led_driver
31
32
              port (
                   clk : in std_logic; -- Signal d'horloge
resetn : in std_logic; -- Signal de reset
update : in std_logic; -- Signal de mise Ā jour
color_code : in std_logic_vector(1 downto 0);
33
3.4
35
36
                   led_out_RGB : out std_logic_vector(2 downto 0) -- LED Red
37
38
               );
39
40 🖨
          end component;
41
42
          begin
43
          Ledriver : led_driver
45
          port map (
46
                        clk => clk,
47
                        resetn=>resetn,
                        update => update,
48
                         color code => color code,
49
                         led_out_RGB => s_led_out_RGB
50
51 🖒
                   );
52
5.3
          --- process sÃ@quentielle du risingbtn 0
    --- process séquentielle du risingbtn_0
         process (clk, resetn)
            if (resetn = '1') then
                tmp_btn <= '0';
previous_btn <= '0';</pre>
            elsif (rising_edge(clk)) then
                              <= btn 0;
                tmp btn
                 previous_btn <= tmp_btn;
000000
            end if;
        end process;
           -Partie de la partie combinatoire
         rising_btn_0 <= not(tmp_btn) and ( previous_btn);
         update<= rising_btn_0;
         -- partie combinatoire des couleurs color_code
            color_code<="10" when (btn 1='1')
0
      -- gestion des couleurs de sortie avec le signal interne s led out entre la FSM et la couleur
    led_out_RGB <=s_led_out_RGB;</pre>
    end behavioral;
```


11. Ecrivez un testbench pour tester votre design.

```
1
        library ieee;
2
        use ieee.std_logic_1164.all;
3
        use ieee.std logic unsigned.all;
        use ieee.std logic arith;
5
7 🖨
        entity tb_top is
        end tb_top ;
8 🖨
9
10 🖨
        architecture behavioral of tb_top is
11
12
           -- signaux de top
13
           signal resetn
                              : std logic := '0';
          signal clk
14
                             : std_logic := '0';
          signal btn_0 : std_logic := '0';
signal btn_1 : std_logic := '0';
15
16
            signal led_out_RGB: std_logic_vector(2 downto 0); -- état des leds
17
18
19
20
            -- Les constantes suivantes permette de definir la frequence de l'horloge
21
            constant hp : time := 5 ns; --demi periode de 5ns
            constant period : time := 2*hp; --periode de 10ns, soit une frequence de 100Hz
22
23
24
            constant max_count : integer :=4;
25
            constant nb_bit : integer := 3;
26
27
            --Déclaration du composant fsm
28 🖨
           component top
              port (
29 !
30
               clk : in std_logic; -- Signal d'horloge
resetn : in std_logic; -- Signal de reset
31
32
                        --a completer
              btn 0
                          : in std_logic; -- Signal de mise à jour
33
34
              btn_1 : in std_logic; -- Signal de mise à jour
35
               led_out_RGB : out std logic vector(2 downto 0) -- LED RGB
36
37
                );
38 ⊖
           end component;
39
40
            begin
41 👨
            dut: top
42
              port map (
                  clk => clk,
44
                  resetn => resetn, -- Signal de reset
45
                       --a completer
46
                    btn_0 => btn_0 ,
                                         -- Bouton d'entrée
                     btn_1 => btn_1 ,
47
                   led out RGB => led out RGB -- LED rouge
49
50 🖨
               );
51
52
            --Simulation du signal d'horloge en continue
53 ⊝
            process
54
            begin
```


```
52
             --Simulation du signal d'horloge en continue
53 🖯
           proces
begin
54
55 O
56 O
           wait for hp;
clk <= not clk;</pre>
57
58 🖨
            end process;
59
      process
61
            begin
62
63
         -- Resetn
64 O
65 O
66 O
           resetn <= '1';
            wait for 10 ns;
               resetn<='0';
67
            -- Verifions l'état initial idle (LED éteinte)
68
           btn_1<='1';
wait fo
69
    0
71
                wait for 80ns;
72
                btn 0<='1';
73
                wait for 80ns;
74
         -- Verifions l'état state 1 (LED verte
75
76
     0
               wait for 50 ns;
77
           btn_1<='0';
78
     0
79
                wait for 80ns;
     0
80
               btn_0<='0';
     0
81
                wait for 80ns;
82
         -- Verifions l'état state 1 (LED bleue)
83
84
               btn 0<='1';
85
               wait for 50 ns;
86
87
                btn_1<='1';
88
            btn_1<='1';
wait for 40ns,
btn_0<='0';
wait for 80ns;</pre>
89 | 0 |
                wait for 40ns;
    0
90
     0
91
92
                btn_0<='1';
93
94
         --Pour finir la simulation
    O wait;
95
96 end process;
97
98 🖒
        end behavioral;
```

12. Vérifier votre résultat à la simulation.

On observe bien le rising_btn qui évolue lorsqu'on appui sur le btn_1 et btn_0. Le signal *update* doit recevoir 1 uniquement lorsque le rising_btn vient d'être appuyé. Le signal *color_code* doit reçoit bien le code couleur « vert » si le btn_1 est pressé, et le code couleur « bleu » sinon. Le chronogramme ci-dessous prouve le bon fonctionnement de la simulation.



13. Réalisez une synthèse et étudiez le rapport de synthèse, les ressources utilisées doivent correspondre à votre schéma RTL.



Le schéma est représenté ci-dessus. On retrouve bien notre module Led_driver dans le quel se trouve notre counter_unit et le compteur de la gestion du clignotement.

Les ressources correspondent bien à ce que nous avons utilisé pour notre schéma RTL.

```
Start RTL Component Statistics

Detailed RTL Component Info:
+---Adders:
2 Input 3 Bit Adders:= 1
+---Registers:
3 Bit Registers:= 2
1 Bit Registers:= 4
+---Muxes:
2 Input 3 Bit Muxes:= 2
5 Input 3 Bit Muxes:= 1
2 Input 2 Bit Muxes:= 1
```

Les éléments utilisés sont répertoriés ici.

```
Start Writing Synthesis Report
Report BlackBoxes:
| |BlackBox name |Instances |
+-+-----
Report Cell Usage:
     |Cell |Count |
1
   |BUFG | 1|
   |LUT1 |
12
|3 |LUT2 | 5|
|4 |LUT4 | 1|
   |FDCE |
15
              8 |
16
     |IBUF |
|7 |OBUF |
             3|
```

14. Effectuez le placement routage et étudiez les rapports.

Connexion des différents ports dans le fichier de contraintes.

Le rapport de temps est le suivant :

	Clock Summary			
-	Clock dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSCAN.bscan_inst/TCK sys_clk_pin	Waveform(ns) 	Period(ns) 33.000 10.000	Frequency (MHz) 30.303 100.000

On vérifie bien que la période est à 10ns et la fréquence est de 100MHz.

Les valeurs dans le THS et TNS sont à 0, il n'y a pas de violation du set up et du hold. Pas de métastabilité.



Le chemin critique est :

Slack (MET): 25.899ns (required time - arrival time)

Source:

dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state_reg[2]/C(rising edge-triggered cell FDRE clocked by dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SERIES7_BSC AN.bscan_inst/TCK {rise@0.000ns fall@16.500ns period=33.000ns})

Destination:

 $\label{local_bound} dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_N_EXT_BSCAN.bscan_switch/portno_temp_reg[0]/D$

```
Max Delay Faths


Slack (MET): 25.895ms (required time - arrival time)

Source: dbp_hub/inst/BSCANID.u_xsdm_id/SWITCH_N_EXT_BSCAN.bscan_switch/state_reg[2]/C

(rising_edge=ritogered cell TPGE=cloched by dbg_hub/inst/BSCANID.u_xsdm_id/SWITCH_N_EXT_BSCAN.bscan_inst/SEGREST_BSCAN.bscan_inst/TCK (rise80.000ms fall816.500ms period=33.000ms))


Destination: dbg_hub/inst/BSCANID.u_xsdm_id/SWITCH_N_EXT_BSCAN.bscan_switch/portno_temp_reg[0]/D
```

15. Générez le bitstream et vérifiez que vous avez le comportement attendu sur carte.




La simulation du bitstream donne les résultats suivants.


Aucun bouton appuyé.



Lorsque j'appuie sur le btn_1 =1, la led verte clignote.



Lorsque j'appuie sur le btn_0 =1, la led bleue clignote.



La vidéo de démonstration pour l'illustrer.