

Arora V 时钟资源(Clock) 用户指南

UG306-1.0.4, 2024-08-09

版权所有 © 2024 广东高云半导体科技股份有限公司

GO₩IN高云、Gowin、晨熙以及高云均为广东高云半导体科技股份有限公司注册商标,本手册中提到的其他任何商标,其所有权利属其拥有者所有。未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止反言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明			
2023/04/20	1.0	初始版本。			
2023/09/12	1.0.1	更新表 5-13 PLLA 参数介绍中 FCLKIN 的取值范围。			
2024/02/02	1.0.2	新 4.4.1 原语介绍,新增 DLLDLY 单步延时时间的描述。			
2024/07/05	1.0.3	增加 PLL PhaseShift 应用描述。			
		● 增加 OSCB 模块内容;			
2024/08/09	1.0.4	● 更新适用器件内容;			
		● 增加 DHCE 驱动连接规则。			

i

目录

目	录	i
图	目录	iii
表	目录	v
•	关于本手册	
•	1.1 手册内容	
	1.2 相关文档	
	1.3 术语、缩略语	
_	1.4 技术支持与反馈	
2	概述	
	2.1 全局时钟	3
	2.2 高速时钟	3
3	全局时钟	4
	3.1 DCE	4
	3.1.1 原语介绍	4
	3.1.2 IP 调用	5
	3.2 DCS	7
	3.2.1 原语介绍	7
	3.2.2 IP 调用	10
4	高速时钟	. 13
	4.1 DHCE	13
	4.1.1 原语介绍	13
	4.1.2 IP 调用	15
	4.2 CLKDIV2	17
	4.2.1 原语介绍	17
	4.2.2 IP 调用	18
	4.3 CLKDIV	
	4.3.1 原语介绍	19
	4.3.2 IP 调用	21

	4.4 DLLDLY	23
	4.4.1 原语介绍	23
	4.4.2 IP 调用	26
5	系统时钟	28
	5.1 PLL	28
	5.1.1 原语介绍	28
	5.1.2 IP 调用	58
	5.2 PLLA	61
	5.2.1 原语介绍	61
	5.2.2 IP 调用	85
	5.3 DQS	86
	5.3.1 原语介绍	86
	5.4 DDRDLL	91
	5.4.1 原语介绍	91
	5.4.2 IP 调用	94
6	晶振时钟	97
	6.1 OSC	97
	6.1.1 原语介绍	97
	6.1.2 IP 调用	98
	6.2 OSCA	100
	6.2.1 原语介绍	100
	6.2.2 IP 调用	101
	6.3 OSCB	103
	6.3.1 原语介绍	103
	6.3.2 IP 调用	105

图目录

图 3-1 DCE 端口示意图	4
图 3-2 DCE 的 IP Customization 窗口结构	6
图 3-3 DCS 端口示意图	7
图 3-4 Non-Glitchless 模式时序图	9
图 3-5 DCS mode: RISING 时序图	10
图 3-6 DCS mode: FALLING 时序图	10
图 3-7 DCS mode: CLK0_GND 时序图	10
图 3-8 DCS mode: CLK0_VCC 时序图	10
图 3-9 DCS 的 IP Customization 窗口结构	11
图 4-1 DHCE 端口示意图	13
图 4-2 DHCE 的 IP Customization 窗口结构	16
图 4-3 CLKDIV2 端口示意图	17
图 4-4 CLKDIV2 的 IP Customization 窗口结构	18
图 4-5 CLKDIV 端口示意图	19
图 4-6 CLKDIV 的 IP Customization 窗口结构	22
图 4-7 DLLDLY 端口示意图	23
图 4-8 DLLDLY 的 IP Customization 窗口结构	26
图 5-1 PLL 示意图	29
图 5-2 PLL 端口示意图	31
图 5-3 通道 1 占空比微调时序图(微调方向为 1'b1,步数 1)	46
图 5-4 通道 1 占空比微调时序图(微调方向为 1'b0,步数为 1)	47
图 5-5 PLL 的 IP Customization 窗口结构	58
图 5-6 PLLA 示意图	62
图 5-7 PLLA 端口示意图	63
图 5-8 通道 1 占空比微调时序图(微调方向为 1'b1,步数 1)	76
图 5-9 通道 1 占空比微调时序图(微调方向为 1'b0,步数为 1)	76
图 5-10 PLLA 的 IP Customization 窗口结构	85
图 5-11 DQS 端口示意图	86
图 5-12 DDRDLL 端口示意图	91

图 5-13 DDRDLL 的 IP Customization 窗口结构	95
图 6-1 OSC 端口示意图	97
图 6-2 OSC 的 IP Customization 窗口结构	99
图 6-3 OSCA 端口示意图	100
图 6-4 OSCA 的 IP Customization 窗口结构	102
图 6-5 OSCB 端口示意图	103
图 6-6 OSCB 的 IP Customization 窗口结构	106

UG306-1.0.4 iv

表目录

表 1-1 术语、缩略语	1
表 3-1 DCE 端口介绍	4
表 3-2 DCS 端口介绍	8
表 3-3 DCS 参数介绍	8
表 4-1 DHCE 端口介绍	13
表 4-2 CLKDIV2 端口介绍	17
表 4-3 CLKDIV 端口介绍	20
表 4-4 CLKDIV 参数介绍	20
表 4-5 DLLDLY 端口介绍	23
表 4-6 DLLDLY 参数介绍	24
表 5-1 PLL 适用器件	28
表 5-2 PLL 端口介绍	32
表 5-3 PLL 参数介绍	34
表 5-4 IDIV 对应关系	42
表 5-5 FBDIV 对应关系	43
表 5-6 ODIV0 整数分频对照表	43
表 5-7 ODIV0 小数分频对照表	44
表 5-8 MDIV 整数分频对应关系	44
表 5-9 MDIV 小数分频对应关系	44
表 5-10 PLL 占空比微调对照表	46
表 5-11 PLLA 适用器件	61
表 5-12 PLLA 端口介绍	64
表 5-13 PLLA 参数介绍	65
表 5-14 IDIV 对应关系	72
表 5-15 FBDIV 对应关系	72
表 5-16 ODIV0 整数分频对照表	72
表 5-17 ODIV0 小数分频对照表	73
表 5-18 MDIV 整数分频对应关系	73
表 5-19 MDIV 小数分频对应关系	74

表 5-20 PLLA 占空比微调对照表	75
表 5-21 DQS 端口介绍	87
表 5-22 DQS 参数介绍	88
表 5-23 DDRDLL 端口介绍	92
表 5-24 DDRDLL 参数介绍	92
表 6-1 OSC 适用器件	97
表 6-2 OSC 端口介绍	98
表 6-3 OSC 参数介绍	98
表 6-4 OSCA 适用器件	100
表 6-5 OSCA 端口介绍	100
表 6-6 OSCA 参数介绍	101
表 6-7 OSCB 适用器件	103
表 6-8 OSCB 端口介绍	103
表 6-9 OSCB 参数介绍	104

1 关于本手册 1.1 手册内容

1 关于本手册

1.1 手册内容

本文档介绍了高云[®]半导体 Arora V FPGA 产品的时钟资源的功能、原语定义及使用方法。

1.2 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com.cn</u>可以下载、查看以下相关文档:

- DS981, Arora V 138K & 75K FPGA 产品数据手册
- DS1225, Arora V 60K FPGA 产品数据手册
- DS1103, Arora V 25K FPGA 产品数据手册
- DS1118, Arora V 15K FPGA 产品数据手册
- SUG100, Gowin 云源软件用户指南

1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义	
CLKDIV	Clock Divider	时钟分频器	
CLKDIV2	Clock Divider 2	高速时钟分频器	
DCE	Dynamic Clock Enable	动态时钟使能	
DCS	Dynamic Clock Selector	动态时钟选择器	
DHCE	Dynamic HCLK Clock Enable	动态高速时钟使能	
DLLDLY	DLL Delay	DLL 延迟	
DQS	Bidirectional Data Strobe Circuit for DDR Memory	DDR 存储器双向数据选通电路	
GCLK	Global Clock	全局时钟	
HCLK	High-speed Clock	高速时钟	

UG306-1.0.4 1(107)

1 关于本手册 1.4 技术支持与反馈

术语、缩略语	全称	含义
LW	Long Wire	长线
OSC	Oscillator	晶体振荡器
PCLK	Primary Clock	主时钟
PLL	Phase-locked Loop	锁相环
SSC	Spread Spectrum Clocking	扩频时钟

1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

UG306-1.0.4 2(107)

2 概述 2.1 全局时钟

2 概述

本章介绍了高云[®]半导体 Arora V FPGA 产品的时钟资源,包括专用的时钟输入以及时钟布线资源。时钟的基础设施提供了一系列低电容、低偏移互连线,非常适合承载高频信号,最大限度地减少时钟偏差和提高性能,可应用于所有的时钟信号。

时钟资源对 FPGA 高性能的应用至关重要。Arora V FPGA 产品提供了专用全局时钟网络 GCLK (包括 PCLK 和 LW),直接驱动器件全局。除了GCLK 资源,还提供了锁相环(PLL)、高速时钟 HCLK 和 DDR 存储器接口数据脉冲时钟 DQS 等时钟资源。

2.1 全局时钟

GCLK 又分 PCLK 和 LW。PCLK 可实现对全局的驱动。LW 一方面可以用作控制线,给 DFF 提供时钟使能(CE)、置复位(SET/RESET)信号,另一方面,还可以用作逻辑绕线,作为普通数据信号使用。

2.2 高速时钟

Arora V FPGA 产品的高速时钟 HCLK,具有低抖动和低偏差性能,可以支持 I/O 完成高性能数据传输,是专门针对源时钟同步的数据传输接口而设计的。一个 Bank 支持四路 HCLK。

UG306-1.0.4 3(107)

 3 全局时钟
 3.1 DCE

3 全局时钟


3.1 DCE

3.1.1 原语介绍

DCE 具有动态时钟控制功能,允许内部逻辑动态启用或禁用 GCLK 网络。当禁用 GCLK 时钟网络时,由该时钟驱动的所有逻辑都不再翻转,从而降低器件的总功耗。

端口示意图

图 3-1 DCE 端口示意图



端口介绍

表 3-1 DCE 端口介绍

端口名	I/O	描述	
CLKIN	Input	时钟输入信号	
CE	Input	时钟使能信号,高电平有效。	
CLKOUT	Output	时钟输出信号	

原语例化

可以直接实例化原语。

Verilog 例化:

DCE uut (

.CLKIN(clkin),

UG306-1.0.4 4(107)

3 全局时钟 3.1 DCE

```
.CE(ce),
      .CLKOUT(clkout)
  );
VHDL 例化:
  COMPONENT DCE
       PORT(
             CLKOUT:OUT std_logic;
             CE:IN std_logic;
             CLKIN:IN std_logic
       );
  END COMPONENT;
  uut:DCE
  PORT MAP(
     CLKIN=>clkin,
     CLKOUT=>clkout,
     CE=>ce
  );
```

3.1.2 IP 调用

在 IP Core Generator 界面中单击 "DCE",界面右侧会显示 DCE 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"DCE",弹出 DCE 的"IP Customization"窗口,该窗口包括"General"配置框和端口显示框图,如下图 3-2 所示。

UG306-1.0.4 5(107)

3 全局时钟 3.1 DCE




图 3-2 DCE 的 IP Customization 窗口结构

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。

- Device: 显示已配置的 Device 信息:
- Device Version: 显示已配置的 Device Version 信息:
- Part Number:显示已配置的 Part Number 信息;
- Language: 配置产生的 IP 设计文件的硬件描述语言。选择右侧下 拉列表框,选择目标语言,支持 Verilog 和 VHDL;
- File Name: 配置产生的 IP 设计文件的文件名。在右侧文本框可重新编辑文件名称;
- Module Name:配置产生的 IP 设计文件的 module name。在右侧 文本框可重新编辑模块名称。Module Name 不能与原语名称相同, 若相同,则报出 Error 提示;
- Create In: 配置产生的 IP 设计文件的目标路径。可在右侧文本框中重新编辑目标路径,也可通过文本框右侧选择按钮选择目标路径。

2. 端口显示框图

端口显示框图显示 IP Core 的配置结果示例框图,如图 3-2 所示。

UG306-1.0.4 6(107)

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_dce.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 DCE:
- IP 设计使用模板文件 "gowin_dce_tmp.v",为用户提供 IP 设计使用模板文件:
- IP 配置文件: "gowin_dce.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

3.2 DCS

3.2.1 原语介绍

DCS,动态时钟选择器,CLKOUT可以在四个时钟输入之间进行动态切换。

功能描述


DCS 存在两种时钟切换模式,分别是"Non-Glitchless"和"Glitchless"模式。

在 Non-Glitchless 模式下,DCS 的作用类似于常规多路复用器,仅通过 CLKSEL 信号切换时钟信号,允许输出上的毛刺,实际情况取决于切换的时间。

在 Glitchless 模式下,通过参数 DCS_MODE 设置模式,配置 CLKSEL 信号动态切换时钟信号,可以避免输出时钟上的毛刺。

端口示意图

图 3-3 DCS 端口示意图



UG306-1.0.4 7(107)

端口介绍

表 3-2 DCS 端口介绍

端口名	I/O	描述	
CLKIN0	Input	时钟输入信号 0	
CLKIN1	Input	时钟输入信号 1	
CLKIN2	Input	时钟输入信号 2	
CLKIN3	Input	时钟输入信号 3	
CLKSEL	Input	时钟选择信号	
		强制模式选择	
SELFORCE	Input	● 0: glitchless 模式	
		● 1: Non-glitchless 模式	
CLKOUT	Output	时钟输出信号	

参数介绍

表 3-3 DCS 参数介绍

参数名	取值范围	默认值	描述
DCS_MODE	"CLK0", "CLK1", "CLK2", "CLK3", "GND", "VCC", "RISING", "FALLING", "CLK0_GND", "CLK1_GND", "CLK2_GND", "CLK3_GND", "CLK0_VCC", "CLK1_VCC", "CLK2_VCC", "CLK3_VCC"	"RISING"	设置 DCS 模式

原语例化

可以直接实例化原语。

Verilog 例化:

UG306-1.0.4 8(107)


Vhdl 例化: **COMPONENT DCS** GENERIC(DCS MODE:string:="RISING"); PORT(CLK0:IN std logic; CLK1:IN std logic; CLK2:IN std_logic; CLK3:IN std logic; CLKSEL: IN std logic vector(3 downto 0); SELFORCE: IN std logic; CLKOUT:OUT std logic); **END COMPONENT;** uut:DCS GENERIC MAP(DCS MODE=>"RISING") PORT MAP(CLK0=>clk0, CLK1=>clk1, CLK2=>clk2, CLK3=>clk3, CLKSEL=>clksel, SELFORCE=>selforce, CLKOUT=>clkout

时序图

);

Non-Glitchless 模式时序如图 3-4 所示,CLKSEL[3]~CLKSEL[0]分别对应选择 CLKIN3~CLKIN0,高电平有效,转换时序相同。

图 3-4 Non-Glitchless 模式时序图



Glitchless 模式时序如图 3-5、图 3-6、图 3-7 和图 3-8 所示,用

UG306-1.0.4 9(107)

CLKSEL[3]~CLKSEL[0]分别对应选择 CLKIN3~CLKIN0,转换时序相同。

图 3-5 DCS mode: RISING 时序图




图 3-6 DCS mode: FALLING 时序图




图 3-7 DCS mode: CLK0_GND 时序图





图 3-8 DCS mode: CLK0_VCC 时序图



3.2.2 IP 调用

在 IP Core Generator 界面中单击"DCS", 界面右侧会显示 DCS 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"DCS",弹出 DCS 的"IP Customization"窗口,该窗口包括"General"配置框、"Options"配置框和端口显示框图,如图 3-9 所示。

UG306-1.0.4 10(107)




图 3-9 DCS 的 IP Customization 窗口结构

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。DCS 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

2. Options 配置框

Options 配置框用于用户自定义配置 IP, Options 配置框如图 3-9 所示。

- Glitchless Mode: 使能/失能 Glitchless 模式。
- DCS Mode: 设置 DCS 模式。
- 3. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 3-9 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_dcs.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 DCS:
- IP 设计使用模板文件 "gowin_dcs_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_dcs.ipc",用户可加载该文件对 IP 进行配置。

注!

UG306-1.0.4 11(107)

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 12(107)

4 高速时钟


4.1 DHCE

4.1.1 原语介绍

DHCE 可动态地打开/关闭 HCLK 高速时钟信号。

端口示意图

图 4-1 DHCE 端口示意图



端口介绍

表 4-1 DHCE 端口介绍

端口名	I/O	描述	
CLKIN	input	时钟输入信号	
CEN	input	时钟使能输入信号,低电平有效。	
CLKOUT	output	时钟输出信号	

连接规则

- DHCE 的输出可连接至 IOLOGIC 的 FCLK;
- DHCE 的输出可连接至 CLKDIV 的 HCLKIN;
- DHCE 的输出可连接至 DQS 的 FCLK;
- DHCE 的输出可连接至 PLL/PLLA 的 CLKIN、CLKFB;
- DHCE 的输出可连接至 DDRDLL 的 CLKIN;
- DHCE 的输出可连接至 CLKDIV2 的 HCLKIN。

UG306-1.0.4 13(107)

原语例化

可以直接实例化原语。

```
Verilog 例化:

DHCE uut (

.CLKIN(clkin),

.CEN(cen),

.CLKOUT(clkout)
);
```

UG306-1.0.4 14(107)

```
VhdI 例化:
COMPONENT DHCE
PORT(
CLKOUT:OUT std_logic;
CEN:IN std_logic;
CLKIN:IN std_logic
);
END COMPONENT;
uut:DHCE
PORT MAP(
CLKIN=>clkin,
CLKOUT=>clkout,
CEN=>cen
);
```

4.1.2 IP 调用

在 IP Core Generator 界面中单击 "DHCE",界面右侧会显示 DHCE 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"DHCE",弹出 DHCE 的"IP Customization"窗口,该窗口包括"General"配置框和端口显示框图,如图 4-2 所示。

UG306-1.0.4 15(107)




图 4-2 DHCE 的 IP Customization 窗口结构

- 1. General 配置框
 - General 配置框用于配置产生的 IP 设计文件的相关信息。DHCE 的 General 配置框的使用与 DCE 模块类似,请参考 <u>3.1.2 IP 调用</u>。
- 2. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 4-2 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_dhce.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 DHCE;
- IP 设计使用模板文件 "gowin_dhce_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_dhce.ipc",用户可加载该文件对IP 进行配置。注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 16(107)

4 高速时钟 4.2 CLKDIV2

4.2 CLKDIV2

4.2.1 原语介绍


CLKDIV2 为时钟分频器,实现时钟的二分频调整。CLKDIV2 的输出只能驱动 IOLOGIC 的 FCLK、PLL 的 CLKIN 和 CLKFB、DQS 的 FCLK、CLKDIV 的 HCLKIN 和 DDRDLL 的 CLKIN。

功能描述

CLKDIV2 为高速时钟分频模块,生成与输入时钟相位一致的 2 分频时钟。

端口示意图

图 4-3 CLKDIV2 端口示意图



端口介绍

表 4-2 CLKDIV2 端口介绍

端口名	I/O	描述
HCLKIN	Input	时钟输入信号
RESETN	Input	异步复位信号,低电平有效。
CLKOUT	Output	时钟输出信号

原语例化

可以直接实例化原语。

Verilog 例化:

UG306-1.0.4 17(107)

4 高速时钟 4.2 CLKDIV2

```
RESETN:IN std_logic;
CLKOUT:OUT std_logic
);
END CONPONENT;
uut:CLKDIV2
PORT MAP(
HCLKIN=>hclkin,
RESETN=>resetn,
CLKOUT=>clkout
);
```


4.2.2 IP 调用

在 IP Core Generator 界面中单击 "CLKDIV2",界面右侧会显示 CLKDIV2 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"CLKDIV2",弹出 CLKDIV2 的 "IP Customization"窗口,该窗口包括"General"配置框和端口显示框图,如图 4-4 所示。

图 4-4 CLKDIV2 的 IP Customization 窗口结构



3. General 配置框 General 配置框用于配置产生的 IP 设计文件的相关信息。CLKDIV2 的

UG306-1.0.4 18(107)

4.3 CLKDIV

General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

4. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 4-4 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_clkdiv2.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 CLKDIV2:
- IP 设计使用模板文件 "gowin_clkdiv2_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_clkdiv2.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

4.3 CLKDIV

4.3.1 原语介绍


CLKDIV 为时钟分频器,实现时钟频率调整。

功能描述

CLKDIV 为高速时钟分频模块,生成和输入时钟相位一致的分频时钟,用于 IO 逻辑。

端口示意图

图 4-5 CLKDIV 端口示意图



UG306-1.0.4 19(107)

4 高速时钟 4.3 CLKDIV

端口介绍

表 4-3 CLKDIV 端口介绍

端口名	I/O	描述	
HCLKIN	Input	nput 时钟输入信号	
RESETN	Input	异步复位信号,低电平有效,其中对 DIV_MODE 为 1 不起作用。	
CALIB	Input	CALIB 输入信号,调整输出时钟。	
CLKOUT	Output	时钟输出信号	

其中, CALIB 信号可以和 IOLOGIC 中的 CALIB 配合使用,具体功能如下:

- 2分频时,每2个下降沿调整一次相位,每次调整 180 度,2次调整为一个周期:
- 3分频时,每2个下降沿调整一次相位,每次调整约120度,3次调整为一个周期;
- 3.5 分频时,每 1 个下降沿调整一次相位,每次调整约 102.8 度,7 次 调整为一个周期:
- 4分频时,每2个下降沿调整一次相位,每次调整90度,4次调整为一个周期:
- 5分频时,每2个下降沿调整一次相位,每次调整约72度,5次调整为一个周期;
- 6分频时,每2个下降沿调整一次相位,每次调整约60度,6次调整为一个周期;
- 7分频时,每2个下降沿调整一次相位,每次调整约51.4度,7次调整 为一个周期:
- 8分频时,每2个下降沿调整一次相位,每次调整约45度,8次调整为一个周期;
- 1分频时,调整无效。

参数介绍

表 4-4 CLKDIV 参数介绍

参数名	取值范围	默认值	描述
DIV_MODE	1,2,3,3.5,4,5,6,7,8	2	设置时钟分频系数

原语例化

可以直接实例化原语。

Verilog 例化:

UG306-1.0.4 20(107)

4 高速时钟 4.3 CLKDIV

```
CLKDIV uut (
      .HCLKIN(hclkin),
      .RESETN(resetn),
      .CALIB(calib),
      .CLKOUT(clkout)
  );
  defparam clkdiv_inst.DIV_MODE="2";
VHDL 例化:
  COMPONENT CLKDIV
         GENERIC(
              DIV MODE:STRING:="2"
              );
         PORT(
              HCLKIN:IN std_logic;
              RESETN: IN std logic;
              CALIB:IN std_logic;
              CLKOUT:OUT std logic
         );
  END CONPONENT:
     uut:CLKDIV
         GENERIC MAP(
                  DIV_MODE=>"2"
                  )
         PORT MAP(
                  HCLKIN=>hclkin,
                  RESETN=>resetn.
                  CALIB=>calib,
                  CLKOUT=>clkout
        );
```

4.3.2 IP 调用

IP Core Generator 界面中单击 "CLKDIV", 界面右侧会显示 CLKDIV 的相关信息概要。

IP 配置


在 IP Core Generator 界面中,双击 "CLKDIV",弹出 CLKDIV 的"IP Customization"窗口,该窗口包括"General"配置框、"Options"配置框

UG306-1.0.4 21(107)

4.3 CLKDIV

和端口显示框图,如图 4-6 所示。

图 4-6 CLKDIV 的 IP Customization 窗口结构



1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。CLKDIV 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

- 2. Options 配置框
 - Options 配置框用于用户自定义配置 IP,Options 配置框如图 4-6 所示。
 - Division Factor: 除決因子。
 - Calibration:校准时钟使能/失能选项。
- 3. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 4-6 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_clkdiv.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 CLKDIV;
- IP 设计使用模板文件 "gowin_clkdiv_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_clkdiv.ipc",用户可加载该文件对 IP 进行配置。

UG306-1.0.4 22(107)

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

4.4 DLLDLY

4.4.1 原语介绍

DLLDLY 为时钟延时模块,依据 CSTEP 或 DLLSTEP 信号对输入时钟进行调整,得到该时钟的延时调整输出。

功能描述


DLLDLY 根据 CSTEP 或 DLLSTEP 产生对应相位的延时,得到基于 CLKIN 的延时输出。根据 CSTEP 或 DLLSTEP 计算延时时,单步的延时时间约为 12.5ps。延时调整支持静态模式、动态模式和自适应模式。

注!

GW5A-25 A 版/ GW5AS-25 A 版/ GW5AR-25 A 版器件不支持自适应模式。

端口示意图

图 4-7 DLLDLY 端口示意图



端口介绍

表 4-5 DLLDLY 端口介绍

端口名	I/O	描述	
CLKOUT	Output	时钟输出信号	
FLAG	Output	自适应模式时输出标志,用以表示动态 调整延时的 under-flow 或 over-flow。	
DLLSTEP[7:0]	Input	延时步长输入信号,来源为 DDRDLL。	
CLKIN	Input	时钟输入信号	
CSTEP[7:0]	Input	可来自 CIU 绕线的延时步长输入信号	
LOADN	Input	控制加载延时步长 ● 0: 加载延时步长; ● 1: 动态调整延时	

UG306-1.0.4 23(107)

端口名	I/O	描述
MOVE	Input	自适应模式时,MOVE 为下降沿时动态 调整延时,每个脉冲移动一个延时步 长。

参数介绍

表 4-6 DLLDLY 参数介绍

参数名	参数类型	取值范围	默认值	描述
DLY_SIGN	Binary	1'b0,1'b1	1'b0	设置调整延时的符号: 1'b0:'+' 1'b1: '-'
DLY_ADJ	Integer	0~255	0	延时调整设置: DLY_SIGN =0 DLY_ADJ; DLY_SIGN =1 - DLY_ADJ
STEP_SEL	Binary	1'b0,1'b1	1'b0	1'b0:DLLSTEP 1'b1:CSTEP
ADAPT_EN	String	"FALSE"、 "TRUE"	"FALSE"	自适应模式使能
DYN_DLY_ EN	String	"FALSE"、 "TRUE"	"FALSE"	动态模式使能

原语例化

可以直接实例化原语。

Verilog 例化:

```
DLLDLY uut (
    .CLKIN(clkin),
    .DLLSTEP(dllstep[7:0]),
    .CSTEP(cstep[7:0]),
    .LOADN(loadn),
    .MOVE(move),
    .CLKOUT(clkout),
    .FLAG(flag)
);
defparam dlldly_0.DLY_SIGN=1'b0;
defparam dlldly_0.DLY_ADJ=0;
defparam dlldly_0.DYN_DLY_EN="FALSE";
defparam dlldly_0.ADAPT_EN="FALSE";
```

UG306-1.0.4 24(107)

```
defparam dlldly_0.STEP_SEL=1'b0;
VHDL 例化:
  COMPONENT DLLDLY
         GENERIC(
                   DLY SIGN:bit:='0';
                   DLY_ADJ:integer:=0;
                   DYN_DLY_EN : string := "FALSE" ;
                  ADAPT EN: string := "FALSE";
                   STEP SEL:bit:='0'
         );
             PORT(
                   DLLSTEP:IN std_logic_vector(7 downto 0);
                   CLKIN:IN std_logic;
                   CSTEP:IN std_logic_vector(7 downto 0);
                   LOADN, MOVE: IN std logic;
                   CLKOUT:OUT std logic;
                   FLAG:OUT std_logic
            );
  END COMPONENT;
  uut:DLLDLY
     GENERIC MAP(
                    DLY_SIGN=>'0',
                    DLY ADJ=>0,
                    DYN_DLY_EN=> "FALSE",
                    ADAPT EN=> "FALSE",
                    STEP SEL=>'0'
     )
     PORT MAP(
        DLLSTEP=>dllstep,
        CLKIN=>clkin,
        CSTEP=>cstep,
        LOADN=>loadn,
        MOVE=>move,
        CLKOUT=>clkout,
        FLAG=>flag
```

UG306-1.0.4 25(107)

);


4.4.2 IP 调用

在 IP Core Generator 界面中单击 "DLLDLY",界面右侧会显示 DLLDLY 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"DLLDLY",弹出 DLLDLY 的"IP Customization"窗口,该窗口包括"General"配置框、"Options"配置框和端口显示框图,如图 4-8 所示

图 4-8 DLLDLY 的 IP Customization 窗口结构



- 1. General 配置框
 - General 配置框用于配置产生的 IP 设计文件的相关信息。DLLDLY 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。
- 2. Options 配置框

Options 配置框用于用户自定义配置 IP,Options 配置框如图 4-8 所示。

- Delay Sign:设置调整延时的符号。
- Delay Mode: 设置延时模式
- Delay Step:设置延时步长

UG306-1.0.4 26(107)

- Delay Source: 延时来源
- 3. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 4-8 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_dlldly.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 DLLDLY;
- IP 设计使用模板文件 "gowin_dlldly_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_dlldly.ipc",用户可加载该文件对 IP 进行配置。 注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 27(107)

 5 系统时钟
 5.1 PLL

5 系统时钟

5.1 PLL

5.1.1 原语介绍

Arora V FPGA 提供了锁相环 PLL,支持 7 路时钟输出,每路时钟可独立基于给定的参考输入时钟进行时钟频率、相位和占空比调整。

适用器件

表 5-1 PLL 适用器件


家族	系列	器件		
晨熙®	GW5AT	GW5AT-138, GW5AT-75		
	GW5AST	GW5AST-138		
	GW5A	GW5A-138		
	GW5AS	GW5AS-138		

功能描述

PLL 模块的结构框图如图 5-1 所示。

UG306-1.0.4 28(107)

图 5-1 PLL 示意图



PLL 可基于给定的参考输入时钟进行时钟频率调整、相位调整、占空比调整来产生不同频率、相位和占空比的输出时钟。CLKOUT0 和CLKFBOUT 支持 1/8 小数频率调整,CLKOUT0~CLKOUT3 支持动静态微调占空比。同时 PLL 支持 CLKOUT6 到 CLKOUT4 的内部级联,支持 SSC功能,支持时钟去歪斜以实现 CLKIN 和 CLKOUT 的对齐。

若要得到正确的时钟输出,输入时钟频率必须按照 *FPGA 产品数据手* 册中描述的频率范围进行设置。

PLL 可以对输入时钟 CLKIN 进行频率调整 (倍频和分频), 计算公式如下:

- 1. Fpfd=Fclkin/IDIV
 - 2. Fclkfb=Fpfd*FBDIV
 - 3. 根据不同反馈方式, VCO 频率计算公式不同:
- 内部反馈

Fvco=Fclkfb*MDIV

● 外部反馈

Fvco=Fclkfb*MDIV ---- CLKFBOUT 反馈到 CLKFB Fvco=Fclkfb*ODIVx ---- CLKOUTx 反馈到 CLKFB

- 4. Fclkfbout= Fvco/MDIV
- 5. 根据 INMUX 和 OUTMUX 选择不同的模式, CLKOUT 通道输出频率计算公式不同:
- VCO in 模式 (INMUX 选择来自 VCO): Fclkoutx=Fvco/ODIVx

UG306-1.0.4 29(107)

- Bypass in 模式 (INMUX 选择来自 CLKIN): Fclkoutx=Fclkin/ODIVx
- Bypass out 模式 (OUTMUX 选择来自 CLKIN): Fclkoutx=Fclkin
- CAS 模式 (仅通道 4): Fclkout4= Fclkout6[1]/ODIV4

注!


- Fclkin 为参考输入时钟 CLKIN 频率;
- Fclkoutx:x=0~6, 为 0~6 通道的输出时钟频率;
- Fclkfb 为反馈输入时钟 CLKFB 频率;
- Fpfd 为 PFD 鉴相频率;
- IDIV、FBDIV、MDIV、ODIVx (x=0~6)为不同分频器的分频系数,即可通过调整不同分频系数得到期望频率的时钟信号;
- [1] Fclkout6 指的是 6 通道 ODIV6 输出的时钟。

UG306-1.0.4 30(107)

 5 系统时钟
 5.1 PLL

端口示意图

图 5-2 PLL 端口示意图



UG306-1.0.4 31(107)

端口介绍

表 5-2 PLL 端口介绍

端口名	I/O	描述
CLKIN	输入	参考时钟输入
CLKFB	输入	反馈时钟输入
RESET	输入	PLL 全部复位信号,复位数字电路,高电平有效。
PLLPWD	输入	PLL power down 信号,对模拟电路 power down,高电平有效。
RESET_I	输入	带 IDIV 的 PLL 全复位,高电平有效,一般用于内部测试使用。
RESET_O	输入	复位 ODIV 和部分数字电路,高电平有效,一般用于内部测试使用。
FBDSEL[5:0]	输入	动态控制 FBDIV 取值,范围 0~63,FBDIV 实际值为 64-FBDSEL。
IDSEL[5:0]	输入	动态控制 IDIV 取值,范围 0~63,IDIV 实际值为 64-IDSEL。
MDSEL[6:0]	输入	动态控制 MDIV 整数取值,范围 0~126,MDIV 实际值为 128-MDSEL,即 MDIV 取值范围 2~128。
MDSEL_FRA C[2:0]	输入	动态控制 MDIV 小数取值,适用 MDIV 整数范围 2~127, 小数取值 1/8。
ODSEL0[6:0]	输入	动态控制 ODIV0 整数取值,范围 0~127,ODIV0 实际值为 128-ODSEL0。
ODSEL0_FR AC[2:0]	输入	动态控制 ODIV0 小数取值,适用 ODIV0 整数范围 2~127,小数取值 1/8。
ODSEL1[6:0]	输入	动态控制 ODIV1 取值,范围 0~127,ODIV1 实际值为 128-ODSEL1。
ODSEL2[6:0]	输入	动态控制 ODIV2 取值,范围 0~127, ODIV2 实际值为 128-ODSEL2
ODSEL3[6:0]	输入	动态控制 ODIV3 取值,范围 0~127, ODIV3 实际值为 128-ODSEL3
ODSEL4[6:0]	输入	动态控制 ODIV4 取值,范围 0~127, ODIV4 实际值为 128-ODSEL4。
ODSEL5[6:0]	输入	动态控制 ODIV5 取值,范围 0~127, ODIV5 实际值为 128-ODSEL5
ODSEL6[6:0]	输入	动态控制 ODIV6 取值,范围 0~127, ODIV6 实际值为 128-ODSEL6。
DT0[3:0]	输入	动态微调控制 CLKOUT0 的占空比
DT1[3:0]	输入	动态微调控制 CLKOUT1 的占空比
DT2[3:0]	输入	动态微调控制 CLKOUT2 的占空比
DT3[3:0]	输入	动态微调控制 CLKOUT3 的占空比
ICPSEL[5:0]	输入	动态控制 ICP 电流大小,电流随着取值的增大而增大,值为 0 时电流最小。

UG306-1.0.4 32(107)

端口名	I/O	描述		
LPFRES[2:0]	输入	动态控制 LPFRES 大小,RES 取值范围由小到大为R0~R7,R0 对应的带宽最大,R7 对应的带宽最小。		
LPFCAP[1:0]	输入	动态控制 LPFCAP 大小,CAP 取值范围由小到大为C0~C2。		
PSDIR	输入	动态控制相位移动方向		
PSSEL[2:0]	输入	动态控制相位移动通道选择		
PSPULSE	输入	动态控制相位移动时钟脉冲		
ENCLK0	输入	动态控制通道 0 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUTO_EN="TRUE"。		
ENCLK1	输入	动态控制通道 1 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUT1_EN="TRUE"。		
ENCLK2	输入	动态控制通道 2 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUT2_EN="TRUE"。		
ENCLK3	输入	动态控制通道 3 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUT3_EN="TRUE"。		
ENCLK4	输入	动态控制通道 4 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUT4_EN="TRUE"。		
ENCLK5	输入	动态控制通道 5 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUT5_EN="TRUE"		
ENCLK6	输入	动态控制通道 6 时钟输出使能,若想使用动态使能则同时需静态参数 CLKOUT6_EN="TRUE"。		
SSCPOL	输入	避免 timing 冲突的可选配置: ● 0: CLK Rising Edge ● 1: CLK Falling Edge		
SSCON	输入	动态控制 SSC 使能		
SSCMDSEL[6:0]	输入	动态控制 SSC MDIV 整数取值,建议 SSC MDIV 实际值范围 16~24(对应 Fpfd 为 50M)、32~48(对应 Fpfd 为 25M),SSC MDIV 实际值为 128-SSCMDSEL。		
SSCMDSEL_ FRAC[2:0]	输入	动态控制 SSC MDIV 小数取值,小数取值 1/8。		
CLKOUT0	输出	0 通道时钟输出(默认)		
CLKOUT1	输出	1 通道时钟输出		
CLKOUT2	输出	2 通道时钟输出		
CLKOUT3	输出	3 通道时钟输出		
CLKOUT4	输出	4 通道时钟输出		
CLKOUT5	输出	5 通道时钟输出		
CLKOUT6	输出	6 通道时钟输出		
CLKFBOUT	输出	反馈时钟输出		
LOCK	输出	PLL 锁定指示:		
		● 1: 锁定		
		● 0: 失锁		

UG306-1.0.4 33(107)

 5 系统时钟
 5.1 PLL

参数介绍

表 5-3 PLL 参数介绍

参数名	类型	取值范围	默认值	描述
FCLKIN	string	"10"~"400"	"100.0"	参考时钟频率(MHz)
IDIV_SEL	integer	1~64	1	IDIV 分频系数静态设置,对应实际取值为 1~64。
DYN_IDIV_SEL	string	"TRUE", "FALSE"	"FALSE"	IDIV 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 IDIV_SEL; ● TRUE: 动态,即选择信号 IDSEL。
FBDIV_SEL	integer	1~64	1	FBDIV 分频系数静态设置,对应实际取值为 1~64。
DYN_FBDIV_SE L	string	"TRUE", "FALSE"	"FALSE"	FBDIV 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 FBDIV_SEL; ● TRUE: 动态,即选择信号 FBDSEL。
ODIV0_SEL	integer	1~128	8	ODIV0 分频系数整数静态设置
ODIV0_FRAC_S EL	integer	0~7	0	ODIV0 分频系数小数静态设置
DYN_ODIV0_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIVO 分频系数静态控制参数或动态控制信号选择 FALSE: 静态,即选择参数 ODIVOSEL和 ODIVOFRAC_SEL; TRUE: 动态,即选择信号 ODSEL0和 ODSEL0_FRAC。
ODIV1_SEL	integer	1~128	8	ODIV1 分频系数静态设置
DYN_ODIV1_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIV1 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ODIV1_SEL; ● TRUE: 动态,即选择信号 ODSEL1。
ODIV2_SEL	integer	1~128	8	ODIV2 分频系数静态设置
DYN_ODIV2_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIV2 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ODIV2_SEL; ● TRUE: 动态,即选择信号 ODSEL2。
ODIV3_SEL	integer	1~128	8	ODIV3 分频系数静态设置

UG306-1.0.4 34(107)

参数名	类型	取值范围	默认值	描述
DYN_ODIV3_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIV3 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ODIV3_SEL; ● TRUE: 动态,即选择信号 ODSEL3。
ODIV4_SEL	integer	1~128	8	ODIV4 分频系数静态设置
DYN_ODIV4_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIV4 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ODIV4_SEL; ● TRUE: 动态,即选择信号 ODSEL4。
ODIV5_SEL	integer	1~128	8	ODIV5 分频系数静态设置
DYN_ODIV5_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIV5 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ODIV5_SEL; ● TRUE: 动态,即选择信号 ODSEL5。
ODIV6_SEL	integer	1~128	8	ODIV6 分频系数静态设置
DYN_ODIV6_SE L	string	"TRUE", "FALSE"	"FALSE"	ODIV6 分频系数静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ODIV6_SEL; ● TRUE: 动态,即选择信号 ODSEL6。
DYN_MDIV_SEL	string	"TRUE", "FALSE"	"FALSE"	MDIV 分频系数静态控制参数 或动态控制信号选择 ● "FALSE": 静态,即选择参数 MDIV_SEL 和 MDSEL_FRAC; ● "TRUE": 动态,即选择信号 ODSEL6。
MDIV_SEL	integer	2~128	8	MDIV 分频系数整数静态设置
MDIV_FRAC_SE L	string	0~7	0	MDIV 分频系数小数静态设置
CLKOUT0_EN	string	"TRUE", "FALSE"	"TRUE"	0 通道时钟输出使能
CLKOUT1_EN	string	"TRUE", "FALSE"	"FALSE"	1 通道时钟输出使能
CLKOUT2_EN	string	"TRUE", "FALSE"	"FALSE"	2 通道时钟输出使能
CLKOUT3_EN	string	"TRUE", "FALSE"	"FALSE"	3 通道时钟输出使能

UG306-1.0.4 35(107)

参数名	类型	取值范围	默认值	描述
CLKOUT4_EN	string	"TRUE", "FALSE"	"FALSE"	4 通道时钟输出使能
CLKOUT5_EN	string	"TRUE", "FALSE"	"FALSE"	5 通道时钟输出使能
CLKOUT6_EN	string	"TRUE", "FALSE"	"FALSE"	6 通道时钟输出使能
DYN_DT0_SEL	string	"TRUE", "FALSE"	"FALSE"	0 通道占空比微调静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 CLKOUT0_DT_DIR & CLKOUT0_DT_STEP; ● TRUE: 动态,即选择信号 DT0。
DYN_DT1_SEL	string	"TRUE", "FALSE"	"FALSE"	1 通道占空比微调静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 CLKOUT1_DT_DIR & CLKOUT1_DT_STEP; ● TRUE: 动态,即选择信号 DT1。
DYN_DT2_SEL	string	"TRUE", "FALSE"	"FALSE"	2 通道占空比微调静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 CLKOUT2_DT_DIR & CLKOUT2_DT_STEP; ● TRUE: 动态,即选择信号 DT2。
DYN_DT3_SEL	string	"TRUE", "FALSE"	"FALSE"	3 通道占空比微调静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 CLKOUT3_DT_DIR & CLKOUT3_DT_STEP; ● TRUE: 动态,即选择信号 DT3。
CLKOUT0_DT_ DIR	binary	1'b1, 1'b0	1'b1	 0 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐为基准,调整下降沿 ● 1'b0: - 占空比减少,以下降沿对齐为基准,调整上升沿。
CLKOUT1_DT_ DIR	binary	1'b1, 1'b0	1'b1	1 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐为基准,调整下降沿; ● 1'b0: - 占空比减少,以下降沿对齐为基准,调整上升沿。
CLKOUT2_DT_ DIR	binary	1'b1, 1'b0	1'b1	 2 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐为基准,调整下降沿; ● 1'b0: - 占空比减少,以下降沿对齐为基准,调整上升沿。

UG306-1.0.4 36(107)

参数名	类型	取值范围	默认值	描述
CLKOUT3_DT_ DIR	binary	1'b1, 1'b0	1'b1	3 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐 为基准,调整下降沿; ● 1'b0: - 占空比减少,以下降沿对齐为 基准,调整上升沿。
CLKOUT0_DT_ STEP	integer	0,1,2,4	0	0 通道占空比静态微调步长,每步 50ps。
CLKOUT1_DT_ STEP	integer	0,1,2,4	0	1 通道占空比静态微调步长,每步 50ps。
CLKOUT2_DT_ STEP	integer	0,1,2,4	0	2 通道占空比静态微调步长,每步 50ps。
CLKOUT3_DT_ STEP	integer	0,1,2,4	0	3 通道占空比静态微调步长,每步 50ps。
CLK0_IN_SEL	binary	1'b0,1'b1	1'b0	ODIV0 输入时钟来源选择● 1'b0: 来自 VCO 输出● 1'b1: 输出时钟旁路来自 CLKIN
CLK0_OUT_SEL	binary	1'b0, 1'b1	1'b0	0 通道输出时钟来源选择 1'b0: 来自 ODIV0 输出 1'b1: 输出时钟旁路来自 CLKIN
CLK1_IN_SEL	binary	1'b0,1'b1	1'b0	ODIV1 输入时钟来源选择 1'b0: 来自 VCO 输出1'b1: 输出时钟旁路来自 CLKIN
CLK1_OUT_SEL	binary	1'b0, 1'b1	1'b0	1 通道输出时钟来源选择
CLK2_IN_SEL	binary	1'b0,1'b1	1'b0	ODIV2 输入时钟来源选择 1'b0: 来自 VCO 输出2'b1: 输出时钟旁路来自 CLKIN
CLK2_OUT_SEL	binary	1'b0, 1'b1	1'b0	2 通道输出时钟来源选择 1'b0:来自 ODIV2 输出 1'b1:输出时钟旁路来自 CLKIN
CLK3_IN_SEL	binary	1'b0, 1'b1	1'b0	ODIV3 输入时钟来源选择 1'b0: 来自 VCO 输出1'b1: 输出时钟旁路来自 CLKIN
CLK3_OUT_SEL	binary	1'b0, 1'b1	1'b0	3 通道输出时钟来源选择
CLK4_IN_SEL	binary	2'b00, 2'b01,2'b10	2'b00	ODIV4 输入时钟来源选择

UG306-1.0.4 37(107)

参数名	类型	取值范围	默认值	描述
CLK4_OUT_SEL	binary	1'b0, 1'b1	1'b0	4 通道输出时钟来源选择 1'b0: 来自 ODIV4 的输出1'b1: 输出时钟旁路来自 CLKIN
CLK5_IN_SEL	binary	1'b0, 1'b1	1'b0	ODIV5 输入时钟来源选择 1'b0: 来自 VCO 输出1'b1: 输出时钟旁路来自 CLKIN
CLK5_OUT_SEL	binary	1'b0, 1'b1	1'b0	5 通道输出时钟来源选择● 1'b0: 来自 ODIV5 的输出● 1'b1: 输出时钟旁路来自 CLKIN
CLKFB_SEL	string	"INTERNAL", "EXTERNAL"	"INTERN AL"	CLKFB 来源选择 ● INTERNAL: 来自内部 CLKOUT 反 馈 ● EXTERNAL: 来自外部信号反馈
DYN_DPA_EN	string	"TRUE", "FALSE"	"FALSE"	动态相移调整使能
CLKOUT0_PE_ COARSE	integer	0~127	0	0 通道相移粗调静态设置
CLKOUT0_PE_F INE	integer	0~7	0	0 通道相移微调静态设置
CLKOUT1_PE_ COARSE	integer	0~127	0	1 通道相移粗调静态设置
CLKOUT1_PE_F INE	integer	0~7	0	1 通道相移微调静态设置
CLKOUT2_PE_ COARSE	integer	0~127	0	2 通道相移粗调静态设置
CLKOUT2_PE_F INE	integer	0~7	0	2 通道相移微调静态设置
CLKOUT3_PE_ COARSE	integer	0~127	0	3 通道相移粗调静态设置
CLKOUT3_PE_F INE	integer	0~7	0	3 通道相移微调静态设置
CLKOUT4_PE_ COARSE	integer	0~127	0	4 通道相移粗调静态设置
CLKOUT4_PE_F INE	integer	0~7	0	4 通道相移微调静态设置
CLKOUT5_PE_ COARSE	integer	0~127	0	5 通道相移粗调静态设置
CLKOUT5_PE_F INE	integer	0~7	0	5 通道相移微调静态设置
CLKOUT6_PE_ COARSE	integer	0~127	0	6 通道相移粗调静态设置
CLKOUT6_PE_F INE	integer	0~7	0	6 通道相移微调静态设置
DYN_PE0_SEL	string	"TRUE","FAL SE"	"FALSE"	0 通道相位调整静态控制参数或动态控制信号选择

UG306-1.0.4 38(107)

参数名	类型	取值范围	默认值	描述
				● "FALSE": 静态,即选择参数 CLKOUT0_PE_COARSE 和 CLKOUT0_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE1_SEL	string	"TRUE","FAL SE"	"FALSE"	1 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT1_PE_COARSE 和 CLKOUT1_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE2_SEL	string	"TRUE","FAL SE"	"FALSE"	2 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT2_PE_COARSE 和 CLKOUT2_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE3_SEL	string	"TRUE","FAL SE"	"FALSE"	3 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT3_PE_COARSE 和 CLKOUT3_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE4_SEL	string	"TRUE","FAL SE"	"FALSE"	4 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT4_PE_COARSE 和 CLKOUT4_PE_FINE ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE5_SEL	string	"TRUE","FAL SE"	"FALSE"	5 通道相位调整静态控制参数或动态控制 信号选择

UG306-1.0.4 39(107)

参数名	类型	取值范围	默认值	描述
				● "FALSE": 静态,即选择参数 CLKOUT5_PE_COARSE 和 CLKOUT5_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE6_SEL	string	"TRUE","FAL SE"	"FALSE"	6 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT6_PE_COARSE 和 CLKOUT6_PE_FINE ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现同时需, DYN_DPA_EN="TRUE"。
DE0_EN	string	"TRUE","FAL SE"	"FALSE"	0 通道(ODIV0=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE0_SEL="TRUE" 时设置 CLKOUT0_PE_COARSE 和 CLKOUT0_PE_FINE 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE1_EN	string	"TRUE","FAL SE"	"FALSE"	1 通道(ODIV1=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE1_SEL="TRUE" 时设置 CLKOUT1_PE_COARSE 和 CLKOUT1_PE_FINE 作为 falling edge,动态相位调整作为 rising edge,实现动态占空比调整(falling edge - rising edge)。
DE2_EN	string	"TRUE","FAL SE"	"FALSE"	2 通道(ODIV2=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE2_SEL="TRUE" 时设置 CLKOUT2_PE_COARSE 和 CLKOUT2_PE_FINE 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE3_EN	string	"TRUE","FAL SE"	"FALSE"	3 通道(ODIV3=2~128)占空比调整使能 ■ "FALSE": 50%占空比

UG306-1.0.4 40(107)

参数名	类型	取值范围	默认值	描述
				● "TRUE": DYN_PE3_SEL="TRUE" 时设置 CLKOUT3_PE_COARSE 和 CLKOUT3_PE_FINE 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE4_EN	string	"TRUE","FAL SE"	"FALSE"	4 通道(ODIV4=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE4_SEL="TRUE" 时设置 CLKOUT4_PE_COARSE 和 CLKOUT4_PE_FIN 作为 falling edge,结合动态相位调整作为 rising edge,实现动态占空比调整 (falling edge - rising edge)。
DE5_EN	string	"TRUE","FAL SE"	"FALSE"	5 通道(ODIV5=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE5_SEL="TRUE" 时设置 CLKOUT5_PE_COARSE 和 CLKOUT5_PE_FIN 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE6_EN	string	"TRUE","FAL SE"	"FALSE"	6 通道(ODIV6=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE6_SEL="TRUE" 时设置 CLKOUT6_PE_COARSE 和 CLKOUT6_PE_FIN 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
RESET_I_EN	string	"TRUE", "FALSE"	"FALSE"	使能动态信号 RESET_I,若需要使用 RESET_I 端口,需将该参数设为 TRUE。
RESET_O_EN	string	"TRUE", "FALSE"	"FALSE"	使能动态信号 RESET_O,若需要使用 RESET_O 端口,需将该参数设为 TRUE。
DYN_ICP_SEL	string	"TRUE", "FALSE"	"FALSE"	ICPSEL 静态控制参数或动态控制信号选择 ● FALSE: 静态,即选择参数 ICP_SEL; ● TRUE: 动态,即选择动态信号 ICPSEL。
ICP_SEL	binary	6'bXXXXXX, 6'b000000~6' b111111	6'bXXXXX X	ICP 电流静态设置 ■ 6'bXXXXXX:表示软件会自动计算并设置该参数

UG306-1.0.4 41(107)

参数名	类型	取值范围	默认值	描述
				● 6'b000000~6'b111111: 用户若需自 行设置,可根据需要在参数范围内 设置
DYN_LPF_SEL	string	"TRUE", "FALSE"	"FALSE"	LPFRES 和 LPFCAP 静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 LPF_RES 和 LPF_CAP; ● "TRUE": 动态,即选择动态信号 LPFREST 和 LPFCAP。
LPF_RES	binary	3'bXXX,3'b00 0~3'b111	3'bXXX	LPRRES 静态设置 ■ 3'bXXX: 表示软件会自动计算并设置 该参数 ■ 3'b000~3'b111: 用户若需设置密级 程度可根据需要在参数范围内设置
LPF_CAP	binary	2'b00~2'b10	2'b00	LFPCAP 静态设置
SSC_EN	string	"TRUE", "FALSE"	"FALSE"	SSC 使能

输入时钟分频器(IDIV),用于控制进入 PLL 模块的输入时钟频率。该分频系数可以通过端口 IDSEL 动态调整,也可以通过参数 IDIV_SEL 静态调整,对应关系如表 5-4 所示。

IDIV 值与端口 IDSEL 之间的关系为 IDSEL=dec2bin(64-IDIV)。

表 5-4 IDIV 对应关系

IDSEL[5:0] (动态)	IDIV_SEL(静态)	IDIV 实际值
111111	1	1
111110	2	2
111101	3	3
111100	4	4
111011	5	5
111010	6	6
111001	7	7
111000	8	8
110111	9	9
000000	64	64

FBDIV 分频器用于分频反馈信号。该分频系数可以通过端口 FBDSEL 动态调整,也可以通过参数 FBDIV_SEL 静态调整,对应关系如表 5-5 所示。

FBDIV 值与端口 FBDSEL 之间的关系 FBDSEL=dec2bin(64-FBDIV)

UG306-1.0.4 42(107)

表 5-5 FBDIV 对应关系

FBDSEL [5:0](动态)	FBDIV_SEL(静态)	FBDIV 实际值
111111	1	1
111110	2	2
111101	3	3
111100	4	4
111011	5	5
111010	6	6
111001	7	7
111000	8	8
110111	9	9
000000	64	64

ODIV 输出分频器,0 通道支持整数分频和小数分频;1~6 通道仅支持整数分频。对于 0 通道,该分频系数可以通过 ODSEL0 和 ODSEL0_FRAC 动态调整,也可通过参数 ODIV0_SEL 和 ODIV0_FRAC_SEL 静态调整,整数分频系数对应关系如表 5-6 所示,小数分频系数对应关系如表 5-7 所示。

ODIV0 整数值与端口 ODSEL 之间的关系为 ODSEL0=dec2bin(128-ODIV0 整数值)。

表 5-6 ODIV0 整数分频对照表

ODSEL0 [6:0] (动态)	ODIV0_SEL (静态)	ODIV0 整数值
1111111	1	1
1111110	2	2
1111101	3	3
1111100	4	4
1111011	5	5
1111010	6	6
1111001	7	7
1111000	8	8
1110111	9	9
0000000	128	128

ODIV0 小数值与端口 ODSEL0_FRAC 之间的关系为 ODSEL0_FRAC=dec2bin(7-ODIV0 小数值/0.125),且在整数分频为 [2~127]时小数分频才有效。对于 1~6 通道,ODIV 分频系数可以通过 ODSELx(x=1~6)动态调整,也可以通过参数 ODIVx_SEL(x=1~6)静态调

UG306-1.0.4 43(107)

整,对应关系可参考0通道的整数分频,即表5-6。

表 5-7 ODIV0 小数分频对照表

ODSEL_FRAC[2:0](动态)	ODIV0_FRAC_SEL (静态)	ODIV0 小数值
111	0	0*0.125=0
110	1	1*0.125=0.125
101	2	2*0.125=0.25
100	3	3*0.125=0.375
011	4	4*0.125=0.5
010	5	5*0.125=0.625
001	6	6*0.125=0.75
000	7	7*0.125=0.875

MDIV、CLKFB 分频器作用与 FBDIV 类似。该分频系数支持整数和小数分频,通过端口 MDSEL 和 MDSEL_FRAC 动态调整,也可以通过参数 MDIV_SEL 和 MDIV_FRAC_SEL 静态调整,整数分频系数对应关系如表 5-8 所示,小数分频系数对应关系如表 5-9 所示。

表 5-8 MDIV 整数分频对应关系

MDSEL [6:0] (动态)	MDIV_SEL (静态)	MDIV 整数值
1111110	2	2
1111101	3	3
1111100	4	4
1111011	5	5
1111010	6	6
1111001	7	7
1111000	8	8
1110111	9	9
0000000	128	128

MDIV 整数值与端口 MDSEL 之间的关系为 MDSEL=dec2bin(128-MDIV 整数值),且 MDIV 取值范围为[2~128]。

表 5-9 MDIV 小数分频对应关系

MDSEL_FRAC[2:0](动态)	MDIV_FRAC_SEL(静态)	MDIV 小数值
111	0	0*0.125=0
110	1	1*0.125=0.125
101	2	2*0.125=0.25
100	3	3*0.125=0.375
011	4	4*0.125=0.5

UG306-1.0.4 44(107)

MDSEL_FRAC[2:0](动态)	MDIV_FRAC_SEL(静态)	MDIV 小数值
010	5	5*0.125=0.625
001	6	6*0.125=0.75
000	7	7*0.125=0.875

MDIV 小数值与端口 MDSEL_FRAC 之间的关系 MDSEL_FRAC=dec2bin(7-MDIV 小数值/0.125) ,且在整数分频为[2~127] 时小数分频才有效。

相位调整

PLL 相位调整支持静态和动态两种调整方式,且 0~6 通道均支持相位调整。以 MDIV 通道为基准,相位调整是指 ODIV0~6 相对于 MDIV 的相移。

静态相位调整通过设置参数 CLKOUTx_PE_COARSE 和 CLKOUTx PE FINE(x=0~6)来实现。

动态相位调整通过信号 PSSEL、PSDIR、PSPULSE 来实现。PSSEL 用于控制选择通道,PSDIR 用于控制加或减操作,一个 PSPULSE 脉冲下降沿 DYN_FINE 加/減 1,DYN_FINE 上溢或下溢时 DYN_COARSE 加 1或減 1操作,其中 DYN_COARSE 的值小于 ODIV。

相位调整计算公式如下:

PS=(COARSE+FINE/8)/ODIV*360, PS 范围[0,360)

0 通道 ODIV=ODIV0 整数值+ODIV0 小数值, 1~6 通道 ODIV 仅为整数值。

注!

- DYN_FINE 和 DYN_COARSE 是由 DPA 产生的内部信号,通过 PSSEL、PSDIR、PSPULSE 配合产生,其作用和 CLKOUTx_PE_COARSE 和 CLKOUTx_PE_FINE 一致;
- 公式中 COARSE 和 FINE 指的是选择动态或静态调整之后真正作用于相位调整的值;
- 相位调整电路是针对 VCO 设计的,对 Bypass in 或 CAS 模式,相位调整公式虽仍适用,但需设置 FINE 为 0。

相位调整应用

PLL 所有的 CLKOUT 均支持 相位调整应用,为保证 IO 多路高速时钟之间的相位关系,强烈建议使用 CLKOUT [0:3] (硬件直连 HCLK)。

占空比调整

PLL 占空比调整只支持动态调整,且 0~6 通道均支持。占空比定义如下:

Duty cycle= (falling edge – rising edge)/cycle_period

其中 falling edge 的位置由静态相移设置决定,定义为 DUTY, rising edge 的位置由动态相移设置的 PHASE 决定, DYN FINE 和

UG306-1.0.4 45(107)

DYN_COARSE 是由 DPA 产生的内部信号。DUTY 和 PHASE 的计算公式如下(以 1 通道为例):

DUTY=(CLKOUT1_PE_COARSE+CLKOUT1_PE_FINE/8)
PHASE=(DYN_COARSE1+DYN_FINE1/8)

动态占空比计算:

- 若 DUTY>PHASE, Duty cycle=(DUTY-PHASE)/ODIV1
- 若 DUTY<PHASE,Duty cycle=(DUTY-PHASE)/ODIV1+1

注!

- ODIV=1 时不支持动态占空比调整,占空比固定为 50%:
- ODIV>=2 时, DUTY-PHASE 不支持(-0.5,0.5)之间的值;
- 占空比调整电路是针对 VCO 设计的,对 Bypass in 或 CAS 模式,不允许占空比调整,且此两种模式下,如果 ODIV(>2)为奇数时,占空比不是 50%(高电平<低电平,即占空比小于 50%)。

占空比微调


PLL 占空比微调支持静态和动态两种调整方式,且只有 0~3 通道支持占空比微调,通过设置占空比微调方向和步长来实现。微调方向为 1'b1 时,调节下降沿延时,占空比增加;微调方向为 1'b0 时,调节上升沿延时,占空比减小。具体延时值如表 5-10 所示(以 1 通道为例):

动态调整	静态调整		· 占空比微调延时值
DT1[3:0]	CLKOUT1_DT_DIR CLKOUT1_DT_STEP		口工心放例延打匪
0111	- 1'b0	0	0
0110		1	-50ps
0101		2	-100ps
0011		4	-200ps
1111	- 1'b1	0	0
1110		1	+50ps
1101		2	+100ps
1011		4	+200ps

表 5-10 PLL 占空比微调对照表


假设 0、1 通道输出相同频率时钟,对 1 通道时钟进行占空比微调,以 0 通道时钟为参考,具体时序如图 5-3 和图 5-4 所示。

图 5-3 通道 1 占空比微调时序图(微调方向为 1'b1, 步数 1)



UG306-1.0.4 46(107)

图 5-4 通道 1 占空比微调时序图(微调方向为 1'b0, 步数为 1)



PhaseShift 应用

PLL 所有的 CLKOUT 均支持 PhaseShift 应用,为保证 IO 多路高速时钟之间的相位关系,强烈建议使用 CLKOUT [0:3] (硬件直连 HCLK)。

原语例化

可以直接实例化原语。

Verilog 例化:

```
PLL uut (
  .LOCK(lock),
  .CLKOUT0(clkout0),
  .CLKOUT1(clkout1),
  .CLKOUT2(clkout2),
  .CLKOUT3(clkout3),
  .CLKOUT4(clkout4),
  .CLKOUT5(clkout5),
  .CLKOUT6(clkout6),
  .CLKFBOUT(clkfbout),
  .CLKIN(clkin),
  .CLKFB(clkfb),
  .RESET(reset),
  .PLLPWD(pllpwd),
  .RESET I(reseti),
  .RESET O(reseto),
  .FBDSEL(fbdsel),
  .IDSEL(idsel),
  .MDSEL(mdsel),
  .MDSEL FRAC(mdsel frac),
  .ODSEL0(odesl0),
  .ODSEL0 FRAC(odesl0 frac),
  .ODSEL1(odesl1),
  .ODSEL2(odesl2),
  .ODSEL3(odesl3),
  .ODSEL4(odesl4),
  .ODSEL5(odesl5),
  .ODSEL6(odesl6),
  .DT0(dt0),
```

UG306-1.0.4 47(107)

.DT1(dt1),

```
.DT2(dt2),
    .DT3(dt3),
    .ICPSEL(icpsel),
    .LPFRES(lpfres),
    .LPFCAP(lpfcap),
    .PSSEL(pssel),
    .PSDIR(psdir),
    .PSPULSE(pspulse),
    .ENCLK0(enclk0),
    .ENCLK1(enclk1),
    .ENCLK2(enclk2),
    .ENCLK3(enclk3),
    .ENCLK4(enclk4),
    .ENCLK5(enclk5),
    .ENCLK6(enclk6),
    .SSCPOL(sscpol),
    .SSCON(sscon),
    .SSCMDSEL(sscmdsel),
    .SSCMDSEL FRAC(sscmdsel frac)
);
defparam uut.CLK0_IN_SEL=1'b0;
defparam uut.CLK0 OUT SEL=1'b0;
defparam uut.CLK1_IN_SEL=1'b0;
defparam uut.CLK1 OUT SEL=1'b0;
defparam uut.CLK2 IN SEL=1'b0;
defparam uut.CLK2 OUT SEL=1'b0;
defparam uut.CLK3 IN SEL=1'b0;
defparam uut.CLK3_OUT_SEL=1'b0;
defparam uut.CLK4_IN_SEL=2'b00;
defparam uut.CLK4 OUT SEL=1'b0;
defparam uut.CLK5 IN SEL=1'b0;
defparam uut.CLK5 OUT SEL=1'b0;
defparam uut.CLK6_IN_SEL=1'b0;
defparam uut.CLK6_OUT_SEL=1'b0;
defparam uut.CLKFB SEL="INTERNAL";
defparam uut.CLKOUT0 DT DIR=1'b1;
defparam uut.CLKOUT0_DT_STEP=0;
defparam uut.CLKOUT0_EN="TRUE";
defparam uut.CLKOUT0 PE COARSE=0;
defparam uut.CLKOUT0_PE_FINE=0;
defparam uut.CLKOUT1 DT DIR=1'b1;
defparam uut.CLKOUT1_DT_STEP=0;
```

UG306-1.0.4 48(107)

```
defparam uut.CLKOUT1 EN=" TRUE ";
defparam uut.CLKOUT1_PE_COARSE=0;
defparam uut.CLKOUT1 PE FINE=0;
defparam uut.CLKOUT2 DT DIR=1'b1;
defparam uut.CLKOUT2_DT_STEP=0;
defparam uut.CLKOUT2 EN="FALSE";
defparam uut.CLKOUT2_PE_COARSE=0;
defparam uut.CLKOUT2 PE FINE=0;
defparam uut.CLKOUT3 DT DIR=1'b1;
defparam uut.CLKOUT3 DT STEP=0;
defparam uut.CLKOUT3 EN=" TRUE ";
defparam uut.CLKOUT3 PE COARSE=0;
defparam uut.CLKOUT3_PE_FINE=0;
defparam uut.CLKOUT4 EN=" TRUE ";
defparam uut.CLKOUT4 PE_COARSE=0;
defparam uut.CLKOUT4 PE FINE=0;
defparam uut.CLKOUT5_EN=" TRUE ";
defparam uut.CLKOUT5 PE COARSE=0;
defparam uut.CLKOUT5_PE_FINE=0;
defparam uut.CLKOUT6 EN="TRUE";
defparam uut.CLKOUT6 PE COARSE=0;
defparam uut.CLKOUT6 PE FINE=0;
defparam uut.DE0 EN="FALSE";
defparam uut.DE1 EN="FALSE";
defparam uut.DE2 EN="FALSE";
defparam uut.DE3 EN="FALSE";
defparam uut.DE4 EN="FALSE";
defparam uut.DE5 EN="FALSE";
defparam uut.DE6_EN="FALSE";
defparam uut.DYN DPA EN="FALSE";
defparam uut.DYN_DT0_SEL="FALSE";
defparam uut.DYN DT1 SEL="FALSE";
defparam uut.DYN_DT2_SEL="FALSE";
defparam uut.DYN_DT3_SEL="FALSE";
defparam uut.DYN FBDIV SEL="FALSE";
defparam uut.DYN ICP SEL="FALSE";
defparam uut.DYN IDIV SEL="FALSE";
defparam uut.DYN_LPF_SEL="FALSE";
defparam uut.DYN MDIV SEL="FALSE";
defparam uut.DYN_ODIV0_SEL="FALSE";
defparam uut.DYN ODIV1 SEL="FALSE";
defparam uut.DYN_ODIV2_SEL="FALSE";
```

UG306-1.0.4 49(107)

```
defparam uut.DYN ODIV3 SEL="FALSE";
  defparam uut.DYN_ODIV4_SEL="FALSE";
  defparam uut.DYN_ODIV5_SEL="FALSE";
  defparam uut.DYN ODIV6 SEL="FALSE";
  defparam uut.DYN_PE0_SEL="FALSE";
  defparam uut.DYN PE1 SEL="FALSE";
  defparam uut.DYN_PE2_SEL="FALSE";
  defparam uut.DYN PE3 SEL="FALSE";
  defparam uut.DYN PE4 SEL="FALSE";
  defparam uut.DYN PE5 SEL="FALSE";
  defparam uut.DYN_PE6_SEL="FALSE";
  defparam uut.FBDIV SEL=1;
  defparam uut.FCLKIN="100.0";
  defparam uut.ICP SEL=6'bXXXXXX;
  defparam uut.IDIV SEL=1;
  defparam uut.LPF CAP=2'b00;
  defparam uut.LPF_RES=3'b000;
  defparam uut.MDIV FRAC SEL=0;
  defparam uut.MDIV SEL=8;
  defparam uut.ODIV0 FRAC SEL=0;
  defparam uut.ODIV0 SEL=8;
  defparam uut.ODIV1 SEL=8;
  defparam uut.ODIV2 SEL=8;
  defparam uut.ODIV3 SEL=8;
  defparam uut.ODIV4 SEL=8;
  defparam uut.ODIV5 SEL=8;
  defparam uut.ODIV6 SEL=8;
  defparam uut.RESET I EN="FALSE";
  defparam uut.RESET_O_EN="FALSE";
  defparam uut.SSC EN="FALSE";
VHDL 例化:
  COMPONENT PLL
       GENERIC(
             FCLKIN: STRING:= "100.0";
             DYN IDIV SEL: STRING:= "FALSE";
             IDIV SEL: integer := 1;
             DYN FBDIV SEL: STRING:= "FALSE";
             FBDIV_SEL : integer := 1;
             DYN ODIV0 SEL: STRING:= "FALSE";
             ODIV00 SEL: integer := 8;
```

UG306-1.0.4 50(107)

```
DYN ODIV1 SEL: STRING:= "FALSE";
ODIV1 SEL: integer := 8;
DYN ODIV2 SEL: STRING:= "FALSE";
ODIV2 SEL: integer := 8;
DYN ODIV3 SEL: STRING:= "FALSE";
ODIV3 SEL: integer := 8;
DYN ODIV4 SEL: STRING:= "FALSE";
ODIV4 SEL : integer := 8;
DYN ODIV5 SEL: STRING:= "FALSE";
ODIV5 SEL: integer:= 8;
DYN ODIV6 SEL : STRING := "FALSE";
ODIV6_SEL: integer := 8;
DYN MDIV SEL: STRING:= "FALSE";
MDIV SEL: integer := 8;
MDIV_FRAC_SEL: integer := 0;
ODIV0_FRAC_SEL : integer := 0;
CLKOUT0 EN: STRING:= "TRUE";
CLKOUT1 EN: STRING:= "FALSE";
CLKOUT2 EN: STRING:= "FALSE";
CLKOUT3 EN: STRING:= "FALSE";
CLKOUT4 EN: STRING:= "FALSE";
CLKOUT5 EN: STRING:= "FALSE";
CLKOUT6 EN: STRING:= "FALSE";
DYN DT0 SEL: STRING:= "FALSE";
DYN_DT1_SEL: STRING:= "FALSE";
DYN DT2 SEL: STRING:= "FALSE";
DYN_DT3_SEL : STRING := "FALSE";
CLKOUT0 DT DIR : bit := '1';
CLKOUT1_DT_DIR: bit := '1';
CLKOUT2 DT_DIR: bit := '1';
CLKOUT3 DT DIR: bit := '1';
CLKOUT0_DT_STEP : integer := 0;
CLKOUT1_DT_STEP : integer := 0;
CLKOUT2_DT_STEP : integer := 0;
CLKOUT3 DT STEP: integer := 0;
```

UG306-1.0.4 51(107)

```
CLK0 IN SEL : bit := '0';
CLK0 OUT SEL : bit := '0';
CLK1 IN SEL : bit vector := '0';
CLK1 OUT SEL: bit := '0';
CLK2 IN SEL : bit vector := '0';
CLK2 OUT SEL: bit := '0';
CLK3 IN SEL : bit vector := '0';
CLK3_OUT_SEL : bit := '0';
CLK4 IN SEL : bit vector := "00";
CLK4 OUT SEL: bit := '0';
CLK5 IN SEL : bit vector := '0';
CLK5_OUT_SEL : bit := '0';
CLK6 IN SEL : bit vector := '0';
CLK6 OUT SEL: bit := '0';
CLKFB SEL: STRING:="INTERNAL";
DYN DPA EN: STRING:= "FALSE";
DYN_PE0_SEL : STRING := "FALSE";
DYN PE1 SEL: STRING:= "FALSE";
DYN PE2 SEL : STRING := "FALSE";
DYN PE3 SEL: STRING:= "FALSE";
DYN PE4 SEL : STRING := "FALSE";
DYN PE5 SEL: STRING:= "FALSE";
DYN PE6 SEL: STRING:= "FALSE";
CLKOUT0 PE COARSE: integer := 0;
CLKOUT0 PE FINE : integer := 0;
CLKOUT1 PE COARSE: integer := 0;
CLKOUT1_PE_FINE : integer := 0;
CLKOUT2 PE COARSE : integer := 0;
CLKOUT2 PE FINE: integer := 0;
CLKOUT3 PE COARSE: integer := 0;
CLKOUT3 PE FINE: integer := 0;
CLKOUT4_PE_COARSE : integer := 0;
CLKOUT4 PE FINE : integer := 0;
CLKOUT5_PE_COARSE : integer := 0;
CLKOUT5 PE FINE: integer := 0;
```

UG306-1.0.4 52(107)

```
CLKOUT6 PE COARSE: integer := 0;
          CLKOUT6 PE FINE : integer := 0;
          DE0 EN: STRING:= "FALSE";
          DE1 EN: STRING:= "FALSE";
          DE2 EN: STRING:= "FALSE";
          DE3 EN: STRING:= "FALSE";
          DE4 EN: STRING:="FALSE";
          DE5 EN: STRING:= "FALSE";
          DE6 EN: STRING:= "FALSE";
          RESET | EN : STRING := "FALSE";
          RESET O EN: STRING := "FALSE";
          DYN ICP SEL: STRING:= "FALSE";
          ICP SEL : std logic vector(5 downto 0) := "XXXXXXX";
          DYN LPF SEL: STRING:= "FALSE";
          LPR_RES: std_logic_vector(2 downto 0) := "XXX";
          LPR CAP: bit vector := "00";
          SSC EN: STRING:= "FALSE"
    );
   PORT(
          CLKIN: IN std logic;
          CLKFB: IN std logic:='0';
          RESET, PLLPWD: IN std logic:='0';
          RESET I, RESET O: IN std logic:='0';
          IDSEL, FBDSEL: IN std logic vector(5 downto 0);
          ODSEL0, ODSEL1, ODSEL2, ODSEL3, DSEL4, ODSEL5,
      ODSEL6, MDSEL: IN std logic vector(6 downto 0);
          MDSEL_FRAC, ODSEL0_FRAC: IN std_logic_vector(2
downto 0):
          DT0,DT1,DT2,DT3: IN std logic vector(3 downto 0);
          ICPSEL: IN std logic vector(5 downto 0);
          LPFRES: IN std logic vector(2 downto 0);
          LPFCAP: IN std logic vector(1 downto 0);
          PSSEL: IN std_logic_vector(2 downto 0);
          PSDIR, PSPULSE: IN std logic;
```

UG306-1.0.4 53(107)

```
ENCLK0,ENCLK1,ENCLK2,ENCLK3: IN std logic;
           ENCLK4, ENCLK5, ENCLK6: IN std logic;
           SSCPOL, SSCON: IN std logic;
           SSCMDSEL: IN std logic vector(6 downto 0);
           SSCMDSEL FRAC: IN std logic vector(2 downto 0);
           LOCK: OUT std logic;
           CLKOUT0, CLKOUT1: OUT std logic;
           CLKOUT2, CLKOUT3: OUT std_logic;
           CLKOUT4, CLKOUT5: OUT std logic;
           CLKOUT6, CLKFBOUT: OUT std logic
     );
END COMPONENT;
uut:PLL
    GENERIC MAP(
           FCLKIN => "100.0",
           DYN_IDIV_SEL => "FALSE",
           IDIV SEL => 1,
           DYN FBDIV SEL => "FALSE",
           FBDIV SEL => 1,
           DYN ODIV0 SEL => "FALSE",
           ODIV00 SEL => 8,
           DYN ODIV1_SEL => "FALSE",
           ODIV1 SEL => 8,
           DYN ODIV2 SEL => "FALSE",
           ODIV2 SEL => 8,
           DYN ODIV3 SEL => "FALSE",
           ODIV3_SEL => 8,
           DYN ODIV4 SEL => "FALSE",
           ODIV4 SEL => 8,
           DYN ODIV5 SEL => "FALSE",
           ODIV5 SEL => 8,
           DYN_ODIV6_SEL => "FALSE",
           ODIV6 SEL => 8,
           DYN_MDIV_SEL => "FALSE",
           MDIV SEL => 8,
```

UG306-1.0.4 54(107)

```
MDIV FRAC SEL => 0,
ODIV0_FRAC_SEL => 0,
CLKOUT0 EN => "TRUE",
CLKOUT1 EN => " FALSE ",
CLKOUT2 EN => "FALSE ",
CLKOUT3 EN => "FALSE",
CLKOUT4 EN => " FALSE ",
CLKOUT5 EN => " FALSE ",
CLKOUT6 EN => " FALSE ",
DYN DT0 SEL => "FALSE",
DYN DT1 SEL => "FALSE",
DYN_DT2_SEL => "FALSE",
DYN DT3 SEL => "FALSE",
CLKOUTO DT DIR => '1',
CLKOUT1_DT_DIR => '1',
CLKOUT2_DT_DIR => '1',
CLKOUT3_DT_DIR => '1',
CLKOUTO DT STEP => 0,
CLKOUT1 DT STEP => 0,
CLKOUT2 DT STEP => 0,
CLKOUT3 DT STEP => 0,
CLK0_IN_SEL => '0',
CLK0 OUT SEL => '0',
CLK1 IN SEL => '0',
CLK1_OUT_SEL => '0',
CLK2 IN SEL => '0',
CLK2_OUT_SEL => '0',
CLK3 IN SEL => '0',
CLK3_OUT_SEL => '0',
CLK4 IN SEL => "00",
CLK4 OUT SEL => '0',
CLK5_IN_SEL => '0',
CLK5_OUT_SEL => '0',
CLK6_IN_SEL => '0',
CLK6 OUT SEL => '0',
```

UG306-1.0.4 55(107)

```
CLKFB SEL=> "INTERNAL",
DYN DPA EN => "FALSE",
DYN PE0 SEL => "FALSE",
DYN PE1 SEL => "FALSE",
DYN PE2 SEL => "FALSE",
DYN PE3 SEL => "FALSE",
DYN PE4 SEL => "FALSE",
DYN PE5 SEL => "FALSE",
DYN PE6 SEL => "FALSE",
CLKOUT0_PE_COARSE => 0,
CLKOUT0_PE_FINE => 0,
CLKOUT1_PE_COARSE => 0,
CLKOUT1 PE FINE => 0,
CLKOUT2 PE COARSE=> 0,
CLKOUT2 PE FINE => 0,
CLKOUT3_PE_COARSE => 0,
CLKOUT3_PE_FINE => 0,
CLKOUT4 PE COARSE => 0,
CLKOUT4 PE FINE => 0,
CLKOUT5 PE COARSE => 0,
CLKOUT5 PE FINE => 0,
CLKOUT6_PE_COARSE => 0,
CLKOUT6 PE FINE => 0,
DE0 EN => "FALSE",
DE1 EN => "FALSE",
DE2 EN => "FALSE",
DE3_EN => "FALSE",
DE4 EN => "FALSE",
DE5 EN => "FALSE",
DE6 EN => "FALSE",
RESET | EN => "FALSE",
RESET_O_EN => "FALSE",
DYN_ICP_SEL => "FALSE",
ICP SEL => "XXXXXX",
DYN LPF SEL => "FALSE",
```

UG306-1.0.4 56(107)

```
LPR RES => "XXX",
     LPR CAP => "00",
     SSC EN => "FALSE"
PORT MAP(
   LOCK=>lock,
   CLKOUT0=>clkout0,
   CLKOUT1=>clkout1,
   CLKOUT2=>clkout2,
   CLKOUT3=>clkout3,
   CLKOUT4=>clkout4,
   CLKOUT5=>clkout5,
   CLKOUT6=>clkout6,
   CLKFBOUT=>clkfbout,
   CLKIN=>clkin,
   CLKFB=>clkfb,
   RESET=>reset,
   PLLPWD=>pllpwd,
   RESET_I=>reseti,
   RESET O=>reseto,
   FBDSEL=>fbdsel,
   IDSEL=>idsel,
   MDSEL=>mdsel,
   MDSEL_FRAC=>mdsel_frac,
   ODSEL0=>odesl0,
   ODSEL0 FRAC=>odesl0 frac,
   ODSEL1=>odesl1,
   ODSEL2=>odesl2,
   ODSEL3=>odesl3.
   ODSEL4=>odesl4,
   ODSEL5=>odesl5.
   ODSEL6=>odesl6,
   DT0=>dt0,
   DT1=>dt1,
   DT2=>dt2,
   DT3=>dt3,
   ICPSEL=>icpsel,
   LPFRES=>lpfres,
   LPFCAP=>lpfcap,
   PSSEL=>pssel,
   PSDIR=>psdir,
```

UG306-1.0.4 57(107)

```
PSPULSE=>pspulse,
ENCLK0=>enclk0,
ENCLK1=>enclk1,
ENCLK2=>enclk2,
ENCLK3=>enclk3,
ENCLK4=>enclk4,
ENCLK5=>enclk6,
SSCPOL=>sscpol,
SSCON=>sscon,
SSCMDSEL=>sscmdsel,
SSCMDSEL_FRAC=>sscmdsel_frac
```

5.1.2 IP 调用


在 IP Core Generator 界面中,单击"PLL",界面右侧会显示 PLL 的相关信息概要。

IP 配置

);

在 IP Core Generator 界面中双击 "PLL",弹出 PLL 的"IP Customization"窗口。该窗口包括"General"配置框、"Options"配置框和端口显示框图,如图 5-5 所示。

图 5-5 PLL 的 IP Customization 窗口结构



UG306-1.0.4 58(107)

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。PLL 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

2. Options 配置框

Options 配置框用于用户自定义配置 IP,Options 配置框如图 5-5 所示。

- General: 配置一般模式和高级模式。一般模式下输入输入时钟频率和输出时钟频率,软件会自动计算不同的分频系数; 高级模式适用于高级用户,允许输入输入频率和不同分频系数得到预期的输出频率;
- CLKIN: 配置 PLL 输入时钟的频率,分频参数的设置
 - "Clock Frequency"(频率范围)配置输入时钟的频率;
 - "Divide Factor"可在高级模式下配置分频参数,支持动态模式 "Dynamic"和静态模式 "Static",静态模式下可配置分频 参数的具体数值,范围为 1~64。
 - "VCO Frequency"为计算得到的 VCO 的频率,只读。
- CLKFB:配置 PLL 反馈时钟的源和倍频参数。
 - 配置反馈时钟的源时,"Source"选项可选择"Internal"和 "External";如果选择Internal,则反馈来自内部;如果选 External,则反馈来自 CLKOUT0~6 和 CLKFBOUT 中的一个, 用户可自行选择;
 - Divide Factor 可在高级模式下配置倍频参数,支持动态模式 "Dynamic"和静态模式"Static",静态模式下可配置倍频参 数的具体数值,范围为 1~64。
- ICP and LPF: 动态控制 ICP 电流大小,电流随着取值的增大而增大,值为 0 时电流最小。

LPFSEL:

- 动态控制 LPFRES 大小, RES 取值范围由小到大为 R0~R7, R0 对应的带宽最大, R7 对应的带宽最小;
- 动态控制 LPFCAP 大小, CAP 取值范围由小到大为 C0~C2。

PLL Reset:

- 如果选择 "PLL Reset", PLL 全部复位信号, 复位数字电路, 配置 PLLO 的 RESET 使能模式;
- 如果选择 "PLL Power Down",则对模拟电路 power down;
- 如果选择 "CLKIN Divider Reset",则配置使能 RESET I;
- 如果选择 "CLKOUT Divider Reset",则配置使能 RESET O。

UG306-1.0.4 59(107)

- Lock: PLL 锁定指示信号。
- Optional Ports
 - 频率扩展时钟(SSC)必须在 Advanced Mode 模式才能够被支持:
 - 如果选择 "SSC",则反馈只能来自内部。
- CLKOUT1(以 CLKOUT1 为例,其他可参考 CLKOUT1)

General 配置:

- 用户可选择使能 CLKOUT1~CLKOUT6, "CLKOUT0" 默认为 使能,且用户不可配置;
- 如果选择不使能 "CLKOUT1",则该页面的所有选项不可选, 默认为不使能;
- 如果选择 "Bypass",且选择 "Enable CLKOUT1 Divider",则为 Bypass in 模式,反之不选 Enable CLKOUT1 Divider,则为 Bypass out 模式;
- Bypass 选项可配置输出时钟的旁路功能; "Enable CLKOUTA Divider"选项可配置 VCO 时钟的旁路功能;
- "Expected Frequency (频率范围)"在一般模式下配置期望的 输出时钟 CLKOUTA 的频率,非 bypass 模式下范围为 6.25M~1000M:
- "Tolerance (%)"配置 CLKOUTA 期望频率和计算出的实际 频率的允许误差;
- "Actual Frequency"显示经计算得出的 CLKOUTA 实际频率,无需用户配置。

CLKOUT1 Divider Factor 配置

- 用户可对 CLKOUT1 的输出分频器进行设置,可静态调整或者 动态调整,范围为 1~128,配置不合理时,单击 "Calculate" 或 "OK",会弹出提示窗口提示错误。

Phase 配置:

- PLL 相位调整支持静态和动态两种调整方式,且 0~6 通道均支持相位调整。

Duty Cycle 配置:

- PLL 占空比调整只支持动态调整,且 0~6 通道均支持,占空比调整电路是针对 VCO 设计的,对 Bypass in 或级联模式,不允许占空比调整。

Duty Trim 配置

- PLL 占空比微调支持静态和动态两种调整方式,且只有 0~3 通道支持占空比微调。

UG306-1.0.4 60(107)

5 系统时钟 5.2 PLLA

• CLKFBOUT:

- 可通过页面切换对 CLKFBOUT 进行参数配置,配置参数可以参考上文的 CLKOUT1。

Calculate:

- 计算配置的分频参数、倍频参数和 VCO 参数是否合理,若不合理,单击"Calculate",弹出"error"窗口并且提示错误所在;若配置正确,单击"Calculate",弹出"succeed"窗口提示配置成功。
- 3. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 5-5 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_pll.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 PLL;
- IP 设计使用模板文件 "gowin_pll_tmp.v", 为用户提供 IP 设计使用模板文件:
- IP 配置文件: "gowin_pll.ipc",用户可加载该文件对IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

5.2 PLLA

5.2.1 原语介绍

Arora V FPGA 提供了锁相环 PLLA,支持 7 路时钟输出,每路时钟可独立基于给定的参考输入时钟进行时钟频率、相位和占空比调整。

适用器件

表 5-11 PLLA 适用器件

家族	系列	器件
	GW5A	GW5A-25, GW5A-60
	GW5AR	GW5AR-25
	GW5AS	GW5AS-25
晨熙®	GW5ANRT	GW5ANRT-15
	GW5ANT	GW5ANT-15
	GW5AT	GW5AT-15, GW5AT-60
	GW5ART	GW5ART-15


功能描述

PLLA 模块的结构框图如图 57 所示。

UG306-1.0.4 61(107)

5 系统时钟 5.2 PLLA

图 5-6 PLLA 示意图



PLLA 可基于给定的参考输入时钟进行时钟频率调整、相位调整、占空比调整来产生不同频率、相位和占空比的输出时钟。CLKOUT0 和CLKFBOUT 支持 1/8 小数频率调整,CLKOUT0~CLKOUT3 支持动静态微调占空比。同时 PLLA 支持 CLKOUT6 到 CLKOUT4 的内部级联,支持SSC 功能,支持时钟去歪斜以实现 CLKIN 和 CLKOUT 的对齐。

若要得到正确的时钟输出,输入时钟频率必须按照 <u>FPGA 产品数据手</u> 册中描述的频率范围进行设置。

PLLA 可以对输入时钟 CLKIN 进行频率调整 (倍频和分频), 计算公式如下:

- 1. Fpfd=Fclkin/IDIV
 - 2. Fclkfb=Fpfd*FBDIV
 - 3. 根据不同反馈方式, VCO 频率计算公式不同:
- 内部反馈

Fvco=Fclkfb*MDIV

● 外部反馈

Fvco=Fclkfb*MDIV ---- CLKFBOUT 反馈到 CLKFB Fvco=Fclkfb*ODIVx ---- CLKOUTx 反馈到 CLKFB

- 4. Fclkfbout= Fvco/MDIV
- 5. 根据 INMUX 和 OUTMUX 选择不同的模式, CLKOUT 通道输出频率计算公式不同:
- VCO in 模式(INMUX 选择来自 VCO): Fclkoutx=Fvco/ODIVx

UG306-1.0.4 62(107)

5 系统时钟 5.2 PLLA


- Bypass in 模式 (INMUX 选择来自 CLKIN): Fclkoutx=Fclkin/ODIVx
- Bypass out 模式 (OUTMUX 选择来自 CLKIN): Fclkoutx=Fclkin
- CAS 模式 (仅通道 4): Fclkout4= Fclkout6[1]/ODIV4

注!

- Fclkin 为参考输入时钟 CLKIN 频率;
- Fclkoutx:x=0~6, 为 0~6 通道的输出时钟频率;
- Fclkfb 为反馈输入时钟 CLKFB 频率;
- Fpfd 为 PFD 鉴相频率;
- IDIV、FBDIV、MDIV、ODIVx (x=0~6)为不同分频器的分频系数,即可通过调整不同分频系数得到期望频率的时钟信号;
- [1] Fclkout6 指的是 6 通道 ODIV6 输出的时钟。

端口示意图

图 5-7 PLLA 端口示意图



UG306-1.0.4 63(107)

端口介绍

表 5-12 PLLA 端口介绍

端口名	I/O	描述	
CLKIN	输入	参考时钟输入	
CLKFB	输入	反馈时钟输入	
RESET	输入	PLL 全部复位信号,复位数字电路,高电平有效。	
PLLPWD	输入	PLL power down 信号,对模拟电路 power down,高电平有效。	
RESET_I	输入	带 IDIV 的 PLL 全复位,高电平有效,一般用于内部测试使用。	
RESET_O	输入	复位 ODIV 和部分数字电路,高电平有效,一般用于内部测试使用。	
PSDIR	输入	动态控制相位移动方向	
PSSEL[2:0]	输入	动态控制相位移动通道选择	
PSPULSE	输入	动态控制相位移动时钟脉冲	
SSCPOL	输入	避免 timing 冲突的可选配置: ● 0: CLK Rising Edge • 1: CLK Falling Edge	
SSCON	输入	动态控制 SSC 使能	
SSCMDSEL[6:0]	输入	动态控制 SSC MDIV 整数取值,建议 SSC MDIV 实际值范围 16~24 (对应 Fpfd 为 50M)、32~48(对应 Fpfd 为 25M),SSC MDIV 实 际值为 128-SSCMDSEL。	
SSCMDSEL_FR AC[2:0]	输入	动态控制 SSC MDIV 小数取值,小数取值 1/8。	
CLKOUT0	输出	0 通道时钟输出(默认)	
CLKOUT1	输出	1 通道时钟输出	
CLKOUT2	输出	2 通道时钟输出	
CLKOUT3	输出	3 通道时钟输出	
CLKOUT4	输出	4 通道时钟输出	
CLKOUT5	输出	5 通道时钟输出	
CLKOUT6	输出	6 通道时钟输出	
CLKFBOUT	输出	反馈时钟输出	
LOCK	输出	PLL 锁定指示:	
		● 1: 锁定	
		● 0: 失锁	
MDCLK	输入	时钟输入信号,DRP 端口上的所有信号的翻转均由该时钟上升沿触发	
MDOPC [1:0]	输入	操作类型编码:	
		00:无读写操作(NOOP)	
		10:读操作(RD)	
		01:写操作(WR) 11:无论 MDAINC 是否为高电平,寄存器地址保持不变。	
MDAINC	输入	地址增加指示信号,高有效。	
MDWDI[7:0]			
[ט. ז]וטעעטועו	输入	需要通过 mDRP 端口写入的数据	

UG306-1.0.4 64(107)

端口名	I/O	描述
MDRDO[7:0]	输出	从 mDRP 端口读出的数据

参数介绍

表 5-13 PLLA 参数介绍

参数名	类型	取值范围	默认值	描述
FCLKIN	string	"19"~"800"	"100.0"	参考时钟频率(MHz)
IDIV_SEL	integer	1~64	1	IDIV 分频系数静态设置,对应实际取值为 1~64。
FBDIV_SEL	integer	1~64	1	FBDIV 分频系数静态设置,对应实际取值为 1~64。
ODIV0_SEL	integer	1~128	8	ODIV0 分频系数整数静态设置
ODIV0_FRAC_S EL	integer	0~7	0	ODIV0 分频系数小数静态设置
ODIV1_SEL	integer	1~128	8	ODIV1 分频系数静态设置
ODIV2_SEL	integer	1~128	8	ODIV2 分频系数静态设置
ODIV3_SEL	integer	1~128	8	ODIV3 分频系数静态设置
ODIV4_SEL	integer	1~128	8	ODIV4 分频系数静态设置
ODIV5_SEL	integer	1~128	8	ODIV5 分频系数静态设置
ODIV6_SEL	integer	1~128	8	ODIV6 分频系数静态设置
MDIV_SEL	integer	2~128	8	MDIV 分频系数整数静态设置
MDIV_FRAC_SE L	string	0~7	0	MDIV 分频系数小数静态设置
CLKOUT0_EN	string	"TRUE", "FALSE"	"TRUE"	0 通道时钟输出使能
CLKOUT1_EN	string	"TRUE", "FALSE"	"FALSE"	1 通道时钟输出使能
CLKOUT2_EN	string	"TRUE", "FALSE"	"FALSE"	2 通道时钟输出使能
CLKOUT3_EN	string	"TRUE", "FALSE"	"FALSE"	3 通道时钟输出使能
CLKOUT4_EN	string	"TRUE", "FALSE"	"FALSE"	4 通道时钟输出使能
CLKOUT5_EN	string	"TRUE", "FALSE"	"FALSE"	5 通道时钟输出使能
CLKOUT6_EN	string	"TRUE", "FALSE"	"FALSE"	6 通道时钟输出使能
CLKOUT0_DT_ DIR	binary	1'b1, 1'b0	1'b1	 0 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐为基准,调整下降沿 ● 1'b0: - 占空比减少,以下降沿对齐为基准,调整上升沿。

UG306-1.0.4 65(107)

参数名	类型	取值范围	默认值	描述
CLKOUT1_DT_ DIR	binary	1'b1, 1'b0	1'b1	1 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐 为基准,调整下降沿; ● 1'b0: - 占空比减少,以下降沿对齐为 基准,调整上升沿。
CLKOUT2_DT_ DIR	binary	1'b1, 1'b0	1'b1	2 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐 为基准,调整下降沿; ● 1'b0: - 占空比减少,以下降沿对齐为 基准,调整上升沿。
CLKOUT3_DT_ DIR	binary	1'b1, 1'b0	1'b1	3 通道占空比静态微调方向 ● 1'b1: + 占空比增加,以上升沿对齐 为基准,调整下降沿; ● 1'b0: - 占空比减少,以下降沿对齐为 基准,调整上升沿。
CLKOUT0_DT_ STEP	integer	0,1,2,4	0	0 通道占空比静态微调步长,每步 50ps。
CLKOUT1_DT_ STEP	integer	0,1,2,4	0	1 通道占空比静态微调步长,每步 50ps。
CLKOUT2_DT_ STEP	integer	0,1,2,4	0	2 通道占空比静态微调步长,每步 50ps。
CLKOUT3_DT_ STEP	integer	0,1,2,4	0	3 通道占空比静态微调步长,每步 50ps。
CLK0_IN_SEL	binary	1'b0,1'b1	1'b0	ODIV0 输入时钟来源选择
CLK0_OUT_SEL	binary	1'b0, 1'b1	1'b0	0 通道输出时钟来源选择● 1'b0: 来自 ODIV0 输出● 1'b1: 输出时钟旁路来自 CLKIN
CLK1_IN_SEL	binary	1'b0,1'b1	1'b0	ODIV1 输入时钟来源选择 1'b0: 来自 VCO 输出1'b1: 输出时钟旁路来自 CLKIN
CLK1_OUT_SEL	binary	1'b0, 1'b1	1'b0	1 通道输出时钟来源选择
CLK2_IN_SEL	binary	1'b0,1'b1	1'b0	ODIV2 输入时钟来源选择 1'b0: 来自 VCO 输出2'b1: 输出时钟旁路来自 CLKIN
CLK2_OUT_SEL	binary	1'b0, 1'b1	1'b0	2 通道输出时钟来源选择
CLK3_IN_SEL	binary	1'b0, 1'b1	1'b0	ODIV3 输入时钟来源选择

UG306-1.0.4 66(107)

参数名	类型	取值范围	默认值	描述
				● 1'b0: 来自 VCO 输出
				● 1'b1: 输出时钟旁路来自 CLKIN
OLIVO OLIT OFI		411.0.411.4	411.0	3 通道输出时钟来源选择
CLK3_OUT_SEL	binary	1'b0, 1'b1	1'b0	● 1'b0:来自 ODIV3 的输出● 1'b1:输出时钟旁路来自 CLKIN
				ODIV4 输入时钟来源选择
		2'b00,		● 2'b00: 来自 VCO 输出
CLK4_IN_SEL	binary	2'b01,2'b10	2'b00	● 2'b01: 级联来自 CLKCAS 6
				● 2'b10: 输出时钟旁路来自 CLKIN
				4 通道输出时钟来源选择
CLK4_OUT_SEL	binary	1'b0, 1'b1	1'b0	● 1'b0: 来自 ODIV4 的输出
				● 1'b1: 输出时钟旁路来自 CLKIN
				ODIV5 输入时钟来源选择
CLK5_IN_SEL	binary	1'b0, 1'b1	1'b0	● 1'b0: 来自 VCO 输出
				● 1'b1: 输出时钟旁路来自 CLKIN
CLK5 OUT SEL	binary	1'b0, 1'b1	1'b0	5 通道输出时钟来源选择
CLK5_OUT_SEL	billary	1 00, 1 01	1 00	● 1'b0: 来自 ODIV5 的输出● 1'b1: 输出时钟旁路来自 CLKIN
				CLKFB 来源选择
		"INTERNAL",	"INTERN	● INTERNAL: 来自内部 CLKOUT 反
CLKFB_SEL	string	"EXTERNAL"	AL"	馈
				● EXTERNAL: 来自外部信号反馈
DYN_DPA_EN	string	"TRUE", "FALSE"	"FALSE"	动态相移调整使能
CLKOUT0_PE_ COARSE	integer	0~127	0	0 通道相移粗调静态设置
CLKOUT0_PE_F INE	integer	0~7	0	0 通道相移微调静态设置
CLKOUT1_PE_ COARSE	integer	0~127	0	1 通道相移粗调静态设置
CLKOUT1_PE_F INE	integer	0~7	0	1 通道相移微调静态设置
CLKOUT2_PE_ COARSE	integer	0~127	0	2 通道相移粗调静态设置
CLKOUT2_PE_F INE	integer	0~7	0	2 通道相移微调静态设置
CLKOUT3_PE_ COARSE	integer	0~127	0	3 通道相移粗调静态设置
CLKOUT3_PE_F INE	integer	0~7	0	3 通道相移微调静态设置
CLKOUT4_PE_ COARSE	integer	0~127	0	4 通道相移粗调静态设置
CLKOUT4_PE_F INE	integer	0~7	0	4 通道相移微调静态设置

UG306-1.0.4 67(107)

参数名	类型	取值范围	默认值	描述
CLKOUT5_PE_ COARSE	integer	0~127	0	5 通道相移粗调静态设置
CLKOUT5_PE_F INE	integer	0~7	0	5 通道相移微调静态设置
CLKOUT6_PE_ COARSE	integer	0~127	0	6 通道相移粗调静态设置
CLKOUT6_PE_F INE	integer	0~7	0	6 通道相移微调静态设置
DYN_PE0_SEL	string	"TRUE","FAL SE"	"FALSE"	0 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT0_PE_COARSE 和 CLKOUT0_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信号(PSSEL、PSDIR 和 PSPULSE)来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE1_SEL	string	"TRUE","FAL SE"	"FALSE"	1 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT1_PE_COARSE 和 CLKOUT1_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信号(PSSEL、PSDIR 和 PSPULSE)来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE2_SEL	string	"TRUE","FAL SE"	"FALSE"	2 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT2_PE_COARSE 和 CLKOUT2_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信号(PSSEL、PSDIR 和 PSPULSE)来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE3_SEL	string	"TRUE","FAL SE"	"FALSE"	3 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT3_PE_COARSE 和 CLKOUT3_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信号(PSSEL、PSDIR 和 PSPULSE)来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE4_SEL	string	"TRUE","FAL SE"	"FALSE"	4 通道相位调整静态控制参数或动态控制信号选择

UG306-1.0.4 68(107)

参数名	类型	取值范围	默认值	描述
				● "FALSE": 静态,即选择参数 CLKOUT4_PE_COARSE 和 CLKOUT4_PE_FINE ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE5_SEL	string	"TRUE","FAL SE"	"FALSE"	5 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT5_PE_COARSE 和 CLKOUT5_PE_FINE; ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现,同时需 DYN_DPA_EN="TRUE"。
DYN_PE6_SEL	string	"TRUE","FAL SE"	"FALSE"	6 通道相位调整静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 CLKOUT6_PE_COARSE 和 CLKOUT6_PE_FINE ● "TRUE": 动态,即选择 DPA 动态信 号(PSSEL、PSDIR 和 PSPULSE) 来实现同时需, DYN_DPA_EN="TRUE"。
DE0_EN	string	"TRUE","FAL SE"	"FALSE"	0 通道(ODIV0=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE0_SEL="TRUE" 时设置 CLKOUT0_PE_COARSE 和 CLKOUT0_PE_FINE 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE1_EN	string	"TRUE","FAL SE"	"FALSE"	1 通道(ODIV1=2~128)占空比调整使能 ■ "FALSE": 50%占空比 ■ "TRUE": DYN_PE1_SEL="TRUE" 时设置 CLKOUT1_PE_COARSE 和 CLKOUT1_PE_FINE 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE2_EN	string	"TRUE","FAL SE"	"FALSE"	2 通道(ODIV2=2~128)占空比调整使能 ● "FALSE": 50%占空比

UG306-1.0.4 69(107)

参数名	类型	取值范围	默认值	描述
				● "TRUE": DYN_PE2_SEL="TRUE" 时设置 CLKOUT2_PE_COARSE 和 CLKOUT2_PE_FINE 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
DE3_EN	string	"TRUE","FAL SE"	"FALSE"	3 通道(ODIV3=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE3_SEL="TRUE" 时设置 CLKOUT3_PE_COARSE 和 CLKOUT3_PE_FINE 作为 falling edge,动态相位调整作为 rising edge,实现动态占空比调整(falling edge - rising edge)。
DE4_EN	string	"TRUE","FAL SE"	"FALSE"	4 通道(ODIV4=2~128)占空比调整使能 ■ "FALSE": 50%占空比 ■ "TRUE": DYN_PE4_SEL="TRUE" 时设置 CLKOUT4_PE_COARSE 和 CLKOUT4_PE_FIN 作为 falling edge,结合动态相位调整作为 rising edge,实现动态占空比调整 (falling edge - rising edge)。
DE5_EN	string	"TRUE","FAL SE"	"FALSE"	5 通道(ODIV5=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE5_SEL="TRUE" 时设置 CLKOUT5_PE_COARSE 和 CLKOUT5_PE_FIN 作为 falling edge,动态相位调整作为 rising edge,实现动态占空比调整(falling edge - rising edge)。
DE6_EN	string	"TRUE","FAL SE"	"FALSE"	6 通道(ODIV6=2~128)占空比调整使能 ● "FALSE": 50%占空比 ● "TRUE": DYN_PE6_SEL="TRUE" 时设置 CLKOUT6_PE_COARSE 和 CLKOUT6_PE_FIN 作为 falling edge, 动态相位调整作为 rising edge, 实现动态占空比调整(falling edge - rising edge)。
RESET_I_EN	string	"TRUE", "FALSE"	"FALSE"	使能动态信号 RESET_I,若需要使用 RESET_I 端口,需将该参数设为 TRUE。
RESET_0_EN	string	"TRUE", "FALSE"	"FALSE"	使能动态信号 RESET_O,若需要使用 RESET_O 端口,需将该参数设为 TRUE。
DYN_ICP_SEL	string	"TRUE", "FALSE"	"FALSE"	ICPSEL 静态控制参数或动态控制信号选择

UG306-1.0.4 70(107)

参数名	类型	取值范围	默认值	描述
				● FALSE: 静态,即选择参数 ICP_SEL;
				● TRUE: 动态,即选择动态信号 ICPSEL。
ICP_SEL	binary	6'bXXXXXX, 6'b000000~6' b111111	6'bXXXXX X	ICP 电流静态设置 ● 6'bXXXXXX:表示软件会自动计算并设置该参数 ● 6'b000000~6'b111111:用户若需自行设置,可根据需要在参数范围内设置
DYN_LPF_SEL	string	"TRUE", "FALSE"	"FALSE"	LPFRES 和 LPFCAP 静态控制参数或动态控制信号选择 ● "FALSE": 静态,即选择参数 LPF_RES 和 LPF_CAP; ● "TRUE": 动态,即选择动态信号 LPFREST 和 LPFCAP。
LPF_RES	binary	3'bXXX,3'b00 0~3'b111	3'bXXX	LPRRES 静态设置 ■ 3'bXXX: 表示软件会自动计算并设置 该参数 ■ 3'b000~3'b111: 用户若需设置密级 程度可根据需要在参数范围内设置
LPF_CAP	binary	2'b00~2'b10	2'b00	LFPCAP 静态设置
SSC_EN	string	"TRUE", "FALSE"	"FALSE"	SSC 使能

输入时钟分频器(IDIV),用于控制进入 PLL 模块的输入时钟频率。该分频系数可以通过参数 IDIV_SEL 静态调整,对应关系如表 5-14 所示。

UG306-1.0.4 71(107)

表 5-14 IDIV 对应关系

IDIV_SEL(静态)	IDIV 实际值
1	1
2	2
3	3
4	4
5	5
6	6
7	7
8	8
9	9
64	64

FBDIV 分频器用于分频反馈信号。该分频系数可以通过参数 FBDIV SEL 静态调整,对应关系如表 5-15 所示。

表 5-15 FBDIV 对应关系

FBDIV_SEL (静态)	FBDIV 实际值
1	1
2	2
3	3
4	4
5	5
6	6
7	7
8	8
9	9
64	64

ODIV 输出分频器,0 通道支持整数分频和小数分频;1~6 通道仅支持整数分频。对于 0 通道,该分频系数可通过参数 ODIV0_SEL 和 ODIV0_FRAC_SEL 静态调整,整数分频系数对应关系如表 5-16 所示,小数分频系数对应关系如表 5-17 所示。

表 5-16 ODIV0 整数分频对照表

ODIV0_SEL (静态)	ODIV0 整数值
1	1
2	2
3	3

UG306-1.0.4 72(107)

ODIV0_SEL(静态)	ODIV0 整数值
4	4
5	5
6	6
7	7
8	8
9	9
128	128

ODIV0 在整数分频为[2~127]时小数分频才有效。对于 1~6 通道,ODIV 分频系数可以通过 ODSELx(x=1~6)动态调整,也可以通过参数 ODIVx_SEL(x=1~6)静态调整,对应关系可参考 0 通道的小数分频,即表 5-17。

表 5-17 ODIV0 小数分频对照表

ODIV0_FRAC_SEL (静态)	ODIV0 小数值
0	0*0.125=0
1	1*0.125=0.125
2	2*0.125=0.25
3	3*0.125=0.375
4	4*0.125=0.5
5	5*0.125=0.625
6	6*0.125=0.75
7	7*0.125=0.875

MDIV、CLKFB 分频器作用与 FBDIV 类似。该分频系数支持整数和小数分频,可以通过参数 MDIV_SEL 和 MDIV_FRAC_SEL 静态调整,整数分频系数对应关系如表 5-18 所示,小数分频系数对应关系如表 5-19 所示。

表 5-18 MDIV 整数分频对应关系

MDIV_SEL (静态)	MDIV 整数值
2	2
3	3
4	4
5	5
6	6
7	7
8	8
9	9

UG306-1.0.4 73(107)

MDIV_SEL (静态)	MDIV 整数值
128	128

MDIV 整数值取值范围为[2~128]。

表 5-19 MDIV 小数分频对应关系

MDIV_FRAC_SEL(静态)	MDIV 小数值
0	0*0.125=0
1	1*0.125=0.125
2	2*0.125=0.25
3	3*0.125=0.375
4	4*0.125=0.5
5	5*0.125=0.625
6	6*0.125=0.75
7	7*0.125=0.875

MDIV 在整数分频为[2~127]时小数分频才有效。

相位调整

PLLA 相位调整支持静态和动态两种调整方式,且 0~6 通道均支持相位调整。以 MDIV 通道为基准,相位调整是指 ODIV0~6 相对于 MDIV 的相移。

静态相位调整通过设置参数 CLKOUTx_PE_COARSE 和 CLKOUTx_PE_FINE(x=0~6)来实现。

动态相位调整通过信号 PSSEL、PSDIR、PSPULSE 来实现。PSSEL 用于控制选择通道,PSDIR 用于控制加或减操作,一个 PSPULSE 脉冲下降沿 DYN_FINE 加/减 1,DYN_FINE 上溢或下溢时 DYN_COARSE 加 1或减 1 操作,其中 DYN COARSE 的值小于 ODIV。

相位调整计算公式如下:

PS=(COARSE+FINE/8)/ODIV*360, PS 范围[0,360)

0 通道 ODIV=ODIV0 整数值+ODIV0 小数值, 1~6 通道 ODIV 仅为整数值。

注!

- DYN_FINE 和 DYN_COARSE 是由 DPA 产生的内部信号,通过 PSSEL、PSDIR、PSPULSE 配合产生,其作用和 CLKOUTx_PE_COARSE 和 CLKOUTx_PE_FINE 一致;
- 公式中 COARSE 和 FINE 指的是选择动态或静态调整之后真正作用于相位调整的值;
- 相位调整电路是针对 VCO 设计的,对 Bypass in 或 CAS 模式,相位调整公式虽仍适用,但需设置 FINE 为 0。

UG306-1.0.4 74(107)

相位调整应用

PLL 所有的 CLKOUT 均支持 相位调整应用,为保证 IO 多路高速时钟之间的相位关系,强烈建议使用 CLKOUT [0:3] (硬件直连 HCLK)。

占空比调整

PLLA 占空比调整只支持动态调整,且 0~6 通道均支持。占空比定义如下:

Duty cycle= (falling edge - rising edge)/cycle period

其中 falling edge 的位置由静态相移设置决定,定义为 DUTY, rising edge 的位置由动态相移设置的 PHASE 决定,DYN_FINE 和 DYN_COARSE 是由 DPA 产生的内部信号。DUTY 和 PHASE 的计算公式如下(以 1 通道为例):

DUTY=(CLKOUT1_PE_COARSE+CLKOUT1_PE_FINE/8)
PHASE=(DYN_COARSE1+DYN_FINE1/8)

动态占空比计算:

- 若 DUTY>PHASE, Duty cycle=(DUTY-PHASE)/ODIV1
- 若 DUTY<PHASE,Duty cycle=(DUTY-PHASE)/ODIV1+1

注!

- ODIV=1 时不支持动态占空比调整,占空比固定为 50%:
- ODIV>=2 时, DUTY-PHASE 不支持(-0.5,0.5)之间的值;
- 占空比调整电路是针对 VCO 设计的,对 Bypass in 或 CAS 模式,不允许占空比调整,且此两种模式下,如果 ODIV(>2)为奇数时,占空比不是 50%(高电平<低电平,即占空比小于 50%)。

占空比微调

PLLA 占空比微调支持静态和动态两种调整方式,且只有 0~3 通道支持占空比微调,通过设置占空比微调方向和步长来实现。微调方向为 1'b1 时,调节下降沿延时,占空比增加;微调方向为 1'b0 时,调节上升沿延时,占空比减小。具体延时值如表 5-20 所示(以 1 通道为例):

丰	E 20	DIIA	上穴	レ独む	田元十	四丰
夜	3-20	PLLA	ロエル	ᇈᇄ	同入り	炽夜

动态调整	静态调整		占空比微调延时值
DT1[3:0]	CLKOUT1_DT_DIR	CLKOUT1_DT_STEP	口工比較例延时且
0111		0	0
0110	1'b0	1	-50ps
0101	Udu	2	-100ps
0011		4	-200ps
1111		0	0
1110	1'b1	1	+50ps
1101		2	+100ps
1011		4	+200ps

UG306-1.0.4 75(107)

假设 0、1 通道输出相同频率时钟,对 1 通道时钟进行占空比微调,以 0 通道时钟为参考,具体时序如图 5-8 和图 5-9 所示。

图 5-8 通道 1 占空比微调时序图(微调方向为 1'b1, 步数 1)





图 5-9 通道 1 占空比微调时序图(微调方向为 1'b0, 步数为 1)



原语例化

可以直接实例化原语。

Verilog 例化:

PLLA uut (

.LOCK(lock),

.CLKOUT0(clkout0),

.CLKOUT1(clkout1),

.CLKOUT2(clkout2),

.CLKOUT3(clkout3),

.CLKOUT4(clkout4),

.CLKOUT5(clkout5),

.CLKOUT6(clkout6),

.CLKFBOUT(clkfbout),

.CLKIN(clkin),

.CLKFB(clkfb),

.RESET(reset),

.PLLPWD(pllpwd),

.RESET_I(reseti),

.RESET_O(reseto),

.PSSEL(pssel),

.PSDIR(psdir),

.PSPULSE(pspulse),

.SSCPOL(sscpol),

.SSCON(sscon),

.SSCMDSEL(sscmdsel),

.SSCMDSEL FRAC(sscmdsel frac),

UG306-1.0.4 76(107)

```
.MDCLK(mdclk),
    .MDOPC(msopc),
    .MDAINC(mdainc),
    .MDWDI(mdwdi),
    .MDRDO(mdrdo)
);
defparam uut.CLK0_IN_SEL=1'b0;
defparam uut.CLK0 OUT SEL=1'b0;
defparam uut.CLK1 IN SEL=1'b0;
defparam uut.CLK1 OUT SEL=1'b0;
defparam uut.CLK2 IN SEL=1'b0;
defparam uut.CLK2 OUT SEL=1'b0;
defparam uut.CLK3_IN_SEL=1'b0;
defparam uut.CLK3 OUT SEL=1'b0;
defparam uut.CLK4 IN SEL=2'b00;
defparam uut.CLK4 OUT SEL=1'b0;
defparam uut.CLK5_IN_SEL=1'b0;
defparam uut.CLK5_OUT_SEL=1'b0;
defparam uut.CLK6 IN SEL=1'b0;
defparam uut.CLK6 OUT SEL=1'b0;
defparam uut.CLKFB SEL="INTERNAL";
defparam uut.CLKOUT0 DT DIR=1'b1;
defparam uut.CLKOUT0 DT STEP=0;
defparam uut.CLKOUT0 EN="TRUE";
defparam uut.CLKOUT0 PE COARSE=0;
defparam uut.CLKOUT0 PE FINE=0;
defparam uut.CLKOUT1 DT DIR=1'b1;
defparam uut.CLKOUT1 DT STEP=0;
defparam uut.CLKOUT1 EN="FALSE";
defparam uut.CLKOUT1 PE COARSE=0;
defparam uut.CLKOUT1 PE FINE=0;
defparam uut.CLKOUT2 DT DIR=1'b1;
defparam uut.CLKOUT2_DT_STEP=0;
defparam uut.CLKOUT2_EN="FALSE";
defparam uut.CLKOUT2 PE COARSE=0;
defparam uut.CLKOUT2 PE FINE=0;
defparam uut.CLKOUT3 DT DIR=1'b1;
defparam uut.CLKOUT3_DT_STEP=0;
defparam uut.CLKOUT3 EN="FALSE";
defparam uut.CLKOUT3_PE_COARSE=0;
defparam uut.CLKOUT3 PE FINE=0;
defparam uut.CLKOUT4_EN=" TRUE ";
```

UG306-1.0.4 77(107)

5.2 PLLA

```
defparam uut.CLKOUT4 PE COARSE=0;
defparam uut.CLKOUT4_PE_FINE=0;
defparam uut.CLKOUT5 EN="FALSE";
defparam uut.CLKOUT5 PE COARSE=0;
defparam uut.CLKOUT5_PE_FINE=0;
defparam uut.CLKOUT6 EN="FALSE";
defparam uut.CLKOUT6_PE_COARSE=0;
defparam uut.CLKOUT6 PE FINE=0;
defparam uut.DE0 EN="FALSE";
defparam uut.DE1 EN="FALSE";
defparam uut.DE2 EN="FALSE";
defparam uut.DE3 EN="FALSE";
defparam uut.DE4_EN="FALSE";
defparam uut.DE5 EN="FALSE";
defparam uut.DE6 EN="FALSE";
defparam uut.DYN DPA EN="FALSE";
defparam uut.DYN_PE0_SEL="FALSE";
defparam uut.DYN_PE1_SEL="FALSE";
defparam uut.DYN PE2 SEL="FALSE";
defparam uut.DYN PE3 SEL="FALSE";
defparam uut.DYN PE4 SEL="FALSE";
defparam uut.DYN PE5 SEL="FALSE";
defparam uut.DYN PE6 SEL="FALSE";
defparam uut.FBDIV SEL=1;
defparam uut.FCLKIN="100.0";
defparam uut.ICP SEL=6'bXXXXXX;
defparam uut.IDIV SEL=1;
defparam uut.LPF CAP=2'b00;
defparam uut.LPF RES=3'bXXX;
defparam uut.MDIV FRAC SEL=0;
defparam uut.MDIV SEL=8;
defparam uut.ODIV0 FRAC SEL=0;
defparam uut.ODIV0_SEL=8;
defparam uut.ODIV1_SEL=8;
defparam uut.ODIV2 SEL=8;
defparam uut.ODIV3 SEL=8;
defparam uut.ODIV4 SEL=8;
defparam uut.ODIV5_SEL=8;
defparam uut.ODIV6 SEL=8;
defparam uut.RESET_I_EN="FALSE";
defparam uut.RESET O EN="FALSE";
defparam uut.SSC EN="FALSE";
```

UG306-1.0.4 78(107)

VHDL 例化:

```
COMPONENT PLLA
    GENERIC(
           FCLKIN: STRING:= "100.0";
           IDIV SEL: integer := 1;
           FBDIV SEL: integer := 1;
            ODIV00_SEL : integer := 8;
            ODIV1 SEL: integer := 8;
            ODIV2 SEL: integer:= 8;
            ODIV3 SEL: integer := 8;
            ODIV4 SEL: integer := 8;
            ODIV5_SEL : integer := 8;
            ODIV6 SEL: integer:= 8;
           MDIV SEL: integer := 8;
           MDIV FRAC SEL: integer := 0;
           ODIV0 FRAC SEL: integer := 0;
           CLKOUT0 EN: STRING := "TRUE";
            CLKOUT1 EN: STRING:= "FALSE";
            CLKOUT2_EN: STRING:= "FALSE";
            CLKOUT3 EN: STRING:= "FALSE";
            CLKOUT4 EN: STRING:= "FALSE";
            CLKOUT5_EN : STRING := " FALSE ";
           CLKOUT6 EN: STRING:= "FALSE";
           CLKOUT0_DT_DIR : bit := '1';
           CLKOUT1 DT DIR: bit := '1';
           CLKOUT2 DT DIR: bit := '1';
           CLKOUT3 DT DIR: bit := '1';
            CLKOUT0_DT_STEP : integer := 0;
            CLKOUT1_DT_STEP: integer := 0;
            CLKOUT2 DT STEP: integer := 0;
           CLKOUT3 DT STEP: integer := 0;
           CLK0 IN SEL : bit := '0';
            CLK0 OUT SEL: bit := '0';
            CLK1_IN_SEL : bit_vector := '0';
            CLK1 OUT SEL: bit := '0';
```

UG306-1.0.4 79(107)

5.2 PLLA

```
CLK2 IN SEL : bit vector := '0';
CLK2 OUT SEL : bit := '0';
CLK3 IN SEL : bit vector := '0';
CLK3 OUT SEL: bit := '0';
CLK4 IN SEL : bit vector := "00";
CLK4 OUT SEL: bit := '0';
CLK5 IN SEL : bit vector := '0';
CLK5 OUT SEL: bit := '0';
CLK6 IN SEL : bit_vector := '0';
CLK6 OUT SEL: bit := '0';
CLKFB SEL : STRING := "INTERNAL";
DYN DPA EN: STRING:= "FALSE";
DYN PE0 SEL: STRING:= "FALSE";
DYN PE1 SEL: STRING:= "FALSE";
DYN PE2 SEL: STRING:= "FALSE";
DYN PE3 SEL : STRING := "FALSE";
DYN_PE4_SEL : STRING := "FALSE";
DYN PE5 SEL: STRING:= "FALSE";
DYN PE6 SEL: STRING:= "FALSE";
CLKOUT0 PE COARSE: integer := 0;
CLKOUT0_PE_FINE : integer := 0;
CLKOUT1_PE_COARSE : integer := 0;
CLKOUT1 PE FINE : integer := 0;
CLKOUT2 PE COARSE: integer := 0;
CLKOUT2 PE FINE: integer := 0;
CLKOUT3 PE COARSE: integer := 0;
CLKOUT3_PE_FINE : integer := 0;
CLKOUT4 PE COARSE : integer := 0;
CLKOUT4 PE FINE: integer := 0;
CLKOUT5 PE COARSE: integer := 0;
CLKOUT5 PE FINE : integer := 0;
CLKOUT6_PE_COARSE : integer := 0;
CLKOUT6 PE FINE : integer := 0;
DE0 EN: STRING:= "FALSE";
DE1 EN : STRING := "FALSE";
```

UG306-1.0.4 80(107)

5.2 PLLA

```
DE2 EN: STRING:= "FALSE";
           DE3 EN: STRING:= "FALSE";
            DE4 EN: STRING:= "FALSE";
            DE5 EN: STRING:= "FALSE";
           DE6 EN: STRING:= "FALSE";
            RESET | EN : STRING := "FALSE";
            RESET O EN: STRING := "FALSE";
           ICP SEL: std logic vector(5 downto 0) := "XXXXXXX";
           LPR RES: std logic vector(2 downto 0) := "XXX";
           LPR CAP: bit vector := "00";
           SSC EN: STRING:= "FALSE"
     );
     PORT(
           CLKIN: IN std logic;
            CLKFB: IN std logic:='0';
            RESET, PLLPWD: IN std logic:='0';
            RESET_I, RESET_O: IN std_logic:='0';
            PSSEL: IN std logic vector(2 downto 0);
            PSDIR, PSPULSE: IN std logic;
           SSCPOL, SSCON: IN std logic;
           SSCMDSEL: IN std logic vector(6 downto 0);
           SSCMDSEL_FRAC : IN std_logic_vector(2 downto 0);
           MDCLK, MDINC: IN std logic;
           MDOPC: IN std logic vector(1 downto 0);
           MDWDI: IN std logic vector(7 downto 0);
           MDRDO: OUT std logic vector(7 downto 0);
           LOCK : OUT std_logic;
            CLKOUT0, CLKOUT1: OUT std logic;
            CLKOUT2, CLKOUT3: OUT std logic;
            CLKOUT4, CLKOUT5: OUT std logic;
           CLKOUT6, CLKFBOUT: OUT std logic
     );
END COMPONENT;
uut:PLLA
     GENERIC MAP(
```

UG306-1.0.4 81(107)

```
FCLKIN => "100.0",
IDIV SEL => 1,
FBDIV SEL => 1,
ODIVO SEL => 8,
ODIV1 SEL => 8,
ODIV2 SEL => 8,
ODIV3_SEL => 8,
ODIV4\_SEL => 8,
ODIV5 SEL => 8,
ODIV6_SEL => 8,
MDIV_SEL => 8,
MDIV_FRAC_SEL => 0,
ODIVO FRAC SEL => 0,
CLKOUT0_EN => "TRUE",
CLKOUT1 EN => "FALSE ",
CLKOUT2_EN => " FALSE ",
CLKOUT3_EN => " FALSE ",
CLKOUT4 EN => " FALSE ",
CLKOUT5 EN => "FALSE ",
CLKOUT6 EN => "FALSE ",
CLKOUT0 DT DIR => '1',
CLKOUT1_DT_DIR => '1',
CLKOUT2 DT DIR => '1',
CLKOUT3 DT DIR => '1',
CLKOUT0_DT_STEP => 0,
CLKOUT1 DT STEP => 0,
CLKOUT2_DT_STEP => 0,
CLKOUT3 DT STEP => 0,
CLK0_IN_SEL => '0',
CLK0 OUT SEL => '0',
CLK1 IN SEL => '0',
CLK1_OUT_SEL => '0',
CLK2_IN_SEL => '0',
CLK2_OUT_SEL => '0',
CLK3_IN_SEL => '0',
```

UG306-1.0.4 82(107)

```
CLK3 OUT SEL => '0',
CLK4 IN SEL => "00",
CLK4 OUT SEL => '0',
CLK5 IN SEL => '0',
CLK5 OUT SEL => '0',
CLK6 IN SEL => '0',
CLK6 OUT SEL => '0',
CLKFB SEL=> "INTERNAL",
DYN DPA EN => "FALSE",
DYN PE0 SEL => "FALSE",
DYN PE1 SEL => "FALSE",
DYN_PE2_SEL => "FALSE",
DYN PE3 SEL => "FALSE",
DYN PE4 SEL => "FALSE",
DYN_PE5_SEL => "FALSE",
DYN_PE6_SEL => "FALSE",
CLKOUT0_PE_COARSE => 0,
CLKOUTO PE FINE => 0,
CLKOUT1 PE COARSE => 0,
CLKOUT1 PE FINE => 0,
CLKOUT2 PE COARSE=> 0,
CLKOUT2_PE_FINE => 0,
CLKOUT3 PE COARSE => 0,
CLKOUT3 PE FINE => 0,
CLKOUT4_PE_COARSE => 0,
CLKOUT4 PE FINE => 0,
CLKOUT5_PE_COARSE => 0,
CLKOUT5 PE FINE => 0,
CLKOUT6_PE_COARSE => 0,
CLKOUT6 PE FINE => 0,
DE0 EN => "FALSE",
DE1_EN => "FALSE",
DE2 EN => "FALSE",
DE3 EN => "FALSE",
DE4 EN => "FALSE",
```

UG306-1.0.4 83(107)

```
DE5 EN => "FALSE",
      DE6 EN => "FALSE",
      RESET I EN => "FALSE",
      RESET O EN => "FALSE",
      ICP SEL => "XXXXXX",
     LPR RES => "XXX",
     LPR CAP => "00",
     SSC EN => "FALSE"
)
PORT MAP(
    LOCK=>lock,
    CLKOUT0=>clkout0,
    CLKOUT1=>clkout1,
    CLKOUT2=>clkout2,
    CLKOUT3=>clkout3,
    CLKOUT4=>clkout4.
    CLKOUT5=>clkout5,
    CLKOUT6=>clkout6,
    CLKFBOUT=>clkfbout,
    CLKIN=>clkin,
    CLKFB=>clkfb,
    RESET=>reset,
    PLLPWD=>pllpwd,
    RESET I=>reseti,
    RESET_O=>reseto,
    PSSEL=>pssel,
    PSDIR=>psdir,
    PSPULSE=>pspulse,
    SSCPOL=>sscpol,
    SSCON=>sscon,
    SSCMDSEL=>sscmdsel,
    SSCMDSEL_FRAC=>sscmdsel_frac,
    MDRDO=>mdrdo.
    MDWDI=>mdwdi.
    MDCLK=>mdclk,
    MDOPC=>mdopc,
    MDAINC=>mdainc
);
```

UG306-1.0.4 84(107)


5.2.2 IP 调用

在 IP Core Generator 界面中,单击"PLLA",界面右侧会显示 PLLA 的相关信息概要。

IP 配置

在 IP Core Generator 界面中双击 "PLLA", 弹出 PLL 的"IP Customization"窗口,该窗口包括"General"配置框、"Options"配置框和端口显示框图。

图 5-10 PLLA 的 IP Customization 窗口结构



1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。PLLA 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

2. Options 配置框

PLLA 的 Options 配置框用于用户自定义配置 IP, Options 配置框的描述和 PLL 模块的类似,请参考 5.1.2 IP 调用。

3. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 5-10 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以

UG306-1.0.4 85(107)

5 系统时钟 5.3 DQS

默认配置为例进行介绍:

● IP 设计文件 "gowin_pll.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 PLLA:

- IP 设计使用模板文件 "gowin_pll_tmp.v", 为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_pll.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

5.3 DQS

5.3.1 原语介绍


DQS 是 DDR 存储器接口双向数据选通脉冲电路。

功能描述

DQS 是内存控制器 IP 的关键器件,主要用于调整 DQSIN 与 DQSR90、DQSW0 与 DQSW270 信号间的相位关系并完成写平衡、读校准。

端口示意图

图 5-11 DQS 端口示意图



UG306-1.0.4 86(107)

5 系统时钟 5.3 DQS

端口介绍

表 5-21 DQS 端口介绍

端口名	I/O	描述	
DLLSTEP[7:0]	input	DQS 延时步长控制输入	
DQSIN	input	DQS 输入,来自 IO PAD。	
FCLK	input	快速时钟,可来自两个不同 FCLK 时钟树输出。	
HOLD	input	用于 DQS 写入,停止写入相关信号来同步输出时钟,用于 DQS 读取,来复位 FIFO 计数器。	
PCLK	input	主时钟,来自 PCLK 时钟树。	
RDIR	input	调整 DDR 读取的延时方向 ■ "0": 增加延时■ "1": 减少延时	
RLOADN	input	将 DDR 读取的最终延时步长复位至初始值,低电平有效。	
RMOVE	input	RMOVE 为下降沿时改变 DDR 读取的延时步长,每个脉冲改变一次。	
WDIR	input	调整 DDR 写入的延时方向 ■ "0": 增加延时■ "1": 减少延时	
WLOADN	input	将 DDR 写入的最终延时步长复位至初始值,低电平有效。	
WMOVE	input	WMOVE 为下降沿时改变 DDR 写入的延时步长,每个脉冲改变一次。	
WSTEP[7:0]	input	用于 DDR 写均衡延时控制	
READ[3:0]	input	READ 信号,用于 DDR 读模式。	
RCLKSEL[2:0]	input	选择读时钟源和极性控制	
RESET	input	DQS 复位输入,高电平有效。	
RPOINT[2:0]	output	FIFO 控制读指针,作用于 IOLOGIC 的 RADDR,或通过绕线作用于用户逻辑。	
WPOINT[2:0]	output	FIFO 控制写指针,作用于 IOLOGIC 的 WADDR,或通过绕线作用于用户逻辑。	
DQSW0	output	PCLK/FCLK 0°相移输出,可作用于 IOLOGIC 的 TCLK,或通过绕线作用于用户逻辑。	
DQSW270	output	PCLK/FCLK 270°相移输出,可作用于 IOLOGIC 的 TCLK,或通过绕线作用于用户逻辑。	
DQSR90	output	DQSI 相移 90°输出,可作用于 IOLOGIC 的 ICLK,或通过绕线作用于用户逻辑。	
RFLAG	output	READ 延时调整输出标志,用以表示读取延时调整 under-flow 或 over-flow。	
WFLAG	output	WRITE 延时调整输出标志,用以表示写入延时调整 under-flow 或 over-flow。	

UG306-1.0.4 87(107)

5.3 DQS

端口名	I/O	描述
RVALID	output	READ 模式数据有效标志
RBURST	output	READ 突发检测输出

参数介绍

表 5-22 DQS 参数介绍

参数名	取值范围	默认值	描述
FIFO_MODE_SE	1'b0 , 1'b1	1'b0	FIFO 模式选择 ● 1'b0: DDR memory 模式 ● 1'b1: GDDR 模式
RD_PNTR	"000", "001", "010", "011", "100", "101", "110", "111"	3'b000	FIFO 读指针设置
DQS_MODE	"X1", "X2_DDR2", "X2_DDR3", "X4", "X2_DDR3_EXT"	"X1"	DQS 模式选择
HWL	"false", "true"	"false"	update0/1 时序关系控制 ■ "false": update1 比 update0 提前一个周期; ■ "true": update1 和 update 0 时序相同。

连接规则

- DQS 的输入 DQSI 来自 IO PAD;
- DQS 的输出 RPOINT 可连接至 IOLOGIC 的 RADDR,也可作用于用户逻辑;
- DQS 的输出 WPOINT 可连接至 IOLOGIC 的 WADDR, 也可作用于用户逻辑;
- DQS 的输出 DQSR90 可连接至 IOLOGIC 的 ICLK,也可作用于用户逻辑:
- DQS 的输出 DQSW0/ DQSW270 可连接至 IOLOGIC 的 TCLK, 也可作用于用户逻辑。

UG306-1.0.4 88(107)

5.3 DQS

原语例化

```
Verilog 例化:
  DQS uut (
      .DQSIN(dqs),
      .PCLK(pclk),
      .FCLK(fclk),
      .RESET(reset),
      .READ(read),
      .RCLKSEL(rsel),
      .DLLSTEP(step),
      .WSTEP(wstep),
      .RLOADN(1'b0),
      .RMOVE(1'b0),
      .RDIR(1'b0),
      .WLOADN(1'b0),
      .WMOVE(1'b0),
      .WDIR(1'b0),
      .HOLD(hold),
      .DQSR90(dqsr90),
      .DQSW0(dqsw0),
      .DQSW270(dqsw270),
      .RPOINT(rpoint),
      .WPOINT(wpoint),
      .RVALID(rvalid),
      .RBURST(rburst),
      .RFLAG(rflag),
      .WFLAG(wflag)
  );
  defparam uut.DQS_MODE = "X1";
  defparam uut.FIFO_MODE_SEL = 1'b0;
  defparam uut.RD_PNTR = 3'b001;
VHDL 例化:
  COMPONENT DQS
       GENERIC(
                 FIFO_MODE_SEL:bit:='0';
```

UG306-1.0.4 89(107)

5 系统时钟 5.3 DQS

```
RD PNTR: bit vector:="000";
              DQS MODE:string:="X1";
              HWL:string:="false"
     );
    PORT(
          DQSIN,PCLK,FCLK,RESET:IN std_logic;
          READ:IN std_logic_vector(3 downto 0);
          RCLKSEL: IN std logic vector(2 downto 0);
          DLLSTEP,WSTEP:IN std logic vector(7 downto 0);
          RLOADN, RMOVE, RDIR, HOLD: IN std logic;
          WLOADN, WMOVE, WDIR: IN std logic;
          DQSR90,DQSW0,DQSW270:OUT std_logic;
          RPOINT, WPOINT:OUT std logic vector(2 downto 0);
          RVALID, RBURST, RFLAG, WFLAG: OUT std logic
     );
END COMPONENT;
uut:DQS
    GENERIC MAP(
                   FIFO MODE SEL=>'0',
                   RD PNTR=>"000",
                   DQS MODE=>"X1",
                   HWL=>"false"
     PORT MAP(
         DQSIN=>dqsin,
         PCLK=>pclk,
         FCLK=>fclk,
         RESET=>reset,
         READ=>read,
         RCLKSEL=>rclksel,
         DLLSTEP=>step,
         WSTEP=>wstep,
         RLOADN=>rloadn,
         RMOVE=>rmove.
         RDIR=>rdir,
```

UG306-1.0.4 90(107)

```
HOLD=>hold,
WLOADN=>wloadn,
WMOVE=>wmove,
WDIR=>wdir,
DQSR90=>dqsr90,
DQSW0=>dqsw0,
DQSW270=>dqsw270,
RPOINT=>rpoint,
WPOINT=>wpoint,
RVALID=>rvalid,
RBURST=>rburst,
RFLAG=>rflag,
WFLAG=>wflag
```

5.4 DDRDLL

5.4.1 原语介绍

DDRDLL 产生不同相位延时通过 DLLDLY、DQS 等模块作用于 DDR 等接口模块。


功能描述

DDRDLL 可基于给定的输入时钟进行时钟相位调整产生不同相位的延时步长 STEP。计算过的输出 STEP 信号会驱动如 DQS、DLLDLY 模块,同时信号 STEP 也可通过布线送到用户逻辑中去。DDRDLL 的时钟输入来源包括 GCLK 和相邻的 HCLK。

端口示意图

图 5-12 DDRDLL 端口示意图

);



UG306-1.0.4 91(107)

端口介绍

表 5-23 DDRDLL 端口介绍

端口名	I/O	描述	
STEP[7:0]	Output	延时步长输出	
		锁定指示输出	
LOCK	Output	● 1. 锁定	
		● 0: 失锁	
CLKIN	Input	时钟输入	
STOP	Input	停止输入时钟和内部震荡时钟	
RESET	Input	异步复位输入,高电平有效。	
UPDNCNTL	Input	DDRDLL 延时步长更新控制,低电平有效。	

参数介绍

表 5-24 DDRDLL 参数介绍

参数名	参数类型	取值范围	默认值	描述
DLL_FORCE	Integer	0,1	0	DDRDLL 强制延时步长、锁定控制 • TRUE: 强制锁定,延时步长为 255 (最大),用于较低的输入频率模式; • FALSE: 正常模式,通过DDRDLL 生成延时步长和锁定信号。
CODESCAL	String	000,001,010,0 11,100,101, 110, 111	000	DDRDLL 相移配置(45°~135°) ● 000:101° ● 001:112° ● 010:123° ● 011:135° ● 100:79° ■ 101:68° ■ 110:57° ■ 111:45°
SCAL_EN	String	true,false	true	DDRDLL 启用相位偏移功能: ● TRUE: 启用,相位偏移根据参数 CODESCAL 设置; ● FALSE: 禁用,默认 90°相移。
DIV_SEL	Integer	1'b0,1'b1	1'b0	DDRDLL 锁定模式选择: 1'b0: 正常锁定模式1'b1: 快速锁定模式

UG306-1.0.4 92(107)

连接合法性规则

DDRDLL 的输出 STEP 可连接至 DQS、DLLDLY 模块,同时也可通过布线送到用户逻辑中去。

原语例化

```
Verilog 例化
  DDRDLL uut (
      .STEP(step),
      .LOCK(lock),
      .CLKIN(clkin),
      .STOP(stop),
      .RESET(reset),
      .UPDNCNTL(1'b0)
  );
  defparam uut.DLL FORCE = "FALSE";
  defparam uut.CODESCAL = "000";
  defparam uut.SCAL EN = "TRUE";
  defparam uut.DIV SEL = 1'b0;
Vhdl 例化
   COMPONENT DLL
         GENERIC(
                   DLL FORCE: STRING := "FALSE";
                   DIV SEL: bit :='1';
                   CODESCAL: STRING:="000";
                   SCAL EN: STRING :="true"
         );
             PORT(
                   CLKIN:IN std_logic;
                   STOP: IN std logic;
                   RESET:IN std_logic;
                   UPDNCNTL: IN std logic;
                   LOCK:OUT std_logic;
                   STEP:OUT std logic vector(7 downto 0)
              );
  END COMPONENT;
  uut:DLL
```

UG306-1.0.4 93(107)

```
GENERIC MAP(

DLL_FORCE=>" FALSE",

DIV_SEL=>'1',

CODESCAL=>"000",

SCAL_EN=>" TRUE"

)

PORT MAP(

CLKIN=>clkin,

STOP=>stop,

RESET=>reset,

UPDNCNTL=>updncntl,

LOCK=>lock,

STEP=>step

);
```

5.4.2 IP 调用

在 IP Core Generator 界面中,单击"DDRDLL",界面右侧会显示 DDRDLL 的相关信息概要。

IP 配置

在 IP Core Generator 界面中双击"DDRDLL",弹出 DDRDLL 的"IP Customization"窗口。

UG306-1.0.4 94(107)




图 5-13 DDRDLL 的 IP Customization 窗口结构

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。DDRDLL 的 General 配置框的使用和 DCE 模块的类似,请参考参考 3.1.2 IP 调用。

2. Options 配置框

DDRDLL 的 Options 配置框用于用户自定义配置 IP,如图 5-13。

- Lock & Code: 设置 DDRDLL 模式。
- Delay Code(degree): 延时设置;
- Lock Mode: 设置锁定模式。
- 3. 端口显示框图 端口显示框图显示 IP Core 的配置结果示例框图,如图 5-13 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_ddrdll.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 DDRDLL;
- IP 设计使用模板文件 "gowin_ddrdll_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin ddrdll.ipc",用户可加载该文件对 IP 进行配置。

UG306-1.0.4 95(107)

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 96(107)

6.1 OSC 6.1 OSC

6 晶振时钟

6.1 OSC

6.1.1 原语介绍

OSC,可编程片内晶振。

适用器件

表 6-1 OSC 适用器件

家族	系列	器件	
晨熙®	GW5AT	GW5AT-138, GW5AT-75	
	GW5AST	GW5AST-138	
	GW5A	GW5A-138	
	GW5AS	GW5AS-138	

功能描述

可编程片内晶振,为 MSPI 编程模式提供时钟源,还可以为用户设计提供时钟源,通过配置工作参数,可以获得多达 64 种时钟频率。


器件输出时钟频率可以通过如下公式计算得到:

 $f_{CLKOUT} = f_{osc}/FREQ_DIV;$

其中 f_{osc} 为 210MHz OSC 振荡频率,根据器件除数 FREQ_DIV 为配置 参数,取值为 3 和 2~126 的偶数。

端口示意图

图 6-1 OSC 端口示意图



UG306-1.0.4 97(107)

6.1 OSC 6.1 OSC

端口介绍

表 6-2 OSC 端口介绍

端口名	I/O	描述
OSCOUT	output	OSC 输出时钟信号

参数介绍

表 6-3 OSC 参数介绍

参数名	取值范围	默认值	描述
FREQ_DIV	3,2~126(偶数)	100	OSC 分频系数设置

原语例化

可以直接实例化原语。

```
Verilog 例化:
  OSC uut(
    .OSCOUT(oscout)
 );
  defparam uut.FREQ DIV=100;
VHDL 例化:
  COMPONENT OSC
       GENERIC(
                FREQ DIV:integer:=100
        );
       PORT(OSCOUT:OUT STD LOGIC);
  END COMPONENT;
  uut:OSC
     GENERIC MAP(
                 FREQ DIV=>100
      )
     PORT MAP(OSCOUT=>oscout);
```

6.1.2 IP 调用

在 IP Core Generator 界面中单击 OSC, 界面右侧会显示 OSC 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"OSC",弹出 OSC 的"IP Customization"窗口,该窗口包括" General"配置框、"Options"配置框和端口显示框图,如图 6 2 所示。

UG306-1.0.4 98(107)

6.1 OSC 6.1 OSC




图 6-2 OSC 的 IP Customization 窗口结构

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。OSC 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

2. Options 配置框

Options 配置框用于用户自定义配置 IP, Options 配置框如图 6-2 所示。

- Frequency Divider: 3 和 2~126 之间的偶数。
- 3. 端口显示框图

端口显示框图显示 IP Core 的配置结果示例框图,如图 6-2 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_osc.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 OSC;
- IP 设计使用模板文件 "gowin_osc_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin osc.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 99(107)

6.2 OSCA 6.2 OSCA

6.2 OSCA

6.2.1 原语介绍

OSCA, 可编程片内晶振。

适用器件

表 6-4 OSCA 适用器件

家族	系列	器件
	GW5A	GW5A-25, GW5A-60
	GW5AR	GW5AR-25
	GW5AS	GW5AS-25
晨熙®	GW5ANRT	GW5ANRT-15
	GW5ANT	GW5ANT-15
	GW5AT	GW5AT-15, GW5AT-60
	GW5ART	GW5ART-15

功能描述

可编程片内晶振,为 MSPI 编程模式提供时钟源,支持动态打开/关闭 OSC 功能。还可以为用户设计提供时钟源,通过配置工作参数,可以获得 多达 64 种时钟频率。

器件输出时钟频率可以通过如下公式计算得到:

 $f_{CLKOUT} = f_{osc}/FREQ_DIV;$

其中 f_{osc} 为 210MHz OSC 振荡频率,根据器件除数 FREQ_DIV 为配置 参数,取值为 3 和 2~126 的偶数。

端口示意图

图 6-3 OSCA 端口示意图



端口介绍

表 6-5 OSCA 端口介绍

端口名	I/O	描述
OSCOUT	output	OSC 输出时钟信号
OSCEN	input	时钟使能信号,高电平有效

UG306-1.0.4 100(107)

6.2 OSCA

参数介绍

表 6-6 OSCA 参数介绍

参数名	取值范围	默认值	描述
FREQ_DIV	3,2~126(偶数)	100	OSC 分频系数设置

原语例化

可以直接实例化原语。

```
Verilog 例化:
  OSCA uut(
    .OSCOUT(oscout),
    .OSCEN(oscen)
 );
  defparam uut.FREQ_DIV=100;
VHDL 例化:
  COMPONENT OSCA
       GENERIC(
                FREQ_DIV:integer:=100
        );
       PORT(OSCOUT:OUT STD LOGIC);
  END COMPONENT:
  uut:OSCA
     GENERIC MAP(
                 FREQ DIV=>100
      )
     PORT MAP(
                OSCOUT=>oscout,
                OSCEN=>oscen
     );
```

6.2.2 IP 调用

在 IP Core Generator 界面中单击 OSC, 界面右侧会显示 OSCA 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"OSC",弹出 OSCA 的"IP Customization"窗口,该窗口包括" General"配置框、"Options"配置框和端口显示框图,如图 6-4 所示。

UG306-1.0.4 101(107)

6.2 OSCA




图 6-4 OSCA 的 IP Customization 窗口结构

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。OSCA 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

2. Options 配置框

Options 配置框用于用户自定义配置 IP,OSCA 的 Options 配置框的描述和 OSC 模块的类似,请参考 6.1.2 IP 调用。

3. 端口显示框图

端口显示框图显示 IP Core 的配置结果示例框图,如图 6-4 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

- IP 设计文件 "gowin_osc.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 OSCA;
- IP 设计使用模板文件 "gowin_osc_tmp.v",为用户提供 IP 设计使用模板文件;
- IP 配置文件: "gowin_osc.ipc",用户可加载该文件对 IP 进行配置。

注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 102(107)

6.3 OSCB

6.3.1 原语介绍

OSCB, 可编程片内晶振。

适用器件

表 6-7 OSCB 适用器件

家族	系列	器件
晨熙®	GW5ANRT	GW5ANRT-15
	GW5ANT	GW5ANT-15
	GW5ART	GW5ART-15
	GW5AT	GW5AT-15

功能描述

可编程片内晶振,为 MSPI 编程模式提供时钟源,支持动态打开/关闭 OSC 功能,支持动态频率模式选择、动态 TRIM 功能。还可以为用户设计提供时钟源,通过配置工作参数,可以获得多达 64 种时钟频率。


器件输出时钟频率可以通过如下公式计算得到:

 $f_{CLKOUT} = f_{osc}/FREQ_DIV;$

其中 f_{osc} 为 210MHz 或 25MHz OSC 振荡频率,根据器件除数 FREQ DIV 为配置参数,取值为 3 和 2~126 之间的偶数。

端口示意图

图 6-5 OSCB 端口示意图



端口介绍

表 6-8 OSCB 端口介绍

端口名	I/O	描述	
OSCOUT	output	OSC 输出时钟信号	
OSCREF	output	serDes 和 PLLA 的参考时钟。可输出 高精度 25MHz 时钟,也可输出 210Mhz 时钟	
OSCEN	input	时钟使能信号,高电平有效	

UG306-1.0.4 103(107)

端口名	I/O	描述
FMODE	input	频率模式选择,当参数 FREQ_MODE="210"时可通过端口 FMODE 来动态选择 210MHz 或 25MHz 基准频率
RTRIM	input	动态调整频率
RTCTRIM	input	动态调整温度系数

参数介绍

表 6-9 OSCB 参数介绍

参数名	取值范围	默认值	描述
FREQ_DIV	3,2~126(偶数)	10	OSC 分频系数设置
FREQ_MOD E	"25","210"	"25"	频率模式选择设置
DYN_TRIM_ EN	"FALSE", "TRUE"	"FALSE"	动态 TRIM 使能设置

原语例化

可以直接实例化原语。

```
Verilog 例化:
```

VHDL 例化:

COMPONENT OSCB

GENERIC(

FREQ_MODE: string:= "25"; --"25":25M; "210":210M FREQ_DIV: integer:= 10; --3, 2~126(only even num) DYN_TRIM_EN: string:= "FALSE" --"FALSE","TRUE"

UG306-1.0.4 104(107)

```
);
     PORT(
         OSCEN: in STD LOGIC;
         OSCOUT: OUT STD_LOGIC;
         OSCREF: OUT STD LOGIC;
         FMODE: in STD LOGIC;
         RTRIM: in std_logic_vector(7 downto 0);
         RTCTRIM: in std_logic_vector(5 downto 0)
);
END COMPONENT;
uut:OSCB
   GENERIC MAP(
         FREQ DIV=>10,
         FREQ MODE =>"25",
         DYN TRIM EN =>"FALSE"
    )
   PORT MAP(
         OSCOUT=>oscout,
         OSCREF=>oscref.
         FMODE=>fmode,
         RTRIM=>rtrim,
         RTCTRIM=>rtctrim,
         OSCEN=>oscen
   );
```

6.3.2 IP 调用

在 IP Core Generator 界面中单击 OSC,界面右侧会显示 OSCB 的相关信息概要。

IP 配置

在 IP Core Generator 界面中,双击"OSC",弹出 OSCB 的"IP Customization"窗口,该窗口包括" General"配置框、"Options"配置框和端口显示框图,如图 6-6 所示。

UG306-1.0.4 105(107)




图 6-6 OSCB 的 IP Customization 窗口结构

1. General 配置框

General 配置框用于配置产生的 IP 设计文件的相关信息。OSCB 的 General 配置框的使用和 DCE 模块的类似,请参考 3.1.2 IP 调用。

2. Options 配置框

Options 配置框用于用户自定义配置 IP,OSCB 的 Options 配置框如图 6-4 所示。

- Oscillator Frequency: 25MHz 或者 210MHz;
- Frequency Divider: 3 和 2~126 的偶数;
- Enable TRIM: 使能动态 TRIM 功能;
- Enable OSC Reference: Oscillator Frequency 选择 210MHz 且 Enable TRIM 为 disable 时可以设置 OSCREF 输出。
- 3. 端口显示框图

端口显示框图显示 IP Core 的配置结果示例框图,如图 6-6 所示。

IP 生成文件

IP 窗口配置完成后,产生以配置文件 File Name 命名的三个文件,以默认配置为例进行介绍:

● IP 设计文件 "gowin_osc.v" 为完整的 verilog 模块,根据用户的 IP 配置,产生实例化的 OSCB;

UG306-1.0.4 106(107)

● IP 设计使用模板文件 "gowin_osc_tmp.v",为用户提供 IP 设计使用模板文件;

● IP 配置文件: "gowin_osc.ipc",用户可加载该文件对IP 进行配置。 注!

如配置中选择的语言是 VHDL,则产生的前两个文件名后缀为.vhd。

UG306-1.0.4 107(107)

