UNIVERSITÀ DEGLI STUDI DI VERONA
DIPARTIMENTO DI INFORMATICA

RELAZIONE SULL'ELABORATO SIS-Verilog
CORSO: ARCHITETTURA DEGLI ELABORATORI 2023/2024

Titolo	Elaborato SIS-Verilog
Docente	MICHELE LORA
Elaborato svolto da	JIASHUO CHENG (VR 501311) NICOLA BENZONI (VR 501580)
Anno accademico	2023/2024

Descrizione elaborato

Si progetti un dispositivo per la gestione di partite della morra cinese, conosciuta anche come sasso carta forbici.
Al normale gioco verranno però aggiunte delle regole al fine di rendere il gioco più avvincente:

- *Partite minime*: di 4 manche;
- *Partite massime:* di 19 manche
- *Vantaggio*: si vince con 2 vittorie di scarto
- *Mossa ripetuta*: chi vince non può rigiocare la stessa mossa alla manche successiva, in caso di pareggio, alla manche seguente si possono usare tutte le mosse.

Obiettivo elaborato

Realizzare una FSMD capace di gestire il gioco, implementato sia in verilog che in SIS. Il circuito consisterà in un controllore FSM e un elaboratore Datapath

Scelte Progettuali

- Calcolo combinatorio del risultato della manche

Schema generale FSMD

Sono presenti gli input “INIZIA, PRIMO, SECONDO”, vengono invece restituiti come output “MANCHE, PARTITA”; il datapath manderà poi i segnali di controllo “MANCHE, FLAG_MANCHE” alla FSM.



Diagramma della macchina a Stati

La FSM è una macchina di tipo Mealy, troviamo come input:

- INIZIA: Segnale a 1 bit, esegue un reset se vale 1 (torna allo stato “INIZIO”), prosegue se invece vale 0
- MANCHE: Segnale a 2 bit ricevuto dal datapath, indica il vincitore della manche
- FLAG_MANCHE: Segnale a 2 bit ricevuto dal datapath, indica il conseguimento del numero minimo/massimo di manche
  (00= manche minime non raggiunte, 10= manche minime raggiunte, 11= manche massime raggiunte)

Troviamo come segnale di output:

- PARTITA: Segnale a 2 bit,decreta il vincitore della partita

Presenta 8 stati:

- INIZIO: stato di reset/pareggio
- V1P1: Vantaggio di 1 del giocatore 1
- V2P1: Vantaggio di 2 del giocatore 1
- V3P1: Vantaggio di 3 del giocatore 1
- V1P2: Vantaggio di 1 del giocatore 1
- V2P2: Vantaggio di 2 del giocatore 1
- V3P2: Vantaggio di 3 del giocatore 1
- FINE: viene decretato il vincitore e si termina la partita

STG(State transition graph)



STT(State transition table)

			INPUT (INIZIO 1 - MANCHE 2 - FLAG_MANCHE 2)								
STATO	1----	000--	00100	00110	00111	01000	01010	01011	01100	01110	01111
INIZIO / 000	INIZIO/00	INIZIO/00	V1P1/00	V1P1/00	FINE/01	V1P2/00	V1P2/00	FINE/10	INIZIO/00	INIZIO/00	FINE/11
V1P1 / 001	INIZIO/00	V1P1/00	V2P1/00	FINE/01	FINE/01	INIZIO/00	INIZIO/00	FINE/11	V1P1/00	V1P1/00	FINE/01
V1P2 / 010	INIZIO/00	V1P2/00	INIZIO/00	INIZIO/00	FINE/11	V2P2/00	FINE/10	FINE/10	V1P2/00	V1P2/00	FINE/10
V2P1 / 011	INIZIO/00	V2P1/00	V3P1/00	FINE/01	FINE/01	V1P1/00	V1P1/00	FINE/01	V2P1/00	FINE/01	FINE/01
V2P2 / 100	INIZIO/00	V2P2/00	V1P2/00	V1P2/00	FINE/10	V3P2/00	FINE/10	FINE/10	V2P2/00	FINE/10	FINE/10
V3P1 / 101	INIZIO/00	V3P1/00	-/-	FINE/01	FINE/01	-/-	FINE/01	FINE/01	-/-	FINE/01	FINE/01
V3P2 / 110	INIZIO/00	V3P2/00	-/-	FINE/10	FINE/10	-/-	FINE/10	FINE/10	-/-	FINE/10	FINE/10
FINE / 111	INIZIO/00	-/-	-/-	-/-	-/-	-/-	-/-	-/-	-/-	-/-	-/-

Architettura del DATAPATH

Nel datapath sono presenti i seguenti input:

- PRIMO: Segnale a due bit, determina la mossa del giocatore 1
- SECONDO: Segnale a due bit, determina la mossa del giocatore 2
- INIZIA: Segnale a un bit, quando vale 1 vengono decise le manche massime da giocare (dato dalla concatenazione dei segnali “PRIMO e SECONDO” sommati a 0100), se vale 0 viene giocata la manche

Come output sono presenti:

- MANCHE: Segnale a due bit, indica il vincitore della manche, funge anche come segnale di controllo per la FSM
- FLAG_MANCHE: Segnale di controllo a due bit che viene inviato alla FSM

Il datapath è formato da 3 componenti chiave:

- Logica combinatoria *(img.1)* : Decide il vincitore della manche; il componente viene ottenuto minimizzando la tabella di verità delle varie combinazioni possibili in una partita di morra cinese
- Controllo mossa ripetuta *(img. 2)*: Controlla se il giocatore che ha vinto l’ultima manche ripete la mossa vincente nella manche successiva, nel caso dovesse ripetere la mossa, la manche viene invalidata
- Flag manche minime/massime *(img. 3)*: Funge come contatore delle manche valide giocate, alza un flag quando vengono raggiunte le manche minime (4) e un ulteriore flag quando si raggiunge il numero di manche massime (decise in precedenza dai giocatori)

In fondo è presente lo schema generale del Datapath *(img. 4)*

Logica combinatoria manche *(img. 1)*



Controllo mossa ripetuta *(img. 2)*



Flag manche minime/massime *(img. 3)*



Schema generale DATAPATH *(img. 4)*



Statistiche circuito

Eseguendo il comando “print_stats” nell’ambiente SIS, è possibile ottenere informazioni riguardanti il numero di input, output, nodi, registri e letterali.

Statistiche pre ottimizzazione

```
bsis> print_stats

FSMD            pi= 5   po= 4   nodes= 96       latches=17
lits(sop)= 653
```

Statistiche post ottimizzazione

Minimizzazione multilivello tramite il comando “script.rugged”

```
bsis> source script.rugged

bsis> print_stats

FSMD            pi= 5   po= 4   nodes= 55       latches=17
lits(sop)= 433

bsis> source script.rugged

bsis> print_stats

FSMD            pi= 5   po= 4   nodes= 47       latches=17
lits(sop)= 351

bsis> source script.rugged

bsis> print_stats

FSMD            pi= 5   po= 4   nodes= 46       latches=17
lits(sop)= 344
```

Mapping del circuito

Tramite la libreria “synch.genlib” è possibile eseguire l’operazione di mapping che fornisce informazioni riguardanti l’area totale, il numero di gate e il ritardo

```
bsis> read_blif FSMD.blif

bsis> read_library synch.genlib

bsis> map -m 0 -s -W

>>> before removing serial inverters <<<
# of outputs:          21
total gate area:       5604.00
maximum arrival time: (49.20,49.20)
maximum po slack:     (-3.80,-3.80)
minimum po slack:     (-49.20,-49.20)
total neg slack:      (-478.00,-478.00)
# of failing outputs:  21
>>> before removing parallel inverters <<<
# of outputs:          21
total gate area:       5604.00
maximum arrival time: (49.20,49.20)
maximum po slack:     (-3.80,-3.80)
minimum po slack:     (-49.20,-49.20)
total neg slack:      (-478.00,-478.00)
# of failing outputs:  21
# of outputs:          21
total gate area:       5204.00
maximum arrival time: (47.40,47.40)
maximum po slack:     (-3.80,-3.80)
minimum po slack:     (-47.40,-47.40)
total neg slack:      (-458.80,-458.80)
# of failing outputs:  21
```

```
bsis> print_map_stats

Total Area                = 5204.00
Gate Count                = 143
Buffer Count              = 7
Inverter Count            = 27
Most Negative Slack       = -47.40
Sum of Negative Slacks    = -458.80
Number of Critical PO     = 21
```