

输入（三项）
公式 F
理想计算，浮点语义
质量指标 Q
SNR / EVM + 信号环境
容差 p（损失上限）
接口 I
位宽 · 速率 · 目标时钟
语义直写
方法一：原语表示与编译
原语程序
类型化数据流图
（位宽·小数位·速率·时延）
根：直写起点
正确但面积大
子：agent 的候选
编译器
执行即编译
逐位整数模型
Verilog
（二者逐位一致）
方法二：系统级判定
容差判定
L0 类型检查
L1 场景仿真 · 扫频
RTL ≡ 整数模型
（实现忠实性）
（系统可接受性）
质量门
松弛 ≥ 裕量
通过
PPA 评估
Yosys + ABC 综合
OpenSTA 时序
门级仿真功耗
面积 · fmax · 功耗
终验
留出场景
+ 30 个统计复核
门级对拍 · STA
全部通过 → VERIFIED
最终
Verilog
新候选
BROKEN：错误位置
未达标：约束表 + 缺口，保留为 OPEN
面积·时序·功耗·Δ
隐藏集只回
通过 / 未通过
LLM 智能体
选父节点与区域
REWRITE：改结构（CIC+补偿、交织、融合）
TUNE：调位宽 / 截位 / 系数 / 复用
声明变换类别 equiv / math / approx
报告 + 提示
候选档案
节点状态：BROKEN / OPEN / FEASIBLE
可行前沿：（面积，质量松弛）
近可行前沿：（缺口，面积）
调度提示 · 预算强制
申请终验
方法三：反馈驱动的 agent 搜索