


<개선한 점>

- 1. 곱셈과 덧셈연산에서 clk 비슷하게 맞추기
- 2. Input 행렬을 column 기준으로 잘라서 1cycle 연산이 끝났을 때 Q행렬의 모든 요소에 값이 하나씩 채워지게 하기
- 3. Q 행렬 요소에 adress를 부여하여 연산값이 주소를 보고 찾아갈 수 있게 하여 메모리 부담 줄이기
- 4. 덧셈은 한 번 더하는 구조에서 끝나게 설계
- 5. Input 행렬 불러오는 방식도 고안하기



Min(PE) = (2 x 64) x 512 = 65k개 Max(PE) = (256 x 64) x 512 = 8388k개


Min(Register 32bit) = PE x 4B = 260kB Max(Register 32bit) = PE x 4B = 33MB

> $Min(clk) = (4clk \times 512) = 2048clk$ $Max(clk) = (4clk \times 512) = 2048clk$

Min(PE) = $(2 \times 64) \times 511 = 65k^{7}\parallel$ Max(PE) = $(256 \times 64) \times 511 = 8372k^{7}\parallel$

Min(Register 32bit) = 2 x 64 x4B = 512B Max(Register 32bit) = 256 x 64 x 4B = 65536B = 66kB

> $Min(clk) = (4clk \times 511) = 2044clk$ $Max(clk) = (4clk \times 511) = 2044clk$



<추후 개선방안>

- 1. 한 요소 x 한 요소가 아닌 여러 요소를 동시에 곱하는 multiplier구조 설계
 - --> Q행렬을 쪼개는 방식으로 설계(몇개를 동시에 연산할지, 직/병렬구조 고안)
 - --> 하드웨어 사이즈 감소, 클럭수 증가(hw size / clk 는 반비례 관계)
- 2. Input 행렬을 쪼개는 방식과 Q 행렬에 address를 지정하는 것은 SRAM에서 해야하므로 추후에 설계
- 3. Input Column 및 W Q Row는 쪼개졌다고 fix 후 그 이후 과정 도식화하기
- 4. Register 사이즈는 같거나 아주 조금 줄었을 것, 어쩔 수 없으니 무시하고 설계