


پروژه پنجم CAD

تکمیل طراحی Processing Element

سپهر جمالی ۱۴۰۰/۱۰/۱۱

محمد مهدی صمدی ۱۴۶۵/۱۰/۱۱


دیتا پث



تغییرات اعمال شده نسبت به تمرین قبل شامل اضافه شدن بافر psum و کنترلر خواندن از آن و قرار دادن رجیسترفایل بجای رجیستر برای نوشتن داده در بافر خروجی به طوریکه در خانه از رجیسترفایل یکی از psum های محاسبه شده در طول برنامه قرار دارد. همچنین یک logic بنام is zero اضافه کردم که بررسی میکند اگر داده ورودی صفر باشد مدار به اندازه یک مرحله stall میشود و ورودی بعدی خوانده میشود. برای بخش mode اکثر تغییرات در کنترلر میباشد ولی در دیتا پث برای mode ۱ و ۳ مسیر طی شده یکسان بوده اما برای mode ۲ به اندازه دو خانه رو فیلتر حرکت میکنیم.

کنترلر اصلی


در این بخش هندل کردن mode اضافه شده است. به طوریکه برای mode ۱ و ۳ بخ طور پیشفرض عمل کرده اما برای mode ۱ متفاوت است. در حالت پیشفرض پنجره روی یک ورودی حرکت کرده و در تمام فیلترها ضرب میشود و به سراغ داده بعدی میرویم و همین کار را تکرار میکنیم. اما برای mode ۱ هر پنجره ورودی ابتدا روی تمام فیلترها ضرب شده و سپس روی ورودی جلو میرود که برای پیاده سازی این عملکرد لازم است اورفلو شمارنده های آدرس های فیلتر و ورودی را جا به جا کنیم.



```

en
ctrl-en
clr = (or2 & or1)
done = or
en4 = or
en-all = stall
enA
clrA = orA
en1 = (mode = 0 | 2) ? orA : orA & or2
clr1 = (mode = 0 | 2) ? orA & or2 : orA & or1 & or2
en2 = (mode = 0 | 2) ? orA & or1 : orA
clr2 = (mode = 0 | 2) ? orA & or1 & or2 : orA & or2
ld = orA & or1 & or2
  
```


کنترلر خواندن و نوشتن



این بخش با تمرین قبل یکسان میباشد

خروجی ها


Mode 1



Mode 2



Mode 3



Mode 3 Bonus

