

PRÀCTICA 3: DISSENY BANC REGISTRES I PC

Sergi Carol Bosch i Enric Lenard Uró

Grau en Enginyeria de Sistemés TIC

Arquitectura de Computadors

Curs 2013-14, Grup 10, G12 de pràctiques

Realització de la pràctica: 07/04/2014

Lliurament del treball: 28/04/2014

Real ització pràctica

• L'objectiu d'aquesta practica és crear el banc de registres i el comptador de programa descrits a classe, per aquest motiu anirem realitzant un disseny incremental.

En primer lloc, començarem pel banc de registres, partint d'un senzill registre de 32 bits que anirem ampliant en la seva funcionalitat fins a la construcció del banc complet. Finalment, implementarem el comptador de programa i el mòduls necessaris per el correcte funcionament d'aquest.

Per tant, primer de tot dissenyem el modul Registre que tindrà les següents condicions:

- Un senyal d'habilitació o escriptura (enable) actiu a nivell alt.
- Un senyal de rellotge (clk) per determinar el moment de l'actualització que s'efectuar à amb el flanc de baixada del senyal de rellotge del processador
- Un senyal de reset asíncron i actiu a nivell alt.
- I finalment, les dades d'entrada (Din) i les de sortida (Dout).

```
REGISTRE
 1 library ieee;
                                         -- Cridem les llibreries necessaries.
 2
      use ieee.std_logic_1164.all;
     use ieee.std logic unsigned.all;
 5 | entity Registre is
 6 Port ( Reset : in STD_LOGIC;
                                      --Senyal de rellotge.
--Senyal d'habilitacio.
 7
              clk : in STD_LOGIC;
              enable : in STD_LOGIC;
 8
              Din : in STD_LOGIC_VECTOR(31 downto 0); -- Dades d'entrada.
 9
10
              Dout : out STD LOGIC VECTOR (31 downto 0)); -- Dades de sortida.
   end Registre;
11
12
13 = architecture Behavioral of Registre is
     --Creem senyal per modificar valor del registre.
14
     signal reg : std_logic_vector(31 downto 0):=x"00000000";
15
16
    □ begin
17
18 ⊟process (clk, reset)
     begin
19
20  if (reset = '1') then
21
          reg <= x"00000000"; --Posem a zero el registre.
22 elsif (enable = '1') then
23
23 |
24 |
           -- Actuem en el flanc de baixada del senyal del rellotge.
           if (falling_edge(clk)) then
25
             reg <= Din;
                              --Posem la dada d'entrada al registre.
           end if;
26
27
        end if;
    end process;
28
29
     Dout <= reg;
                               -- Asociem el valor del registre a la sortida.
30
31 end Behavioral;
```


Un cop tenim el disseny del registre de 32 bits acabat realitzem una prova del circuit aplicant uns valors determinats per poder comprovar el seu correcte funcionament.

TEST BENCH REGISTRE

```
27
      LIBRARY ieee:
28
      USE ieee.std_logic_1164.all;
29
30 ENTITY Registre_vhd_tst IS
31
    END Registre_vhd_tst;
32
    ARCHITECTURE Registre_arch OF Registre_vhd_tst IS
   =-- constants
33
      -- signals
34
35
     SIGNAL clk : STD_LOGIC;
     SIGNAL Din : STD_LOGIC_VECTOR (31 DOWNTO 0);
     SIGNAL Dout : STD_LOGIC_VECTOR(31 DOWNTO 0);
SIGNAL enable : STD_LOGIC;
37
38
39
    SIGNAL Reset : STD_LOGIC;
   COMPONENT Registre
40
   PORT (
41
        clk : IN STD_LOGIC;
42
         Din : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
43
        Dout : OUT STD_LOGIC_VECTOR (31 DOWNTO 0);
44
         enable : IN STD_LOGIC;
45
        Reset : IN STD_LOGIC
46
47
     - END COMPONENT;
48
     BEGIN
49
50
         il : Registre
        PORT MAP (
51
52
      -- list connections between master ports and signals
        clk => clk,
53
54
         Din => Din,
55
        Dout => Dout,
56
         enable => enable,
         Reset => Reset
57
58
59
   init : PROCESS
      -- variable declarations
60
     REGIN
61
62
         clk<='0':
63
         Reset <= '0';
64
         enable <= '0';
        Din <= x "00000011";
65
        wait for 10 us;
66
        clk<='1';
67
        enable<='1';
68
69
        wait for 10 us;
        clk<='0';
71
        wait for 10 us;
        clk<='1';
72
        Reset <= '1';
73
74
        wait for 10 us;
75
        clk<='0';
        Reset <= '0';
76
        Din <= x"11110000";
77
78
        wait for 10 us;
79
        clk<='1';
80
        wait for 10 us;
81
        clk<='0';
         enable<='0';
82
         Din<=x"00001111";
83
84
         wait for 10 us;
     WAIT;
85
     -END PROCESS init;
86
   ∃always : PROCESS
87
    -- optional sensitivity list
88
89
     -- (
90
      -- variable declarations
91
      BEGIN
92
              -- code executes for every event on sensitivity list
93
     WAIT:
     -END PROCESS always;
94
    END Registre_arch;
95
```

Un cop tenim el programa de prova creem una gràfica que ens mostra el resultat visualment.

SIMULACIÓ GRÀFICA REGISTRE



A continuació, per connectar els registres de 32 bits amb els busos d'entrada i sortida creem el mòdul RegSortida3Estats.

Per realitzar el codi de la entitat RegSortida3Estats tenim dues opcions per triar:

- 1. Connectar totes les sortides dels registres a un gran multiplexor perquè deixi arribar als busos del processador (connectats a Sor1 i Sor2) el contingut dels registres seleccionats per les entrades rf1 i rf2. En aquest cas serien dos multiplexors que tindrien 32 entrades de 32 bits i una sortida de 32 bits, controlats per rf1 i rf2 cadascun.
- 2. Dotar als registres que s'acaben de definir de dues sortides de tres estats fent que en funció de si es vol llegir un registre determinat per algun dels dos busos s'activi la sortida corresponent. D'aquesta manera es pot connectar directament les sortides dels 32 registres als busos de sortida Sor1 i Sor2.

Nosaltres utilitzarem la segona opció , ja que es la que trobem més senzilla. En aquet cas utilitzarem la entitat Registre explicada anteriorment per tal de controlar el clock i el reset. Així el RegSortida3Estats l'únic que farà serà crear un component de la entitat Registre ,si el senyals de habilitació de escriptura està WE està activat es realitzarà una operació de escriptura al registre.

A continuació es comprovarà si els valors de lectura del registre E1 i E2 estan activats. Si un o els dos valors està activat el valor de Din passarà a ser el de Dout, en cas contrari les sortides es trobaran en alta impedància (Z).

RegSortida3Estats

```
1
     library ieee;
                                       -- Cridem les llibreries necessaries.
 2
     use ieee.std_logic_1164.all;
 3
     use ieee.std_logic_unsigned.all;
 4
    entity RegSortida3Estats is
 6
    Port (
           Reset : in STD LOGIC;
 8
           clk : in STD_LOGIC;
                                     -- Senyal d'habilitacio d'escriptura.
 9
           WE : in STD LOGIC;
           Din : in STD_LOGIC_VECTOR (31 downto 0);
10
11
           E1 ; in STD_LOGIC;
           E2 : in STD_LOGIC;
12
           Dout1 : out STD_LOGIC_VECTOR (31 downto 0); -- Bus del cami de dades anomenat sor1.
13
14
           Dout2 : out STD_LOGIC_VECTOR (31 downto 0)); --Bus del cami de dades anomenat sor2.
     end RegSortida3Estats;
15
16
17
    □architecture Behavioral of RegSortida3Estats is
        -- Cridem els components dels altres arxius.
18
19
    component Registre is
20
          Port (
    21
              Reset : in STD_LOGIC;
22
              clk : in STD LOGIC;
23
              Enable : in STD_LOGIC;
24
              Din : in STD LOGIC VECTOR (31 downto 0);
              Dout : out STD_LOGIC_VECTOR (31 downto 0));
25
26
     end component;
        -- Creem una senyal de sortida per modificar els valors.
27
        signal SortidReg : STD LOGIC VECTOR (31 downto 0);
28
29
       begin
         -- Associem els diferents senyals de l'arxiu Registre amb aquets.
30
        reg : Registre port map (
31
    Reset => Reset,
32
           clk => clk,
33
34
           enable =>WE
           Din => Din.
35
36
           Dout => SortidReg);
         -- Indiquem valor sortida segons El i E2.
37
38
        Dout1 <= SortidReg when E1='1' else "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
39
        end Behavioral;
```

A continuació creem un test en el que anirem fent toggle al enable per veure com el valor canvia.

TEST BENCH RegSortida3Estats

```
70
      BEGIN
                                                       clk<='0';
                                             86
71
          clk<='0';
                                             87
                                                       Reset <= '0';
72
          Reset <= '0';
                                             88
                                                       Din <= x"111100000";
          WE <= '0';
73
                                             89
                                                       E1 <= '0';
          Din <= x "00000011";
74
                                             90
                                                       E2<='1';
          E1<='1';
75
                                                       wait for 10 us;
                                             91
76
         E2<='0';
                                             92
                                                       clk<='1';
77
         wait for 10 us;
                                             93
                                                       wait for 10 us;
78
          clk<='1';
                                             94
                                                       clk<='0';
          WE <= '1';
79
                                             95
                                                       WE <= '0';
         wait for 10 us;
80
                                                       Din <= x "00001111";
                                             96
81
          clk<='0';
                                             97
                                                       wait for 10 us;
         wait for 10 us;
82
                                            98
                                                    WAIT;
83
          clk<='1';
84
         Reset <= '1';
85
         wait for 10 us;
```

SIMULACIÓ GRÀFICA RegSortida3Estats

	Msgs											
olk	0											
Din	0000000000	000	0000000	00000000	00000000	010001						
	00000000000				00000000							
Jout2	ZZZZZZZZZZZ,,,											
Æ1	1											
Æ2	0											
Reset	0											
/WE	0											
	II (*-10-1											
/o1k	11383)											
/clk 0)											
/Din C	0000000000	100	000000	0000000	0000000	0000100	04	100000	2000	0000000	0000000	00000
/Din C /Dout1 C	000000000000000000000000000000000000000	ЮС	000000	0000000	00000000	0000100	01	100000	0000	0000000	00000000	00000
/Din 0 /Dout1 0 /Dout2 Z	0000000000	юс	000000	0000000	00000000	0000100	01	100000	0000	000000	00000000	00000
./Din 0 ./Dout1 0 ./Dout2 Z :t/E1 1	000000000000000000000000000000000000000	юс	000000	0000000	00000000	0000100	01	100000	0000	0000000	00000000	00000
/Din 0 /Dout1 0 /Dout2 Z	00000000000 000000000000 ZZZZZZZZZ	000	000000	0000000	00000000	0000100	01	100000	0000	000000	00000000	00000
/Din 0 /Dout1 0 /Dout2 Z :t/E1 1 :t/E2 0	00000000000 000000000000 2ZZZZZZZZZZ	000	000000	0000000	00000000	0000100	01	100000	0000	0000000	00000000	00000

	Msgs										
./c1k	0										
		000	00000000	00000000	00000000	10001	00010001	.0001000	10000000	00000000	0
/Dout1	0000000000	000	00000000	00000000	00000000	000000					
/Dout2	ZZZZZZZZZZZ						00010001	.0001000	10000000	00000000	0
:t/E1	1										
:t/E2	0										
./Reset	0										
t/WE	0										

A continuació vam realitzar la entitat RegZero.

El registre 0 és un registre especial en el que el seu valor no és pot canviar I sempre val 0. Aquet valor és independent del valor del clock, encara que estigui declarat, ja que no és pot sobreescriure. Com podem veure sempre té el valor de 0 i en el cas de que no es seleccioni la activació el valor serà de alta impedancia (Z).

REGISTRE ZERO

```
library ieee;
                                           -- Cridem les llibreries necessaries.
2
      use ieee.std_logic_1164.all;
 3
      use ieee.std_logic_unsigned.all;
 5
    entity RegistreZero is
 6
       port ( clk : in STD_LOGIC;
 7
               reset : in STD_LOGIC;
 8
               E1 : in STD_LOGIC; -- Indica on s'ha de deixar l'informacio del regist
 9
               E2 : in STD_LOGIC;
10
               Dout1 : out STD_LOGIC_VECTOR(31 downto 0);
11
               Dout 2: out STD_LOGIC_VECTOR(31 downto 0));
12
      end RegistreZero;
13
14
    ☐architecture Zero of RegistreZero is
15
    - begin
16
         -- Indiquem valor sortida (0 o Z) segons El i E2.
17
         Dout1 <= x"00000000" when E1='1' else "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
18
         Dout2 <= x"00000000" when E2='1' else "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
19
      end Zero;
```

El registre 0 té un Test bench relativament senzill ja que no s'hi pot escriure i sempre té el mateix valor.

```
TEST BENCH REGISTRE ZERO
```

```
- init : PROCESS
63
      -- variable declarations
64
      BEGIN
65
          clk<='0';
          E1 <= '1';
66
67
          E2<='0';
          reset <= '0';
68
          wait for 10 us;
69
          clk<='1';
70
          wait for 10 us;
71
72
          clk<='0';
          E1 <= '0';
73
74
          E2<='1';
75
          wait for 10 us;
76
          clk<='1';
          reset <= '1';
77
78
          wait for 10 us;
      WAIT;
79
```

La gràfica resultant és la següent:

SIMULACIÓ GRÀFICA REGISTRE ZERO



Com podem veure el valor resultant sempre és 0.

Abans de parlar del Banc de Registres tenim que fer un descodificador.

El descodificador és l'encarregat de descodificar les entrades de 5 bits cap a sortides de 32 bits per tal de triar un registre i els enables de les sortides que es troben a la entitat RegSortida3Estats. Això es fa desplaçant un bit cap a l'esquerra cada cop que el numero de entrada s'incrementa en 1 fins que el bit mencionat arriba a la posició 32.

DESCODIFICADOR

```
library ieee;
            --Cridem les llibreries necessaries.
 use ieee.std logic 1164.all;
3
 use ieee.std_logic_unsigned.all;
5
 — entity Descodificador5 is
6
  Port ( Habilitacio: in STD_LOGIC;
7
   Ent : in STD_LOGIC_VECTOR (4 downto 0);
   Sort : out STD_LOGIC_VECTOR (31 downto 0));
8
 end Descodificador5;
9
10
11
 architecture desc of Descodificador5 is
 begin
13
  process (Habilitacio, Ent)
 14
   if Habilitacio='1' then
15
 16
   case Ent is
 17
    18
    19
    20
    21
    22
    23
    24
    25
26
    27
    28
    when "01011" => Sort <= "00000000000000000010000000000000000";</pre>
    29
    30
    31
    32
    33
34
    35
    36
37
    38
    39
    40
41
    42
    43
    44
    45
    46
    47
48
    49
    when others => Sort <= "-----";
50
   end case:
51
52
 elsif (Habilitacio='0') then
   Sort <= x"000000000";
53
   end if;
54
55
  end process;
56
 end desc:
```

TEST BENCH DESCODIFICADOR

```
- init : PROCESS
54
      -- variable declarations
55
      BEGIN
56
          Ent <= "000000";
57
58
          Habilitacio<='1';
59
          wait for 10 us;
60
          Ent <= "00100";
61
          wait for 10 us;
62
          Ent <= "01001";
63
          Habilitacio<='0';
64
          wait for 10 us;
          Ent <= "11111";
65
          Habilitacio <= '1';
66
          wait for 10 us;
67
68
69
      WAIT;
```

SIMULACIÓ GRÀFICA DESCODIFICADOR

	Msgs										
	00000	00000					00100				
	000000000000	0000000	0000000	0000000	0000000	00001	0000000	0000000	0000000	00000001	.0000
:/Habili	1										

3	01001					11111				
₫	0000000	0000000	0000000	0000000	0000	1000000	0000000	0000000	0000000	00000
Ī										

Finalment creem la entitat Banc de Registres.

El banc de registres és el component que engloba totes les altres entitats. En si el banc de registre el que fa es descodificar les entrades rf1,rf2 i rdest, deixant les entrades lSor1 ,lSor2 i esc com a enables dels descodificadors anteriors respectivament.

Un cop descodificats els valors procedim a crear 32 registres utilitzant les entitats de RegistreZero i RegSortida3Estats i passant com a paràmetres els valors descodificats.

BANC DE REGISTRES

```
library ieee;
1
 2
      use ieee.std_logic_1164.all;
 3
      use ieee.std logic unsigned.all;
 4
 5
    □entity BancRegistres is
 6
        Port ( Reset : in STD_LOGIC;
           clk : in STD_LOGIC;
 7
 8
            esc : in STD_LOGIC;
 9
            rdest : in STD_LOGIC_VECTOR(4 downto 0);
10
           dades : in STD LOGIC VECTOR (31 downto 0);
11
           ISor1: in STD_LOGIC;
12
            rf1 : in STD_LOGIC_VECTOR(4 downto 0);
13
           1Sor2: in STD LOGIC:
            rf2 : in STD_LOGIC_VECTOR(4 downto 0);
14
15
            sor1 : out STD_LOGIC_VECTOR(31 downto 0);
16
            sor2 : out STD LOGIC VECTOR (31 downto 0));
      end BancRegistres;
17
18
19
    architecture Behavioral of BancRegistres is
         --Creem unes senyals per seleccionar quina sortida del registre de 3 estats agafem
20
21
         signal select1 : STD_LOGIC_VECTOR (31 downto 0);
         signal select2 : STD_LOGIC_VECTOR (31 downto 0);
22
         signal Sortidreg : STD_LOGIC_VECTOR (31 downto 0);
23
24
25
          -- Cridem els components dels altres arxius
         component RegistreZero is
26
    F
27
    Port ( clk : in STD_LOGIC;
               reset : in STD_LOGIC;
28
29
               E1 : in STD_LOGIC;
30
               E2 : in STD_LOGIC;
31
               Dout1 : out STD_LOGIC_VECTOR(31 downto 0);
32
               Dout2 : out STD_LOGIC_VECTOR(31 downto 0));
33
         end component;
34
35
         component Descodificador5 is
    Port ( Habilitacio: in STD_LOGIC;
    36
37
           Ent : in STD_LOGIC_VECTOR (4 downto 0);
38
            Sort : out STD_LOGIC_VECTOR (31 downto 0));
39
         end component;
        component RegSortida3Estats is
41
    白
42
    Port ( Reset : in STD_LOGIC;
43
              clk : in STD_LOGIC;
              WE : in STD_LOGIC;
44
              Din : in STD_LOGIC_VECTOR (31 downto 0);
45
              E1 : in STD_LOGIC;
46
47
              E2 : in STD LOGIC;
              Dout1 : out STD_LOGIC_VECTOR (31 downto 0);
48
49
              Dout 2 : out STD_LOGIC_VECTOR (31 downto 0));
50
        end component;
51
52
     begin
         -- Descodifiquem les entrades del banc per saber si tenim que escriure o no i quina sortida tenim que triar.
53
54
        dec1 : Descodificador5 port map (
55
           Habilitacio => 1Sor1,
56
           Ent => rf1,
57
           Sort => select1);
        dec2 : Descodificador5 port map (
58
    Ė
           Habilitacio => 1Sor2,
59
60
           Ent => rf2,
61
           Sort => select2);
62
        dec3 : Descodificador5 port map (
63
          Habilitacio => esc,
64
           Ent => rdest.
           Sort => Sortidreg);
65
```

```
-- Creem els registres, el 0 és diferent als altres ja que només pot tenir el valor 0
68
         reg0 : RegistreZero port map (clk, reset, select1(0), select2(0), sor1, sor2);
69
         reg1 : RegSortida3Estats port map (reset,clk,Sortidreg(1),dades,select1(1),select2(1),sor1,sor2);
70
         reg2 : RegSortida3Estats port map (reset, clk, Sortidreg(2), dades, select1(2), select2(2), sor1, sor2);
71
         reg3 : RegSortida3Estats port map (reset,clk,Sortidreg(3),dades,select1(3),select2(3),sor1,sor2);
         reg4 : RegSortida3Estats port map (reset, clk, Sortidreg(4), dades, select1(4), select2(4), sor1, sor2);
72
73
         reg5 : RegSortida3Estats port map (reset,clk,Sortidreg(5),dades,select1(5),select2(5),sor1,sor2);
74
         reg6 : RegSortida3Estats port map (reset, clk, Sortidreg(6), dades, select1(6), select2(6), sor1, sor2);
75
         reg7 : RegSortida3Estats port map (reset, clk, Sortidreg(7), dades, select1(7), select2(7), sor1, sor2);
76
         reg8 : RegSortida3Estats port map (reset, clk, Sortidreg(8), dades, select1(8), select2(8), sor1, sor2);
77
         reg9 : RegSortida3Estats port map (reset, clk, Sortidreg(9), dades, select1(9), select2(9), sor1, sor2);
78
         reg10 : RegSortida3Estats port map (reset,clk,Sortidreg(10),dades,select1(10),select2(10),sor1,sor2);
79
         regl1 : RegSortida3Estats port map (reset,clk,Sortidreg(11),dades,select1(11),select2(11),sor1,sor2);
         reg12 : RegSortida3Estats port map (reset,clk,Sortidreg(12),dades,select1(12),select2(12),sor1,sor2);
80
81
         reg13 : RegSortida3Estats port map (reset,clk,Sortidreg(13),dades,select1(13),select2(13),sor1,sor2);
82
         reg14 : RegSortida3Estats port map (reset, clk, Sortidreg(14), dades, select1(14), select2(14), sor1, sor2);
83
         reg15 : RegSortida3Estats port map (reset, clk, Sortidreg(15), dades, select1(15), select2(15), sor1, sor2);
84
         reg16 : RegSortida3Estats port map
                                              (reset, clk, Sortidreg (16), dades, select1 (16), select2 (16), sor1, sor2);
85
         reg17 : RegSortida3Estats port map (reset, clk, Sortidreg(17), dades, select1(17), select2(17), sor1, sor2);
86
         reg18 : RegSortida3Estats port map (reset, clk, Sortidreg(18), dades, select1(18), select2(18), sor1, sor2);
         reg19 : RegSortida3Estats port map (reset, clk, Sortidreg(19), dades, select1(19), select2(19), sor1, sor2);
87
         reg20 : RegSortida3Estats port map (reset,clk,Sortidreg(20),dades,select1(20),select2(20),sor1,sor2);
88
89
         reg21 : RegSortida3Estats port map
                                              (reset, clk, Sortidreg(21), dades, select1(21), select2(21), sor1, sor2);
90
         reg22 : RegSortida3Estats port map (reset,clk,Sortidreg(22),dades,select1(22),select2(22),sor1,sor2);
         reg23 : RegSortida3Estats port map (reset,clk,Sortidreg(23),dades,select1(23),select2(23),sor1,sor2);
91
92
         reg24 : RegSortida3Estats port map (reset, clk, Sortidreg(24), dades, select1(24), select2(24), sor1, sor2);
93
         reg25 : RegSortida3Estats port map (reset, clk, Sortidreg(25), dades, select1(25), select2(25), sor1, sor2);
         reg26 : RegSortida3Estats port map (reset,clk,Sortidreg(26),dades,select1(26),select2(26),sor1,sor2);
94
95
         reg27 : RegSortida3Estats port map (reset,clk,Sortidreg(27),dades,select1(27),select2(27),sor1,sor2);
96
         reg28 : RegSortida3Estats port map
                                              (reset, clk, Sortidreg (28), dades, select1 (28), select2 (28), sor1, sor2);
         reg29 : RegSortida3Estats port map (reset,clk,Sortidreg(29),dades,select1(29),select2(29),sor1,sor2);
97
98
         reg30 : RegSortida3Estats port map (reset, clk, Sortidreg(30), dades, select1(30), select2(30), sor1, sor2);
         reg31 : RegSortida3Estats port map (reset,clk,Sortidreg(31),dades,select1(31),select2(31),sor1,sor2);
99
      end Behavioral:
```

Un cop hem creat els 32 registres creem un test.


TEST BENCH BANC DE REGISTRES

```
init : PROCESS
                                                         rf1 <= "00000";
       -- variable declarations
 78
                                               102
                                                          rf2 <= "000000";
 79
       BEGIN
                                               103
                                                          wait for 10 us;
80
          clk <= '1';
                                              104
                                                          clk <= '0';
81
          dades <=x"00000011";
                                                         1Sor1 <= '1';
                                              105
          esc <= '1';
82
                                                         1Sor2 <= '0';
                                              106
          1Sor1 <= '1';
83
                                              107
                                                          wait for 10 us;
          1Sor2 <= '1';
 84
                                               108
                                                          clk <= '1';
 85
          rdest <= "00001";
                                               109
                                                          wait for 10 us;
          Reset <= '0';
86
                                                          clk <= '0';
                                               110
 87
          rf1 <= "00001";
                                              111
                                                          1Sor1 <= '0';
          rf2 <= "000000";
88
                                                          1Sor2 <= '1';
                                              112
89
          wait for 10 us;
                                              113
                                                         rdest <= "00101";
          clk <= '0';
 90
                                               114
                                                          rf1 <= "00000";
 91
          wait for 10 us;
                                               115
                                                          rf2 <= "00101";
 92
          clk <= '1';
                                               116
                                                         wait for 10 us;
 93
          rdest <= "00001";
                                              117
                                                         clk <='1';
94
          rf1 <= "00001";
                                              118
                                                         wait for 10 us;
95
          rf2 <= "00001";
                                              119
                                                         clk <='0';
96
          wait for 10 us;
                                              120
                                                         wait for 10 us;
          clk <= '0';
 97
                                              121
                                                          reset <= '1';
 98
          wait for 10 us;
                                               122
                                                          wait for 10 us;
 99
          clk <= '1';
                                               123
                                                      WAIT:
          rdest <= "000000";
100
```

GRAFICA BANC DE REGISTRES


/clk 1			
/dades 0000000000	00000000000000000000000000000001		
	000000000000000000000000000000000000000		
/esc 1			
/1Sor1 1			
/1Sor2 1			
/rdest 00001	00001		
./Reset 0			
/rf1 00001	00001		
/rf2 00000	00000		100001
/sor1 0000000000		100000000000000000000000000000010001	20001
		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
/sor2 0000000000	000000000000000000000000000000000000000		000000000000000000000000000000000000000
/clk 1			
/dades 00000000000	0000000000000000000000000001d001		
/esc 1			
/1Sor1 1			
/1Sor2 1			
/rdest 00001	00001	100000	
/Reset 0			
/rf1 00001	00001	100000	
/rf2 00000	00001	100000	
/sor1 0000000000			
/sor2 0000000000		100000000000000000000000000000000000000	
78012 0000000000	000000000000000000000000000000000000000	100000000000000000000000000000000000000	
/clk 1			
/dades 00000000000	000000000000000000000000000000000000000		
./esc 1			
./1Sor1 1			
/1Sor2 1			
/rdest 00001	00000	00101	
./Reset 0		W0101	
/rf1 00001			
/rf2 00000	00000	22.22	
	00000	00101	
/sor1 0000000000			
/sor2 0000000000		000000000000000000000000000000000000000	000000
4.11			
/clk 1			
/dades 0000000000	000000000000000000000000000000000000000		
/esc 1			
/lSor1 1			
/1Sor2 1			
/rdest 00001	00101		
/Reset 0			
/rf1 00001	00000		
/rf2 00000			
	00101		
/sor2 00000000000	000000000000000000000000000000000000000	000000000000000000000000000000000000000	100000000000000000000000000000000000000

SIMBOL BANC REGISTRE



Finalment simulem en banc de registres a nivell de porta lògica, o sigui en cas real.

SIMULACIÓ GRÀFICA REAL BANC DE REGISTRES



Podem veure com es produeixen retards i com les portes lògiques introdueixen alguns problemes. Aixó és degut al baix temps que hem ficat en el test bench entre clock i clock.

Finalment dissenyem el PC (Program Counter), que ens permetrà incrementar en quatre un itats el seu contingut a cada cicle d'instrucció i actualitzar el seu valor amb una dada nova en el cas de les instruccions de salt.

Per tant, en el flanc de pujada del rellotge es captura el valor actual del PC que guardarem en la senyal LecturaPC, que sera la que posarem al bus quan ho ordeni un senyal de lectura. En canvi, en el flanc de baixada es quan realitzarem les funcions d'actualització i modificació del PC utilitzant la senyal ContingutPC.

PROGRAM COUNTER

```
1
     library ieee;
                                        -- Cridem les llibreries necessaries.
2
      use ieee.std_logic_1164.all;
      use ieee.std_logic_unsigned.all;
    entity ComptadorPrograma is
        Port ( Reset : in STD_LOGIC; --Inicialitza PC=0.
5
 6
               clk : in STD_LOGIC;
               IncPC : in STD_LOGIC;
                                      -- Increment del PC+4.
7
                                       -- Lectura del valor PC.
8
               LPC : in STD_LOGIC;
               EPC : in STD_LOGIC;
9
                                       -- Actualitza valor PC.
10
               Din : in STD_LOGIC_VECTOR (31 downto 0); --Valor per realitzar salt en PC.
               Dout : out STD_LOGIC_VECTOR (31 downto 0)); -- Valor de sortida del PC.
11
    end ComptadorPrograma;
12
13
    ☐ architecture PC_Arch of ComptadorPrograma is
14
      -- Creem dos senyals per llegir i guardar el contingut del PC.
15
      signal ContingutPC: STD LOGIC VECTOR (31 downto 0):= x"000000000";
     signal LecturaPC: STD_LOGIC_VECTOR (31 downto 0):= x"00000000";
16
17
    ⊟begin
18
    □process (clk, reset)
19
     begin
20
    if rising edge (clk) then
21
    if reset = '1' then
               LecturaPC <= x"000000000";
22
    \dot{\Box}
            else LecturaPC <= ContingutPC;</pre>
23
24
            end if:
         end if;
25
26
     end process;
```

```
27 | process (clk, reset)
28
     begin
29 if (falling_edge(clk)) then
         if reset = '1' then
30 ⊟
                                                 -- Posem PC=0.
              ContingutPC <= x"00000000";
31
32
          elsif IncPC='1' then
                                                 -- Incrementem PC=PC+4.
33 ├
34 ⊟
              ContingutPC <= ContingutPC + 4;
          elsif EPC='1' then
35
              ContingutPC <= Din;
                                                -- Actualitzem PC=Din.
36
           end if;
37
        end if:
   end process;

- end process;

Dout <= LecturaPC when LPC = '1' else "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;;
38
39
40 end PC_Arch;
```

Un cop tenim el disseny del PC acabat realitzem una prova del circuit aplicant uns valors determinats per poder comprovar el seu correcte funcionament.


TEST BENCH PC

```
LIBRARY ieee;
27
28
     USE ieee.std logic 1164.all;
29
30 ENTITY ComptadorPrograma_vhd_tst IS
    END ComptadorPrograma_vhd_tst;
32
    ARCHITECTURE ComptadorPrograma_arch OF ComptadorPrograma_vhd_tst IS
    -- constants
34
      -- signals
     SIGNAL clk : STD_LOGIC;
35
     SIGNAL Din : STD_LOGIC_VECTOR(31 DOWNTO 0);
SIGNAL Dout : STD_LOGIC_VECTOR(31 DOWNTO 0);
36
37
     SIGNAL EPC : STD_LOGIC;
38
39
     SIGNAL IncPC : STD_LOGIC;
     SIGNAL LPC : STD_LOGIC;
SIGNAL Reset : STD_LOGIC;
40
41
42 COMPONENT ComptadorPrograma
43 - PORT (
44
         clk : IN STD_LOGIC;
45
         Din : IN STD_LOGIC_VECTOR (31 DOWNTO 0);
         Dout : OUT STD_LOGIC_VECTOR (31 DOWNTO 0);
46
        EPC : IN STD_LOGIC;
47
48
        IncPC : IN STD_LOGIC;
         LPC : IN STD LOGIC;
49
50
         Reset : IN STD_LOGIC
51
         );
     - END COMPONENT;
52
53
     BEGIN
54
         i1 : ComptadorPrograma
55
    PORT MAP (
56
     -- list connections between master ports and signals
         clk => clk,
57
         Din => Din
58
        Dout => Dout,
59
60
        EPC => EPC,
61
         IncPC => IncPC,
62
         LPC => LPC,
         Reset => Reset
63
```


```
65
     ☐init : PROCESS
 66
       -- variable declarations
 67
       BEGIN
          clk <= '0';
 68
          Din <= x"00000001";
 69
          EPC <= '0';
 70
          IncPC <= '0';
 71
          LPC <= '1';
 72
          Reset <= '0';
 73
          wait for 10 ns;
 74
 75
          clk <= '1';
         wait for 10 ns;
 76
          clk <= '0';
 77
 78
          EPC <= '1';
          -- IncPC <= '1';
 79
          wait for 10 ns;
 80
          clk <= '1';
 81
 82
          wait for 10 ns;
          clk <= '0';
 83
 84
          EPC <= '0';
 85
          IncPC <= '1';
          wait for 10 ns;
 86
          clk <= '1';
 87
 88
          wait for 10 ns;
 89
          clk <= '0';
          reset <= '1';
 90
          wait for 10 ns;
 91
          clk <= '1';
 92
          reset <= '0';
 93
          LPC <= '0';
 94
 95
          wait for 10 ns;
 96
      WAIT;
 97
      -END PROCESS init;
 98
     ∃always : PROCESS
 99
100
      REGIN
101
      WAIT;
102
      -END PROCESS always;
      END ComptadorPrograma_arch;
103
```

Un cop tenim el programa de prova creem les gràfiques que ens mostrant els resultats visualment observant la diferencia entre elles si es ten en compte els retards.

<u>SIMULACIÓ GRÀFICA IDEAL PC</u>



SIMULACIÓ GRÀFICA REAL PC



Per ultim realitzarem el símbol del PC utilitzant el disseny anterior.

SIMBOL PC

