

1 D4 - TEKKOM B

ARITMETIKA DIGITAL DASAR



Nama : Septian Bagus Jumanoro
Kelas : 1 – D4 Teknik Komputer B
NRP : 3221600039
Dosen : Reni Soelistijorini B.Eng, MT
Mata Kuliah : Praktikum Rangkaian Logika 1
Hari/Tgl. Praktikum : 27 September 2021



PERCOBAAN 6.

RANGKAIAN ARITMETIKA DIGITAL DASAR

TUJUAN:

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu

- Memahami rangkaian aritmetika digital : *adder* dan *subtractor*
- Mendisain rangkaian *adder* dan *subtractor* (*Half* dan *Full*) berdasarkan Tabel Kebenaran yang diketahui

PERALATAN:


Logic Circuit Trainer KL

TEORI:

Rangkaian aritmetika digital dasar terdiri dari dua macam : Adder, atau rangkaian penjumlah, berfungsi menjumlahkan dua buah bilangan yang telah dikonversikan menjadi bilangan-bilangan biner, dan Subtraktor, atau rangkaian pengurang, yang berfungsi mengurangi dua buah bilangan.


1. HALF ADDER

Sebuah rangkaian *Adder* terdiri dari *Half Adder* dan *Full Adder*. Half Adder menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (*sum*) dan nilai lebihnya (*carry-out*). *Half Adder* diletakkan sebagai penjumlah dari bit-bit terendah (*Least Significant Bit*). Blok Diagram dari sebuah rangkaian *Half Adder* ditunjukkan pada Gambar 6.1.



Gambar 6.1. Blok Diagram *Half Adder*

Prinsip kerja *Half Adder* ditunjukkan pada Gambar 6.2.




Gambar 6.2. Prinsip Kerja *Half Adder*

Sebuah *Half Adder* mempunyai Tabel Kebenaran seperti pada Tabel 6.1.

Tabel 6.1. Tabel Kebenaran *Half Adder*

A₀	B₀	Σ₀	C_{out}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1


Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.3.



Gambar 6.3. Rangkaian *Half Adder*

2. FULL ADDER

Sebuah *Full Adder* menjumlahkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dijumlahkan. *Full Adder* sebagai penjumlah pada bit-bit selain yang terendah. *Full Adder* menjumlahkan dua bit input ditambah dengan nilai *Carry-Out* dari penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (*Sum*) dan bit kelebihannya (*carry-out*). Blok diagram dari sebuah *full adder* diberikan pada Gambar 6.4.




Gambar 6.4. Blok Diagram Full Adder

Tabel Kebenaran untuk sebuah *Full Adder* diberikan pada Tabel 6.2.

Tabel 6.2. Tabel Kebenaran Full Adder

A_1	B_1	C_{IN}	Σ_1	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.5.



Gambar 6.5. Rangkaian Full Adder


1. HALF SUBTRACTOR

Sebuah rangkaian *Subtractor* terdiri dari *Half Subtractor* dan *Full Subtractor*. *Half Subtractor* mengurangkan dua buah bit input, dan menghasilkan nilai hasil pengurangan (*Remain*) dan nilai yang dipinjam (*Borrow-out*). *Half Subtractor* diletakkan sebagai pengurang dari bit-bit terendah (*Least Significant Bit*). Blok Diagram dari sebuah rangkaian *Half Subtractor* ditunjukkan pada Gambar 6.6.



Gambar 6.6. Blok Diagram *Half Subtractor*

Prinsip kerja *Half Subtractor* ditunjukkan pada Gambar 6.7.




Gambar 6.7. Prinsip Kerja *Half Subtractor*

Sebuah *Half Subtractor* mempunyai Tabel Kebenaran seperti pada Tabel 6.3.

Tabel 6.3. Tabel Kebenaran Half Subtractor

A_0	B_0	R_0	B_{out}
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0


Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.8.



Gambar 6.8. Rangkaian Half Subtractor

4. FULL SUBTRACTOR

Sebuah *Full Subtractor* mengurangkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dikurangkan. *Full Subtractor* mengurangkan dua bit input dan nilai *Borrow-Out* dari pengurangan bit sebelumnya. Output dari *Full Subtractor* adalah hasil pengurangan (*Remain*) dan bit pinjamannya (*borrow-out*). Blok diagram dari sebuah *full subtractor* diberikan pada Gambar 6.9.




Gambar 6.9. Blok Diagram *Full Subtractor*

Tabel Kebenaran untuk sebuah *Full Subtractor* diberikan pada Tabel 6.4.

Tabel 6.4. Tabel Kebenaran *Full Subtractor*

A_1	B_1	B_{IN}	R_1	B_{out}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti Gambar 6.10.




Gambar 6.10. Rangkaian *Full Subtractor*

PROSEDUR :

1. Menggunakan Trainer ITF-02 atau DL-02, implementasikan rangkaian *Half Adder*, seperti pada Gambar 6.3. Buat Tabel Kebenarannya.

- Rangkaian Half Adder




- Tabel Kebenaran

A	B	Σ	Y
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

2. Seperti pada prosedur 1, implementasikan rangkaian *Full Adder*, seperti Gambar 6.5. Buat Tabel Kebenarannya.

- Rangkaian Full Adder




- Tabel Kebenaran

A	B	C	Σ	Y
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

3. Seperti prosedur 1, implementasikan rangkaian *Half Subtractor*, seperti Gambar 6.8. Buat Tabel Kebenarannya.

- Rangkaian Half Subtractor




- Tabel Kebenaran

A	B	R	Y
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

4. Seperti prosedur 1, implementasikan rangkaian *Full Subtractor*, seperti Gambar 6.10. Buat Tabel Kebenarannya.

- Rangkaian Full Subtractor



- Tabel Kebenaran

A	B	C	R	Y
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

TUGAS :

1. Dengan menggunakan Tabel Kebenaran yang telah didapatkan dari percobaan, buat K-map untuk masing-masing Rangkaian Aritmetika (*Half Adder*, *Full adder*, *Half Subtractor* dan *Full Subtractor*). Dari K-map, dapatkan persamaan sederhananya. Kemudian gambarkan rangkaiannya, sesuai dengan persamaan

yang didapat. Bandingkan hasilnya dengan rangkaian awal (yang anda rangkai pada Trainer).

🚦 Half Adder

- K-Map Half Adder

A0 \ B0	\bar{A}	A
\bar{B}	0	1
B	1	0

Persamaan

$$\Sigma 0 = \bar{A}0B0 + A0B0$$


$$= A0 \oplus B0$$

A0 \ B0	\bar{A}	A
\bar{B}	0	0
B	1	0

Persamaan

$$C \text{ out} = A0B0$$

- Rangkaian Half Adder



Full Adder

- K-Map Full Adder

BC \ A	\bar{A}	A
$\bar{B}\bar{C}$	0	1
$\bar{B}C$	1	0
BC	0	1
$B\bar{C}$	1	0

Persamaan


$$\begin{aligned}
 \sum 1 &= \bar{A}\bar{B}C \text{ IN} + A\bar{B}\bar{C} \text{ IN} + \bar{A}B\bar{C} \text{ IN} + A\bar{B}C \text{ IN} \\
 &= A \oplus B \oplus C \text{ IN}
 \end{aligned}$$

BC \ A	\bar{A}	A
$\bar{B}\bar{C}$	0	0
$\bar{B}C$	0	1
BC	1	1
$B\bar{C}$	0	1

Persamaan

$$C \text{ OUT} = A\bar{B}C \text{ IN} + A\bar{B}C \text{ IN} + B\bar{C}C \text{ IN}$$

- Rangkaian Full Adder



✚ Half Subtractor

- K-Map Half Subtractor

B \ A	A	\bar{A}	A
	\bar{B}	0	1
B	B	1	0

Persamaan


$$R0 = \bar{A}0B0 + A0\bar{B}0$$

$$= A0 \oplus B0$$

B \ A	A	\bar{A}	A
	\bar{B}	0	0
B	B	1	0

Persamaan

$$B \text{ OUT} = \bar{A}0B0$$



Full Subtractor

- K-Map Full Subtractor

BBin \ A	A	
	\bar{A}	A
$\bar{B}\bar{B}in$	0	1
$\bar{B}B in$	1	0
$B\bar{B}in$	0	1
$B B in$	1	0

Persamaan

$$R1 = \bar{A}1\bar{B}1B \text{ IN} + A1\bar{B}1\bar{B} \text{ IN} + \bar{A}1B1\bar{B} \text{ IN} + A1B1B \text{ IN}$$


$$= A1 \oplus B1 \oplus B \text{ IN}$$

BB in \ A	A	
	\bar{A}	A
$\bar{B}\bar{B}in$	0	0
$\bar{B}B in$	1	0
$B\bar{B}in$	1	1
$B B in$	1	0

Persamaan


$$B \text{ OUT} = \bar{A}1\text{Bin} + \bar{A}1\text{Bin} + B1\text{Bin}$$

- Rangkaian Full Subtractor




- Ubahlah rangkaian *Half* dan *Full Adder* hanya dengan gerbang NAND saja.

🌈 Half Adder




Full Adder




3. Ubahlah rangkaian *Half* dan *Full Subtractor* hanya dengan gerbang NOR saja.

Half Subtractor



Full



Analisa

- Pada percobaan 1 adalah mengimplementasikan rangkaian Half Adder dan membuat tabel kebenarannya. Rangkaian Half Adder mempunyai persamaan $\sum 0 = A_0' \cdot B_0 + A_0 \cdot B_0'$ setelah di sederhanakan mempunyai persamaan $A_0 + B_0$ dan untuk $C_{out} = A_0 \cdot B_0$ setelah itu bisa di dapatkan tabel kebenarannya.
- Pada percobaan 2 adalah mengimplementasikan rangkaian Full Adder seperti gambar 6.5. dan membuat tabel kebenarannya. Persamaan tersebut adalah $\sum 1 = A_1' \cdot B_1' \cdot C_{in} + A_1 \cdot B_1' \cdot C_{in}' + A_1' \cdot B_1 \cdot C_{in}' + A_1 \cdot B_1 \cdot C_{in}$ setelah di sederhanakan menjadi persamaan $\sum 1 = A_1 + B_1 + C_{in}$ setelah itu bisa di dapatkan tabel kebenarannya.
- Pada percobaan 3 adalah mengimplementasikan rangkian Half Subtractor. Rangkaian ini adalah rangkaian pengurang berbeda dengan Half Adder yang merupakan rangkaian penjumlah. Persamaan pada rangkaian Half Subtractor itu sendiri adalah $R_0 = A_0' \cdot B_0 + A_0 \cdot B_0'$ dan hasil penyederhanaannya adalah $R_0 = A_0 + B_0$ setelah itu didapatkan tabel kebenarannya.
- Pada percobaan 4 adalah mengimplementasikan rangkaian Full Subtractor dan membuat tabel kebenarannya. Pada rangkaian ini di dapatkan persamaan nya adalah $R_1 = A_1' \cdot B_1' \cdot B_{in} + A_1 \cdot B_1' \cdot B_{in}' + A_1' \cdot B_1 \cdot B_{in}' + A_1 \cdot B_1 \cdot B_{in}$ dan di dapatkan persamaan penyederhanaannya $A_1 + B_1 + B_{in}$ setelah itu baru bisa membuat tabel kebenarannya
- Pada tugas 1 tabel kebenarannya yaitu

Half Adder

A0	B0	$\sum 0$	COUT
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Full Addder

A1	B1	Cin	$\Sigma 1$	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

- Pada tugas dua tabel kebenarannya yaitu

Half Subtractor

A0	B0	R0	B out
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Full Subtractor

A1	B1	B in	R1	B out
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

Kesimpulan

Pada praktikum diatas telah dilakukan sebuah praktikum tentang bagaimana menghitung sebuah rangkaian aritmetika digital dasar dan menerapkan persamaannya pada software DeeDs.

Rangkaian Adder dan Subtractor dapat di buat berdasarkan tabel kebenaran. Dari tabel kebenaran tersebut dapat diambil SOP nya setelah itu persamaannya dapat disederhanakan dengan K-map, lalu dibuat rangkaian digital dari persamaan yang sudah disederhanakan tersebut.

Dalam membuat atau merubah rangkaian Half dan Full Adder menjadi Nand semua maka dapat dibuat dengan aturan de-morgan dengan double bar. Dalam merubah rangkaian Half dan Full Subtractor menjadi Nor semua maka dapat dibuat dengan aturan de-morgan dengan double bar di setiap And nya dan juga untuk semua gerbang nya