Контролер LED-панелі HUB75 на базі FPGA та MicroBlaze

Опис проєкту

В курсовому проєкті реалізована системи керування RGB LED-панеллю розміром 128 × 64 пікселі з інтерфейсом HUB75 на платі Microphase A7-Light. У проєкті Vivado використано FPGA Artix-7 xc7a200tfbg484-2.

Система поєднує процесор MicroBlaze, внутрішню пам’ять на блоках BRAM і власний IP-блок HUB75 Controller. MicroBlaze формує зображення та налаштовує параметри відображення. IP-контролер самостійно читає кадровий буфер і генерує сигнали панелі, тому процесор не бере участі в передаванні кожного пікселя.

Програма та дані MicroBlaze розміщуються в локальній BRAM обсягом 64 КіБ. Для кадрових буферів використовується окрема двопортова BRAM: порт A доступний процесору через AXI BRAM Controller, порт B використовується контролером панелі. Це дозволяє працювати у двох тактових доменах: 100 МГц для процесора й AXI та 25 МГц для розгортки панелі – домену Panel.

Передбачено два кадрові буфери. Поки контролер відображає один із них, процесор може готувати інший. Перемикання виконується за командою програми на межі кадру.



Структура каталогів

Каталог	Призначення
driver_hub_75	Основний проєкт Vivado: Block Design, підключення плати, синтез, реалізація та формування bitstream
hub75_controller_ip/hub75_controller_src/	Вихідні SystemVerilog-модулі й опис упакованого IP component.xml
hub75_controller_ip/hub75_controller_test/	Проєкт функціональної симуляції справного контролера
hub75_controller_ip/hub75_controller_test_failed/	Копія тестового проєкту з навмисною помилкою в драйвері
vitis_ws/driver_hub_75/	Платформа Vitis на основі експортованого апаратного опису XSA
vitis_ws/app_hub_75/	Програма MicroBlaze для роботи з панеллю та графічними бібліотеками
vitis_ws/app_sym_test/	Окремий програмний компонент для тестових сценаріїв
screenshots/	Скріншоти результатів

IP HUB75 Controller

Інтерфейс HUB75 і принцип роботи панелі



HUB75 передає дані двома паралельними RGB-каналами: R1/G1/B1 для верхньої половини та R2/G2/B2 для нижньої. Сигнал CLK зсуває дані, LAT переносить завантажений рядок у вихідні регістри, а OE дозволяє або забороняє світіння.

У реалізованій системі лінії A…E обирають одну з 32 пар рядків: Y та Y + 32. За один передній фронт CLK панель приймає два RGB-пікселі. Для завантаження пари рядків потрібно 128 імпульсів.

Під час передавання даних панель погашена: OE = 1. Після завантаження формується імпульс LAT, витримується пауза, і OE переводиться в 0 для відображення. Послідовне обслуговування всіх пар рядків утворює кадр.

Структура IP та регістри

IP складається з трьох функціональних модулів і верхнього модуля з'єднання:

Модуль	**Опис**
bram_reader	контейнер кадрової пам'яті
hub75_axi_light	програмне керування та передавання параметрів між тактовими доменами
hub75_driver	формування сигналів розгортки
hub75_controller	об'єднання модулів

Модуль bram_reader

Піксель має три біти кольору: по одному для R, G та B. Реалізація підтримує вісім кольорів і загальне регулювання яскравості через OE.

Один байт містить пару пікселів:

Біти	7	6	5	4	3	2	1	0
	—	R	G	B	—	R	G	B
	верх				низ			

Один кадр займає 4096 байтів, два буфери — 8192 байти.

bram_reader працює в домені ***panel_clk*** і читає порт B кадрової BRAM.

На початку кадру сигнал ***hub_frame_start*** скидає послідовність читання. Залежно від ***hub_buffer_select*** вибирається початкова адреса 0x0000 або 0x1000.

За запитом ***hub_pixel_request*** модуль отримує наступну пару пікселів. Оскільки BRAM має ширину 32 біти, одне прочитане слово містить чотири байти - чотири пари пікселів. Слово зберігається у ***word_cache***, після чого байти видаються послідовно без повторного читання пам'яті.

Верхній RGB виділяється з бітів [6:4], нижній — із [2:0]. Готовність даних позначається сигналом ***hub_pixel_valid***. Далі адреса BRAM збільшується на чотири байти.

Модуль hub75_axi_light

Керування виконується через чотири 32-бітні регістри AXI4-Lite.

Зміщ.	**Регістр**	**[Біт] Назва поля - Опис**
0x00	REG_CONTROL	Регістр керування [R/W] [0] ENABLE – '1' увімкнути контролер / '0' вимкнути; [1] BUFFER_ID – вибір активного буфера 0-ий / 1-перший;
0x04	REG_STATUS	Регістр стану [RO] [0] ENABLED – стан контролеру '1' увімкнений / '0' вимкнений; [1] BUFFER_ID – активний буфер на поточний момент
0x08	REG_TIMING	Регістр часових параметрів [R/W] [3:0] CLK_HALF_TICKS – тривалість високої фази CLK і затримка від фіксації RGB до переднього фронту CLK, у тактах panel_clk; [7:4] LATCH_TICKS – тривалість імпульсу LAT у тактах panel_clk.; [11:8] BLANK_TICKS – тривалість паузи перед і після імпульсу LAT у тактах panel_clk
0x0C	REG_DISPLAY	Регістр керування періодом кадру і яскравістю [R/W] [15:0] DISPLAY_TICKS – тривалість періоду строки у тактах panel_clk.; [31:16] BRIGHTNESS_TICKS – тривалість OE активним в межах періоду строки у тактах panel_clk.

Адреса запису приймається при ***s_axi_awvalid && s_axi_awready***, дані та маска байтів — при ***s_axi_wvalid && s_axi_wready***. Ознаки отримання зберігаються у ***axi_aw_pending*** та ***axi_w_pending***.

Після отримання обох частин формується команда ***axi_command_address***, ***axi_command_data***, ***axi_command_strobe***, яка утримується незмінною до завершення активності.

Передавання між доменами використовує механізм handshake:

1. ***axi_param_change_request*** ↑ – домен AXI просить прийняти дані доменом PANEL
2. ***pnl_param_applied_response*** ↑ – домен PANELінформує AXI, що дані отримані і затосовані у відповідь на ***axi_param_change_request*** ↑
3. ***axi_param_change_reques***t ↓ – домен AXI знімає запит на передачу даних у відповідь на ***pnl_param_applied_response*** ↑
4. ***pnl_param_applied_response*** ↓ – домен PANEL знімає підтвердження отримання даних у відповідь на ***axi_param_change_request*** ↓

Запит проходить двоступеневу конвеєризацію ***pnl_param_change_request_sync***. PANEL домен декодує адресу, записує дозволені маскою байти й піднімає ***pnl_param_applied_response***.

Підтвердження повертається через ***axi_param_applied_response_sync***. AXI домен формує ***s_axi_bresp***, піднімає ***s_axi_bvalid*** і знімає запит. Master приймає відповідь при ***s_axi_bvalid && s_axi_bready***. До завершення обміну нові звернення блокуються сигналами READY.

Підтвердження запам’ятовує параметр, який далі застосовується в домені.

Читання регістрів використовує такий самий механізм.

Опис машини станів ***hub75_axi_light***:

- AXI_IDLE — очікування операції. Коли отримано адресу й дані запису або адресу читання, модуль формує ***axi_command_*****, піднімає ***axi_param_change_request*** і переходить у AXI_WAIT_RESPONSE.
- AXI_WAIT_RESPONSE — очікування підтвердження від PANEL домену. При ***axi_param_applied_response_sync[1]*** = 1 модуль формує AXI відповідь - ***s_axi_bvalid*** для запису або ***s_axi_rvalid*** із даними для читання. Потім скидає ***axi_param_change_request*** і переходить у AXI_WAIT_RELEASE.
- AXI_WAIT_RELEASE — очікування скидання підтвердження PANEL доменом. Коли ***axi_param_applied_response_sync[1]*** = 0, стан повертається в AXI_IDLE.

Нові звернення дозволяються лише в AXI_IDLE, коли попередня AXI-відповідь уже прийнята master.

Модуль hub75_driver

hub75_driver реалізує автомат розгортки. Він починає кадр, запитує пікселі у ***bram_reader***, очікує їх готовності та встановлює RGB перед переднім фронтом ***panel_shift_clk***.

Після передавання 128 пар пікселів драйвер формує ***panel_lat***, витримує паузи та дозволяє світіння через активний низький ***panel_oe_n***. Після завершення інтервалу відображення OE вимикається й вибирається наступний рядок.

Лічильник стовпця має сім біт, адреса рядка — п’ять біт. Для інтервалу відображення та яскравості використано 16-бітні значення. Після 32 пар рядків формується ***frame_end***.

Модуль hub75_controller


hub75_controller з’єднує інтерфейс AXI, BRAM зчитувач і драйвер розгортки.

Модуль керування передає параметри драйверу та вибір буфера читачу. Драйвер формує запити пікселів, а читач повертає RGB і сигнал готовності. Сигнал завершення кадру використовується для узгодженого застосування параметрів.

Порт BRAM працює лише на читання: сигнали дозволу запису встановлені в нуль. Назовні виведені AXI4-Lite, BRAM та сигнали HUB75.


IP Catalog

Модуль був успішно упкований через Package IP. Доданий до репозиторію в IP Catalog.



Block Design

Дизайн




Мапа пам’яті

Diagram | Address Editor | Address Map

Assigned (6) | Unassigned (0) | Excluded (0) | Hide All

Name	Interface	Slave Segment	Master Base Address	Range	Master High Address
Network 0 (/microblaze_0/Data)					
/microblaze_0					
/microblaze_0/Data (32 address bits : 4G)					
/axi_bram_ctrl_0/S_AXI	S_AXI	Mem0	0xC000_0000	16K	0xC000_3FFF
/axi_uartlite_0/S_AXI	S_AXI	Reg	0x4060_0000	64K	0x4060_FFFF
/hub75_controller_0/s_axi	s_axi	reg0	0x1_0000	4K	0x1_0FFF
/microblaze_0_axi_intc/S_AXI	s_axi	Reg	0x4120_0000	64K	0x4120_FFFF
/microblaze_0_local_memory/dlmb_bram_if_cntlr/SLMB	SLMB	Mem	0x0	64K	0xFFFF
Network 1 (/microblaze_0/Instruction)					
/microblaze_0					
/microblaze_0/Instruction (32 address bits : 4G)					
/microblaze_0_local_memory/ilmb_bram_if_cntlr/SLMB	SLMB	Mem	0x0	64K	0xFFFF

Результат валідації



Симуляція

Проєкт hub75_controller_test

Тестбенч ***tb_hub75*** безпосередньо з’єднує ***hub75_driver*** та ***bram_reader***. Кадрова BRAM моделюється масивом із 2048 32-бітних слів із синхронним читанням. Тактова частота становить 25 МГц.

Пам’ять заповнюється відомим шаблоном, який відрізняється для верхнього й нижнього каналів та двох буферів. На кожному передньому фронті ***shift_clk*** фактичні RGB порівнюються з очікуваними.


Перевіряються:

- адреси й кількість читань BRAM;
- 4096 пар пікселів і 32 адреси рядків за кадр;
- відповідність RGB тестовому шаблону;
- відсутність активного OE під час зсуву та LAT;
- тривалість відображення й активного OE;
- сталість періоду кадру при зміні яскравості;


AXI до складу цього тестбенча не входить.

Поточний результат тестування







Діаграма показує розгортку двох сусідніх кадрів, де перший кадр вичитується з сторінки буфера №1, а другий кадр з сторінки буфера №2. Активну сторінку репрезентує сигнал ***buffer_select***.



Діаграма періоду горизонтальної розгортки. Сигнали діаграми описують механізм створення однієї стрічки зображення, а точніше піксельної пари для верхнього і нижнього полів дисплея. На діаграмі видно стрім із 128 пар пікселів і початок періоду відображення – активний рівень сигналу ***oe_n***.



Діаграма на рівні генерації строк де на межі курсора видно програмну зміну яскравості, яка напряму залежить від активного рівня сигналу ***oe_n***. На діаграмі відбувається зміна яскравості з 50% до 20%.



Діаграма на рівні формування піксельного стріма на інтерфейсі HUB-75. Сигнали діаграми описують механізм зчитування 32 бітного слова з кадрового буфера, послідовне роскладання слова на 4 байти, роскладання байта на 2 пікселі і формування стробів HUB-75 інтерфейсу.

Проєкт hub75_controller_test_failed

Поточний тестбенч пов’язаний із завдвнням курсового проєкту - перевірити здатність тесту виявити помилку у тестовому коді. Сам тестбенч залишено працездатним, а в ***hub75_driver*** навмисно переставлено RGB-канали:

panel_rgb_upper <= bram_rgb_lower;
panel_rgb_lower <= bram_rgb_upper;


Код компілюється, але порушує відповідність пікселів верхньої та нижньої половин. Перевірка повертає повідомлення Wrong RGB at pixel ....




Проєкт driver_hub_75

В рамках проєкту ***driver_hub_75*** виконана симуляція усього рішення з використанням коду з проєкту Vitis - ***app_sym_test***.

Аналіз коректності роботи модуля ***hub75_controller***.



Повна діаграма, де першу половину займає ініціалізація програми. Враховуючи ініціалізацію 2х фрейм буферів. Друга половина показує початок роботи розгортки.



Діаграма, що показує активність модулів ***BRAM_reader*** і ***hub75_driver***.



Діаграма, що показує активність модуля ***hub75_controller***, де видно 5 активностей

1. Запис REG_TIMING (0x08). Адреса ***s_axi_awaddr*** = 0x08 і дані ***s_axi_wdata*** = 0x00000222 приймаються при одночасних VALID && READY відповідних каналів. ***s_axi_wstrb*** = 0xF дозволяє запис усіх байтів.
2. Запис REG_DISPLAY (0x0C). Аналогічно передається 0x07D00FA0 де ***display_ticks*** = 4000, ***brightness_ticks*** = 2000.
3. Читання REG_TIMING. При ***s_axi_arvalid && s_axi_arready*** приймається ***s_axi_araddr*** = 0x08. Результат ***s_axi_rdata*** = 0x00000222 передається при ***s_axi_rvalid && s_axi_rready***.
4. Читання REG_DISPLAY. За адресою 0x0C повертається ***s_axi_rdata*** = 0x07D00FA0, що підтверджує записані параметри.

Для кожної операції внутрішній обмін проходить через ***axi_param_change_request*** → ***pnl_param_change_request_sync[1]*** → ***pnl_param_applied_response*** → ***axi_param_applied_response_sync[1]***.

Після підтвердження, запит і відповідь послідовно скидаються. На цей час ***axi_access_ready*** = 0; автомат проходить стани AXI_IDLE → AXI_WAIT_RESPONSE → AXI_WAIT_RELEASE → AXI_IDLE. Записи завершуються передаванням відповіді через ***s_axi_bvalid && s_axi_bready***.

Тестовий код, який викликає цю активність:

```
if (Hub75_SetTiming(&panel, 2U, 2U, 2U) != HUB75_OK)
    goto error;

if (Hub75_SetDisplay(&panel, 4000U, 2000U) != HUB75_OK)
    goto error;

if (Hub75_ReadRegister(&panel, HUB75_REG_TIMING) != 0x222U)
    goto error;


if (Hub75_ReadRegister(&panel, HUB75_REG_DISPLAY) != ((2000U << 16) | 4000U))
    goto error;
```

Результати

Синтез і реалізація

- Запас WNS додатній і становить 3,120 нс
- Запас WHS додатній і становить 0,088 нс
- Сумарні негативні запаси дорівнюють нулю
- Кількість порушених кінцевих точок — нуль.


Отже, перевірені часові вимоги для обмежених шляхів цієї реалізації виконані.




Design Timing Summary

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	3.120 ns	Worst Hold Slack (WHS):	0.088 ns	Worst Pulse Width Slack (WPWS):	3.870 ns
Total Negative Slack (TNS):	0.000 ns	Total Hold Slack (THS):	0.000 ns	Total Pulse Width Negative Slack (TPWS):	0.000 ns
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	0
Total Number of Endpoints:	7502	Total Number of Endpoints:	7502	Total Number of Endpoints:	2874

Витрачені ресурси





Timing | Utilization

Hierarchy

Name	Slice LUTs (134600)	Slice Registers (269200)	F7 Muxes (67300)	Slice (33650)	LUT as Logic (134600)	LUT as Memory (46200)	Block RAM Tile (365)	Bonded IOB (285)	BUFGCTRL (32)	MMCME2_ADV (10)	BSCANE2 (4)
design_1_wrapper	2274	2510	110	889	2100	174	20	18	5	1	1
design_1_i (design_1)	2274	2510	110	889	2100	174	20	0	5	1	1

Тестування в залізі

Апаратне випробування продемонструвало автономну розгортку з BRAM та виведення графічних примітивів і тексту. Під час налагодження встановлено важливість належного живлення панелі та достатнього рівня сигналу OE після перетворювача рівнів.

Використовувався апаратний логічний аналізатор DSLogic U2Pro16

