

Многообразие реализаций очередей FIFO

Сергей Иванец

FIFO – First In – First Out


- Модуль памяти типа «первый вошел – первый вышел».
- Циклический буфер.
- Для адресации используются внутренние указатели чтения и записи.
- Для управления используются сигналы чтения и записи.
- Для обозначения заполненности используются сигналы «Пустой» и «Полный».

FIFO пуст

Указатель
записи: 00



Указатель
чтения: 00



Empty

1


Full

0

Запись первого байта

Указатель
записи: 01

Указатель
чтения: 00



Empty

0

Full

0

Запись второго байта

Указатель

записи: 10

Указатель


чтения: 00

Empty

0

Full

0



Запись третьего байта

Указатель
записи: 11


Указатель
чтения: 00

Empty


0

Full


0



Запись четвертого байта. FIFO заполнен?




Запись четвертого байта. Дополнительный бит в указателе




```
assign full = (wr_ptr[2] ^ rd_ptr[2]) & (wr_ptr[1:0] == rd_ptr[1:0]);
```


Чтение первого байта




Чтение второго байта



Чтение и запись одновременно

Указатель
записи: 101




Указатель
чтения: 011

Empty 0 Full 0

Чтение и запись одновременно

Указатель
записи: 110

Указатель
чтения: 100



Empty

0

Full

0

Чтение

Указатель
записи: 110


Указатель
чтения: 101

Empty

0


Full

0



Чтение. FIFO пуст

Указатель
записи: 110



Указатель
чтения: 110

Empty **1** **Full** **0**


```
assign empty = (wr_ptr == rd_ptr);
```

Блок памяти для FIFO

- Регистровый файл
- Внутренняя память ПЛИС
- Внешняя память или память на кристалле


Регистровый файл

- Два порта:
 - Порт записи
 - Порт чтения
- Возможность чтения и записи различных регистров одновременно
- В данном случае реализован на триггерах логических элементов (Logic Element) ПЛИС



Пример реализации простейшего FIFO

Порты простейшего FIFO



(

parameter

FIFO_DEPTH = 4,

FIFO_DATA_WIDTH = 8)

Порты

Порт	Разрядность	Направление	Описание
clk	1	Input	Тактовый сигнал
reset	1	input	Сброс. Активная 1
write	1	input	Запись. Активная 1
read	1	input	Чтение. Активная 1
write_data	[FIFO_DATA_WIDTH-1:0]	input	Записываемые данные
read_data	[FIFO_DATA_WIDTH-1:0]	output	Читаемые данные
empty	1	output	FIFO пуст
full	1	output	FIFO полон

Параметры


Параметр	Назначение
FIFO_DEPTH	Глубина FIFO – количество ячеек памяти в модуле
FIFO_DATA_WIDTH	Разрядность данных

Структура простейшего FIFO

Параметры:

FIFO_DEPTH

FIFO_DATA_WIDTH



```


module fifo_simple
# (
    parameter    FIFO_DEPTH          = 4,
                  FIFO_DATA_WIDTH    = 8
)
(
    input                clk,
    input                reset,


    input                write,
    input                read,

    input                [FIFO_DATA_WIDTH-1:0] write_data,
    output reg [FIFO_DATA_WIDTH-1:0] read_data,

    output                empty,
    output                full
);

```





```
localparam FIFO_PTR_WIDTH = $clog2(FIFO_DEPTH) + 1;
```

```
reg [FIFO_DATA_WIDTH-1:0] fifo_array [FIFO_DEPTH-1:0];
```



```
reg [FIFO_PTR_WIDTH-1:0] rd_ptr;
```

```
reg [FIFO_PTR_WIDTH-1:0] wr_ptr;
```



```


// Write Pointer Logic
always @ (posedge clk)
begin
    if (reset)
        wr_ptr <= {FIFO_PTR_WIDTH{1'b0}};
    else if (write & !full)
        wr_ptr <= wr_ptr + 1'b1;
end

```




```
// Read Pointer Logic
always @ (posedge clk)
begin
    if (reset)
        rd_ptr <= {FIFO_PTR_WIDTH{1'b0}};
    else if (read & !empty)
        rd_ptr <= rd_ptr + 1'b1;
end
```





```
// Full and Empty flags
```

```
assign full =
```

```
    (wr_ptr[FIFO_PTR_WIDTH-1] ^ rd_ptr[FIFO_PTR_WIDTH-1])
```

```
    & (wr_ptr[FIFO_PTR_WIDTH-2:0] == rd_ptr[FIFO_PTR_WIDTH-2:0]);
```

```
assign empty = (wr_ptr == rd_ptr);
```

```

// FIFO Write
always @ (posedge clk)
begin
    if (reset)
        fifo_array[wr_ptr] <= {FIFO_DATA_WIDTH{1'b0}};
    else if (write & !full)
        fifo_array[wr_ptr[FIFO_PTR_WIDTH-2:0]] <= write_data;
end

// FIFO Read
always @ (posedge clk) begin
    if (reset)
        read_data <= {FIFO_DATA_WIDTH{1'b0}};
    else if (read & !empty)
        read_data <= fifo_array[rd_ptr[FIFO_PTR_WIDTH-2:0]];
end

```

Тестбенч. Direct тест

- Таски:
 - Сброс `reset_task ()`
 - Чтение `read_fifo ()`
 - Запись `write_fifo ([7:0] data)`
- Запись FIFO до заполнения
- Чтение FIFO до пустого
- Запись FIFO до заполнения
- Чтение FIFO до пустого


C6poc

```
task reset_task ();  
  begin  
    reset      = 1'b1;  
    write      = 1'b0;  
    read       = 1'b0;  
    write_data = 0;  
    repeat (2) @ (posedge clk);  
    reset = 1'b0;  
  end  
endtask
```

Чтение

```
task read_fifo ();  
    begin  
        read = 1'b1;  
        # clock_period;  
        read = 1'b0;  
    end  
endtask
```


Чтение FIFO



Запись

```
task write_fifo ([7:0] data);  
  begin  
    write = 1'b1;  
    write_data = data;  
    # clock_period write = 1'b0;  
  end  
endtask
```



Запись в FIFO



```
initial  
  begin  
    reset_task ();  
    # (clock_period * 1.5);  
    // Write to FIFO  
    for (i = 0; i < 10; i = i + 1)  
    begin  
      write_fifo (i);  
      # clock_period;  
    end  
    // Read from FIFO  
    repeat (10)  
    begin  
      read_fifo ();  
      # clock_period;  
    end
```

```
// Write to FIFO
  for (i = 0; i <10; i = i + 1)
    begin
      write_fifo (i+16);
      # clock_period;
    end
  // Read from FIFO
  repeat (10)
    begin
      read_fifo ();
      # clock_period;
    end
  # clock_period;
  $finish;
end
```

Добавим
дополнительные
сигналы



Порты

Порт	Разрядность	Направление	Описание
<code>almost_full</code>	1	output	FIFO почти полон
<code>almost_empty</code>	1	output	FIFO почти пуст

Параметры


Параметр	Назначение
ALMOST_FULL_DEPTH	Количество ячеек до заполнения FIFO
ALMOST_EMPTY_DEPTH	Количество ячеек до опустошения FIFO

```


module fifo_generic
# (
    parameter    FIFO_DEPTH          = 8,
                  FIFO_DATA_WIDTH     = 8,
                  ALMOST_FULL_DEPTH   = 2,
                  ALMOST_EMPTY_DEPTH  = 2)
( input          clk,
  input          reset,
  input          write,
  input          read,
  input          [FIFO_DATA_WIDTH-1:0] write_data,
  output reg    [FIFO_DATA_WIDTH-1:0] read_data,
  output        empty,
  output        full,
  output        almost_empty,
  output        almost_full);

```

```
localparam FIFO_PTR_WIDTH    = $clog2(FIFO_DEPTH) + 1;  
localparam ALMOST_FULL_VALUE = FIFO_DEPTH - ALMOST_FULL_DEPTH;  
  
reg [FIFO_DATA_WIDTH-1:0] fifo_array [FIFO_DEPTH-1:0];  
  
reg [FIFO_PTR_WIDTH-1:0] rd_ptr;  
reg [FIFO_PTR_WIDTH-1:0] wr_ptr;  
reg [FIFO_PTR_WIDTH-1:0] operation_count;
```

```
// Credit Counter
always @ (posedge clk)
begin
    if (reset)
        operation_count <= {FIFO_PTR_WIDTH{1'b0}};
    else if (write & read & empty)
        operation_count <= operation_count;
    else if (write & !full)
        operation_count <= operation_count + 1'b1;
    else if (read & !empty)
        operation_count <= operation_count - 1'b1;
end
```



```
parameter ALMOST_FULL_DEPTH = 2;
```


```
parameter ALMOST_EMPTY_DEPTH = 2;
```

```
// Almost Full and Almost Empty flags
```


```
assign almost_full = (credit_count < (FIFO_DEPTH - ALMOST_FULL_DEPTH))  
                    ? 1'b0 : 1'b1;
```

```
assign almost_empty = (credit_count < ALMOST_EMPTY_DEPTH) ? 1'b1 : 1'b0;
```

Формирование флагов full, almost_full



Формирование флагов empty, almost_empty



Testbench. Queue (1)

- `// Queue for storage FIFO data`
- `logic [FIFO_DATA_WIDTH-1:0] queue_FIFO [$];`
- `logic [FIFO_DATA_WIDTH-1:0] expected_o_data;`

Testbench. Queue (2)

```
always @ (posedge clk)
begin
    if (write & !full)
        queue_FIFO.push_back (write_data);
end
always @ (negedge clk)
begin
    if (read & !empty)
    begin
        expected_o_data = repeat(1) @(negedge clk) queue_FIFO [0];
        if (i_fifo.read_data != expected_o_data)
            $error ("Data mismatch: read_data %h != expected_o_data %h",
                i_fifo.read_data, expected_o_data);
    end
end
end
```

Testbench. Queue (3)

- always @ (posedge clk)
- begin
- if (read & !empty)
- void' (queue_FIFO.pop_front ());
- end

Testbench. Assertion (1)

```
// Read pointer empty check
property p_rd_stable;
    @(posedge clk) disable iff(reset)
        read && empty | => (i_fifo.rd_ptr == $past(i_fifo.rd_ptr));
endproperty:p_rd_stable

a_p_rd_stable: assert property (p_rd_stable)
    $warning("Read when empty: ", $time);
    else $error("Incorrect read when empty : ", $time);
```


Testbench. Assertion (2)

```
// Empty set
property p_empty_set;
    @(posedge clk) read && (!write) && (i_fifo.operation_count == 1) | => empty;
endproperty: p_empty_set

a_p_empty_set: assert property (p_empty_set)
    else $error("Empty set failed ", $time);

// Empty reset
property p_empty_reset;
    @(posedge clk) empty && write | => !empty;
endproperty: p_empty_reset
```

Testbench. Coverage (1)


```
logic [1:0] mode;                                // covergroup
covergroup cg_rw @(posedge clk);                 // mode - FIFO mode
    option.at_least = FIFO_DEPTH * 2;           // mode = {read, write}
    coverpoint mode {
        bins mode_none    = {2'b00};
        bins mode_wr      = {2'b01};
        bins mode_rd      = {2'b10};
        bins mode_wr_rd   = {2'b11};
    }
endgroup
cg_rw cg = new;
```

Testbench. Coverage (2)

```
while (cg.get_coverage () < 100.0)
begin
    mode = $urandom_range (3, 0);
    casex (mode)
        2'b00 : none_fifo ();
        2'b01 : begin
                    write_fifo ($urandom_range (FIFO_DATA_WIDTH-1, 0));
                    # clock_period;
                end
    end
```

Testbench. Coverage (3)


```
2'b10    : begin
            read_fifo ();
            # clock_period;
        end
2'b11    : begin
            read_write_fifo ($urandom_range (FIFO_DATA_WIDTH-1,
0));
            # clock_period;
        end
        default: none_fifo ();
    endcase
end;
$display("Coverage = %0.2f %%", cg.get_inst_coverage ());
```



- <https://www.edaplayground.com/x/cq6V>

FIFO на памяти с латентностью

Память с латентностью





FIFO на модуле с латентностью


- Задержка от чтения или записи равна латентности
- Проблемы при интенсивном обмене
- Проблемы при работе с полным модулем ($\text{full} = 1$).


FIFO с буфером для устранения латентности


- Два модуля FIFO:
 - FIFO основанное на модуле памяти с латентностью.
 - FIFO основанное на регистровом файле. Длина должна быть больше латентности памяти + 2. В нашем примере мы берем число равное степени 2 от латентности + 1

































Конечный автомат управления режимами



Состояния конечного автомата

- `init` – состояние после сброса или полностью пустого FIFO
- `buffer` – запись входных данных и чтение выходных данных только из буферного FIFO.
- `ram` – запись входных данных в FIFO на памяти и чтение выходных данных из буферного FIFO. Записи в буферное FIFO нет.
- `b_r` – работа обоих FIFO:
 - Входные данные пишутся в FIFO на памяти.
 - Выходные данные читаются из буферного FIFO.
 - Чтение FIFO на памяти и запись этих данных в буферное FIFO
- `all_full` – полностью заполненный модуль. Нет записи. Чтение выходных данных из буферного FIFO

Кредитные счетчики

- Кредитный счетчик модуля (`credit_count_module`) – расчет заполненности всего модуля
- Кредитный счетчик буфера (`credit_count_buffer`) – расчет заполненности буфера и управление записью в память

Кредитный счетчик для модуля

read	write	full	empty	Credit_counter_module
1	0	X	0	- 1
0	1	0	X	+ 1
1	1	0	1	+ 1
1	1	1	0	- 1
1	1	0	0	nop
0	0	X	X	nop

Кредитный счетчик буфера

- Учитывает сигналы записи и чтения всего модуля, сигнал чтения FIFO на памяти, состояние конечного автомата.
- Режимы работы:
 - Буфер пуст
 - Буфер полон
 - Буфер не пуст и не полон

FIFO_buffer - EDA Playground

+

edaplayground.com/x/ZPTn

playground

Run Save Copy

If this page reloads when you click "Run" please read this.

KnowHow

WEBINARS

Portable Stimulus: What is it & what is it for?

FREE - 1 hour webinar - Sep 15, 2021

REGISTER NOW

Playgrounds

Profile

Brought to you by DOULOS

Languages & Libraries

Testbench + Design

SystemVerilog/Verilog

UVM / OVM

None

Other Libraries

None

OVL 2.8.1

SVUnit 2.11

Enable TL-Verilog

Enable Easier UVM

Enable VUnit

Tools & Simulators

Mentor Questa 2020.1

Compile Options

timescale 1ns/1ns

Run Options

-voptargs+=acc=npr

Run Time: 10 ms

Use run.do Tcl file

Use run.bash shell script

Open EPWave after run

Download files after run

Examples

Community

Collaborate

Forum

Follow @edaplayground

testbench.sv

SV/Verilog Testbench

```
1 module tb
2   #( parameter test_id = 1
3   )
4   ();
5
6
7   string    test_name[3:0]=
8   {
9     "randomize",
10    "direct_low_write_high_read",
11    "direct_high_write_low_read",
12    "direct_base"
13  };
14
15  localparam FIFO_DEPTH      = 32;
16  localparam FIFO_DATA_WIDTH = 8;
17  localparam ALMOST_FULL_DEPTH = 3;
18  localparam ALMOST_EMPTY_DEPTH = 3;
19  localparam LATENCY        = 3; // min value 2
20  localparam BUFFER_DEPTH   = 8;
21
22
23
24  logic      reset_p;    ///! 1 - reset
25  logic      clk=0;      ///! clock
26  logic [FIFO_DATA_WIDTH-1:0] data_i=0;
27  logic      data_we=0;
28  logic [FIFO_DATA_WIDTH-1:0] data_o;
29  logic      data_rd=0;
30  logic      full;
31  logic      empty;
32  logic      almost_full;
33  logic      almost_empty;
34
35  int cnt_wr=0;
36  int cnt_rd=0;
37  int cnt_ok=0;
38  int cnt_error=0;
39
40  int show_ok=0;
41  int show_error=0;
42
```

design.sv

fifo_reg_file.sv

FIFO_simple_DP_RAM.sv

fsm_fifo.sv

simple_dual_port_RAM.sv

fifo_2p_ram_buffer.sv

SV/Verilog Design

```
1 `include "FIFO_simple_DP_RAM.sv"
2 `include "fsm_fifo.sv"
3 `include "fifo_reg_file.sv"
4
5 `timescale 1 ns / 1 ns
6 `default_nettype none
7
8 module fifo_2p_ram_buffer
9   #(
10    parameter FIFO_RAM_DEPTH      = 256, // depth for RAM FIFO
11    FIFO_DATA_WIDTH                = 8,
12    ALMOST_FULL_DEPTH              = 2,
13    ALMOST_EMPTY_DEPTH             = 2,
14    LATENCY                        = 3, // min value 2
15    BUFFER_DEPTH                   = 8 // min LATENCY + 3
16  )
17
18  (
19    input wire      clk,
20    input wire      reset,
21
22    input wire      write,
23    input wire      read,
24
25    input wire [FIFO_DATA_WIDTH-1:0] write_data,
26    output wire [FIFO_DATA_WIDTH-1:0] read_data,
27
28    output wire      empty,
29    output wire      full,
30    output wire      almost_empty,
31    output wire      almost_full
32  );
33
34  localparam FIFO_PTR_WIDTH = $clog2(FIFO_RAM_DEPTH) + 1;
35  localparam BUF_CREDIT_COUNT = $clog2(BUFFER_DEPTH);
36  logic [FIFO_PTR_WIDTH-1:0] credit_count_module;
37  logic [BUF_CREDIT_COUNT-1:0] credit_count_buffer;
38
39  //-----
40  // Modules
41  //-----
42
```

Log

Share

```
#
#
# test_id=1    test_name: direct_high_write_low_read    TEST_PASSED
#
#
# ** Note: $finish    : testbench.sv(91)
#   Time: 42065 ns Iteration: 1 Instance: /tb
# End time: 16:59:44 on Sep 10,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
Finding VCD file...
./dump.vcd
[2021-09-10 16:59:44 EDT] Opening EPWave...
Done
```

EPWave



Note: To revert to EPWave opening in a new browser window, set that option on your user page.

- <https://www.edaplayground.com/x/ZPTn>

Другие типы FIFO

- FIFO с несколькими входами записи и их арбитражом
- FIFO с однопортовой, а не двухпортовой памятью.
- Асинхронные FIFO

Спасибо за внимание

Sergey.Ivanets@gmail.com

<https://t.me/DigitalDesignSchool>

<https://www.youtube.com/channel/UCdvZsFLSdbPbHJMOWDsO8Cw>