
Многообразие реализаций очередей FIFO

Сергей Иванец


FIFO — First In — First Out

- Модуль памяти типа «первый вошел первый вышел».
- Циклический буфер.
- Для адресации используются внутренние указатели чтения и записи.
- Для управления используются сигналы чтения и записи.
- Для обозначения заполненности используются сигналы «Пустой» и «Полный».


FIFO пуст




Запись первого байта




Запись второго байта




Запись третьего байта




Запись четвертого байта. FIFO заполнен?




Запись четвертого байта. Дополнительный бит в указателе




Чтение первого байта




Чтение второго байта




Чтение и запись одновременно




Чтение и запись одновременно



Чтение



Чтение. FIFO пуст




assign empty = (wr_ptr == rd_ptr);

Блок памяти для FIFO

- Регистровый файл
- Внутренняя память ПЛИС
- Внешняя память или память на кристалле


Регистровый файл

- Два порта:
 - Порт записи
 - Порт чтения
- Возможность чтения и записи различных регистров одновременно
- В данном случае реализован на триггерах логических элементов (Logic Element) ПЛИС



Пример реализации простейшего FIFO

Порты простейшего FIFO



Порты

Порт	Разрядность	Направление	Описание
clk	1	Input	Тактовый сигнал
reset	1	input	Сброс. Активная 1
write	1	input	Запись. Активная 1
read	1	input	Чтение. Активная 1
write_data	[FIFO_DATA_WIDTH-1:0]	input	Записываемые данные
read_data	[FIFO_DATA_WIDTH-1:0]	output	Читаемые данные
empty	1	output	FIFO пуст
full	1	output	FIFO полон

Параметры


Параметр	Назначение	
FIFO_DEPTH	Глубина FIFO – количество ячеек памяти в модуле	
FIFO_DATA_WIDTH	Разрядность данных	

Структура простейшего FIFO


Параметры:

FIFO_DEPTH

FIFO_DATA_WIDTH




```
read_data
                                     write_data
module fifo simple
# (
                                      #FIFO_DATA_WIDTH
                                                                           #FIFO_DATA_WIDTH
                FIFO DEPTH
  parameter
                                   = 4,
                FIFO DATA WIDTH = 8
                                                    #FIFO_DEPTH
  input
                                         clk,
  input
                                         reset,
  input
                                         write,
  input
                                         read,
  input
               [FIFO DATA WIDTH-1:0] write data,
  output reg [FIFO DATA WIDTH-1:0] read data,
  output
                                         empty,
                                         full
  output
```




```
localparam FIFO_PTR_WIDTH = $clog2(FIFO_DEPTH) + 1;
reg [FIFO_DATA_WIDTH-1:0] fifo_array [FIFO_DEPTH-1:0];
reg [FIFO_PTR_WIDTH-1:0] rd_ptr;
reg [FIFO_PTR_WIDTH-1:0] wr_ptr;
```

```
// Write Pointer Logic
always @ (posedge clk)
begin
  if (reset)
    wr_ptr <= {FIFO_PTR_WIDTH{1'b0}};
else if (write & !full)
    wr_ptr <= wr_ptr + 1'b1;
end</pre>
```



wr_ptr

```
rd_ptr
                                    read
                                                Read
                                                             RG
                                               Pointer
                                    empty
                                                Logic
// Read Pointer Logic
                                    reset
always @ (posedge clk)
                                                          clk
begin
   if (reset)
     rd_ptr <= {FIFO PTR WIDTH{1'b0}};</pre>
   else if (read & !empty)
       rd ptr <= rd ptr + 1'b1;
 end
```



```
wr_ptr
Full
Empty
Logic
empty
```

```
// Full and Empty flags
assign full =
    (wr_ptr[FIFO_PTR_WIDTH-1] ^ rd_ptr[FIFO_PTR_WIDTH-1])
    & (wr_ptr[FIFO_PTR_WIDTH-2:0] == rd_ptr[FIFO_PTR_WIDTH-2:0]);
assign empty = (wr_ptr == rd_ptr);
```

```
// FIFO Write
 always @ (posedge clk)
begin
   if (reset)
     fifo_array[wr_ptr] <= {FIFO_DATA_WIDTH{1'b0}};</pre>
   else if (write & !full)
       fifo array[wr ptr[FIFO PTR WIDTH-2:0]] <= write data;
 end
 // FIFO Read
 always @ (posedge clk) begin
   if (reset)
     read data <= {FIFO DATA WIDTH{1'b0}};</pre>
   else if (read & !empty)
       read data <= fifo array[rd ptr[FIFO PTR WIDTH-2:0]];</pre>
 end
```

Тестбенч. Direct тест

- Таски:
 - Сброс reset_task ()
 - Чтение read_fifo ()
 - Запись write_fifo ([7:0] data)
- Запись FIFO до заполнения
- Чтение FIFO до пустого
- Запись FIFO до заполнения
- Чтение FIFO до пустого


Сброс

```
task reset task ();
 begin
   reset = 1'b1;
   write = 1'b0;
   read = 1'b0;
   write data = 0;
   repeat (2) @ (posedge clk);
   reset = 1'b0;
 end
endtask
```

Чтение

```
task read_fifo ();
begin
    read = 1'b1;
    # clock_period;
    read = 1'b0;
end
endtask
```


Чтение FIFO



Запись

```
task write_fifo ([7:0] data);
begin
   write = 1'b1;
   write_data = data;
   # clock_period write = 1'b0;
end
endtask
```


Запись в FIFO



```
initial
 begin
    reset task ();
    # (clock period * 1.5);
    // Write to FIFO
    for (i = 0; i < 10; i = i + 1)
    begin
      write fifo (i);
      # clock period;
    end
    // Read from FIFO
    repeat (10)
      begin
        read fifo ();
        # clock period;
      end
```

```
// Write to FIFO
   for (i = 0; i < 10; i = i + 1)
   begin
     write fifo (i+16);
     # clock period;
   end
   // Read from FIFO
   repeat (10)
     begin
       read fifo ();
       # clock period;
     end
   # clock period;
   $finish;
end
```

Добавим дополнительные сигналы



Порты

Порт	Разрядность	Направление	Описание
almost_full	1	output	FIFO почти полон
almost_empty	1	output	FIFO почти пуст

Параметры

Параметр	Назначение
ALMOST_FULL_DEPTH	Количество ячеек до заполнения FIFO
ALMOST_EMPTY_DEPTH	Количество ячеек до опустошения FIFO

```
module fifo generic
# (
  parameter
               FIFO DEPTH
                                 = 8,
               FIFO DATA WIDTH = 8,
              ALMOST FULL DEPTH
                                   = 2,
              ALMOST EMPTY DEPTH = 2)
                                     clk,
  input
  input
                                     reset,
  input
                                     write,
  input
                                     read,
  input
              [FIFO DATA WIDTH-1:0]
                                     write data,
  output reg [FIFO DATA WIDTH-1:0]
                                     read data,
  output
                                     empty,
  output
                                     full,
  output
                                     almost empty,
                                     almost full);
  output
```


```
localparam FIFO_PTR_WIDTH = $clog2(FIFO_DEPTH) + 1;
localparam ALMOST_FULL_VALUE = FIFO_DEPTH - ALMOST_FULL_DEPTH;

reg [FIFO_DATA_WIDTH-1:0] fifo_array [FIFO_DEPTH-1:0];


reg [FIFO_PTR_WIDTH-1:0] rd_ptr;

reg [FIFO_PTR_WIDTH-1:0] wr_ptr;


reg [FIFO_PTR_WIDTH-1:0] operation_count;
```




```
// Credit Counter
always @ (posedge clk)
begin
  if (reset)
    operation count <= {FIFO PTR WIDTH{1'b0}};</pre>
  else if (write & read & empty)
    operation count <= operation count;</pre>
    else if (write & !full)
      operation count <= operation count + 1'b1;
      else if (read & !empty)
        operation count <= operation count - 1'b1;
end
```



Формирование флагов full, almost_full



Формирование флагов empty, almost_empty



Testbench. Queue (1)

- // Queue for storage FIFO data
- logic [FIFO_DATA_WIDTH-1:0] queue_FIFO [\$];
- logic [FIFO_DATA_WIDTH-1:0] expected_o_data;

Testbench. Queue (2)

```
always @ (posedge clk)
begin
  if (write & !full)
     queue FIFO.push back (write data);
end
always @ (negedge clk)
begin
  if (read & !empty)
  begin
    expected o data = repeat(1) @(negedge clk) queue FIFO [0];
    if (i fifo.read data != expected_o_data)
      $error ("Data mismatch: read data %h!= expected o data %h",
        i fifo.read data, expected o data);
  end
end
```

Testbench. Queue (3)

- always @ (posedge clk)
- begin
- if (read & !empty)
- void' (queue_FIFO.pop_front ());
- end

Testbench. Assertion (1)

```
// Read pointer empty check
property p rd stable;
  @(posedge clk) disable iff(reset)
  read && empty |=> (i fifo.rd ptr == $past(i fifo.rd ptr));
endproperty:p rd stable
a p rd stable: assert property (p rd stable)
    $warning("Read when empty: ", $time);
  else $error("Incorrect read when empty: ", $time);
```

Testbench. Assertion (2)

```
// Empty set
property p_empty set;
  @(posedge clk) read && (!write) && (i fifo.operation count == 1) |=> empty;
endproperty: p empty set
a p empty set: assert property (p empty set)
  else $error("Empty set failed ", $time);
// Empty reset
property p empty reset;
  @(posedge clk) empty && write |=> !empty;
endproperty: p empty reset
```

Testbench. Coverage (1)


```
logic [1:0] mode;
                                        // covergroup
 covergroup cg rw @ (posedge clk); // mode - FIFO mode
   option.at least = FIFO DEPTH * 2; // mode = {read, write}
   coverpoint mode {
     bins mode_none = \{2'b00\};
     bins mode_wr = \{2'b01\};
     bins mode rd = \{2'b10\};
     bins mode wr rd = \{2'b11\};
 endgroup
 cg rw cg = new;
```

Testbench. Coverage (2)

```
while (cg.get coverage () < 100.0)
 begin
   mode = \$urandom range (3, 0);
    casex (mode)
      2'b00 : none fifo ();
      2'b01 : begin
                write fifo ($urandom range (FIFO DATA WIDTH-1, 0));
                # clock period;
              end
```

Testbench. Coverage (3)


```
2'b10 : begin
                read fifo ();
                # clock period;
              end
      2'b11 : begin
                read write fifo ($urandom range (FIFO DATA WIDTH-1,
0));
                # clock period;
              end
      default: none fifo ();
    endcase
  end;
  $display("Coverage = %0.2f %%", cg.get inst coverage ());
```



https://www.edaplayground.com/x/cq6V

FIFO на памяти с латентностью

Память с латентностью





FIFO на модуле с латентностью


- Задержка от чтения или записи равна латентности
- Проблемы при интенсивном обмене
- Проблемы при работе с полным модулем (full = 1).


FIFO с буфером для устранения латентности


- Два модуля FIFO:
 - FIFO основанное на модуле памяти с латентностью.
 - FIFO основанное на регистровом файле. Длина должна быть больше латентности памяти + 2. В нашем примере мы берем число равное степени 2 от латентности + 1

































Конечный автомат управления режимами



Состояния конечного автомата

- init состояние после сброса или полностью пустого FIFO
- buffer запись входных данных и чтение выходных данных только из буферного FIFO.
- ram запись входных данных в FIFO на памяти и чтение выходных данных из буферного FIFO. Записи в буферное FIFO нет.
- b_r работа обоих FIFO:
 - Входные данные пишутся в FIFO на памяти.
 - Выходные данные читаются из буферного FIFO.
 - Чтение FIFO на памяти и запись этих данных в буферное FIFO
- all_full полностью заполенный модуль. Нет записи. Чтение выходных данных из буферного FIFO

Кредитные счетчики


- Кредитный счетчик модуля (credit_count_module) расчет заполненности всего модуля
- Кредитный счетчик буфера (credit_count_buffer) расчет заполенности буфера и управление записью в память


Кредитный счетчик для модуля

read	write	full	empty	Credit_counter_module
1	0	X	0	- 1
0	1	0	X	+ 1
1	1	0	1	+ 1
1	1	1	0	- 1
1	1	0	0	nop
0	0	X	X	nop

Кредитный счетчик буфера

- Учитывает сигналы записи и чтения всего модуля, сигнал чтения FIFO на памяти, состояние конечного автомата.
- Режимы работы:
 - Буфер пуст
 - Буфер полон
 - Буфер не пуст и не полон





Другие типы FIFO

- FIFO с несколькими входами записи и их арбитражом
- FIFO с однопортовой, а не двухпортовой памятью.
- Асинхронные FIFO

Спасибо за внимание

Sergey.Ivanets@gmail.com

https://t.me/DigitalDesignSchool

https://www.youtube.com/channel/UCdvZsFLSdbPbHJMOWDsO8Cw