

İçindekiler

1. 8254 Programmable Interval Timer.....	2
1.1. Çevresel Cihazlar ve Çalışma Temelleri.....	2
1.2. 8254 Programmable Interval Timer/Counter.....	3
1.2.1. Genel.....	3
1.2.2. Özellikleri.....	3
1.2.3. Uygulamaları.....	4
1.2.4. Pin Çıkışları ve Yapısı.....	4
1.2.5. 8254 Sistem Ara Yüzü.....	5
1.2.6. 8254 İşlemleri.....	5
1.3. Intel 8254 Çalışma Modları.....	8
1.3.1. Mod 0 - Terminal Sayısı Kesme.....	8
1.3.2. Mod 1 - Programlanabilir Tek Çekim.....	9
1.3.3. Mod 2 - Hız Oluşturucu.....	9
1.3.4. Mod 3 - Kare Dalga Jeneratörü.....	9
1.3.5. Mod 4 - Yazılım Tetikli Strobe.....	9
1.3.6. Mod 5 - Donanım Tetikli Strobe (Tekrar başlatılabilir).....	10
2. 8237 DMA Denetleyicisi.....	10
2.1. 8237 - Block Diagram.....	11
2.2. 8237 - Pin Tanımlamaları.....	12
2.3. 8237 DMA Denetleyici Mimari Yapısı & Pin Çıkışları.....	14
2.4. 8237 - Sistem Arayüzü.....	15
2.5. DMA'nın Fonksiyonel Tanımı.....	16
2.6. 8237 DMA İşletimi (DMA Operation of the 8237A).....	17
2.7. 8237 – Internal Registers & Programming?.....	17
2.7.1. 8237 Internal Registers.....	17
2.7.2. Yazılım Komutları (Software Commands).....	20
Kaynaklar.....	22

1. 8254 Programmable Interval Timer

1.1. Çevresel Cihazlar ve Çalışma Temelleri

Mikroişlemci tabanlı sistem tasarımı, işlemciyi kendisine bağlı çeşitli giriş ve çıkış aygıtlarıyla iletişim amacıyla bir veya daha fazla çevresel aygıtla arabirim yapmayı gerektirir. Mikroişlemci devriminin ilk günlerinde, bu teknikler, tasarımın son derece karmaşık ve zaman alıcı olmasını sağlayan, orta ölçekli(MediumScale) entegrasyon aygıtlarından oluşan karmaşık bir donanım gerektiriyordu. Bu nedenle, üretici (INTEL), çoğu tek yongalı devreler olmak üzere çok sayıda genel ve özel amaçlı periferik cihazları geliştirdi. Bu cihazlar aynı zamanda programlanabilir yapıya da sahiptirler. Bu nedenle çevresel cihazların bir sistem tasarımcısı için muazzam bir kullanım alanı bulunduğu görülüyor.

Çevresel aygıtlar genel olarak iki kategoriye ayrılabilir:

- (a) Genel amaçlı çevre birimleri ve
- (b) Özel amaçlı çevrebirimleri (Özel işlevli çevre birimleri).

Genel amaçlı çevrebirimleri, bir görevi yerine getiren ancak çeşitli I / O cihazlarının mikroişlemciye bağlanması için kullanılabilen cihazlardır. Genel amaçlı cihazlar aşağıda verilmiştir:


- Basit G / Ç - (Programlanabilir değil)
- Programlanabilir Çevresel Arabirim (PPI) - (8255)
- Programlanabilir
- Kesme Denetleyicisi - (8259)
- Programlanabilir DMA Kontrol Cihazı - (8237/8257)
- Programlanabilir İletişim Arabirimi - (8251)
- Programlanabilir Aralık Zamanlayıcı - (8253/8254)

Özel işlevli çevre birimleri, bir mikroişlemciyi belirli bir I/O aygıtına bağlamak için kullanılabilen aygıtlardır. Bu çevre birimleri daha karmaşıktır ve bu nedenle genel amaçlı çevre birimlere göre nispeten daha pahalıdır. Özel işlevli çevre birimleri (Dedicated function peripherals) şunlardır:

- Programlanabilir CRT Kontrol Cihazı
- Programlanabilir Floppy Disk Controller
- Programlanabilir
- Sabit Disk Kontrol Cihazı
- Programlanabilir Klavye ve Ekran Arayüzü

Bu aygıtların çalışması, denetledikleri I/O aygıtının türüne bağlı olarak değişir [1].

1.2. 8254 Programmable Interval Timer/Counter



Şekil 1: Pins of 8254

1.2.1. Genel

Intel 8253 ve 8254, zamanlama ve sayma işlevlerini yerine getiren Programlanabilir Aralık Zamanlayıcıları (Programmable Interval Timers) 'dir. Tüm x86 bilgisayarlarında bulunurlar. 8254 programlanabilir zaman aralığı / sayaç mega işlevi, mikrobilgisayar sistemi tasarımında ortak zamanlama kontrol problemlerini çözmek için tasarlanmış yüksek performanslı bir işlevdir. Üç bağımsız 16 bit sayaç sağlar ve her sayaç farklı bir modda çalışabilir. Tüm modlar yazılımla programlanabilir.

8254 mega işlevi, herhangi bir mikrobilgisayar sistemindeki en yaygın sorunlardan biri olan yazılım kontrolü altındaki doğru zaman gecikmelerinin üretilmesi problemini çözer. Yazılımda zamanlama döngüleri kurmak yerine 8254 mega işlevi, istenen gecikme için sayaçlardan birini programlayarak ihtiyaçları karşılamak üzere programlanabilir. Zamanlayıcı, kanallar adı verilen üç sayaç içerir. Her kanal, altı moddan birinde çalışacak şekilde programlanabilir.

Programlandıktan sonra kanallar görevlerini bağımsız olarak yerine getirebilir. Zamanlayıcı, yerine getirdiği kritik işlev ve çoğu aygıt bağlı olduğu için genellikle IRQ-0'a (en yüksek öncelikli donanım kesmesi) atanır [2].

Ana temelde Intel 8254, mikrobilgisayar sistem tasarımında ortak zamanlama kontrol problemlerini çözmek için tasarlanmış bir zaman sayıcı / sayaç aygıtıdır. 8254, 8253'ün yüksek hızlı sürümüdür [3].

1.2.2. Özellikleri

- Durum geri ok komut (Status read-back command) içerir.
- Sayıcı mandalı komutu (Counter latch command) içerir.
- Yalnızca en az anlamlı bit (LSB) okuma / yazma, yalnızca en önemli bit (MSB) veya LSB önce sonra MSB yapar.
- Altı programlanabilir sayıcı modu bulunur

Terminal sayısında kesinti

Tekrar tetiklenebilir tek seferlik donanım

Oran üreticisi

Kare dalga modu

Yazılım tarafından tetiklenen flaş

Donanım tarafından tetiklenen flaş (yeniden tetiklenebilir)


- İşlevsel olarak Intel 82C54 cihazına dayalıdır.
- 3 iç, bağımsız programlanabilir zamanlayıcıdan oluşur (her biri 16 bit).
- Her biri ikili veya BCD sayılabilir.
- Tek çekim üretmek, kare dalga üretici, hız üretici gibi davranmak üzere programlanabilir.
- Bellek eşleştirilebilir veya yalıtılmış bir I/O cihazı olarak bağlanabilir.
- CPU arabirimi - 8254'ün dahili kayıtlarını modifiye etmek ve yük başlangıcını yapmak için okuma/yazma yapabilir [4].

1.2.3. Uygulamaları

8254 ile uygulanabilen mikrobilgisayarlarda ortak olan diğer sayaç / zamanlayıcı işlevleri şunlardır:

- Gerçek zaman saati
- Event sayacı
- Dijital tek atış
- Programlanabilir hız üretici
- Kare dalga jeneratörü
- Binary rate çarpanı
- Karmaşık dalga formu generator

1.2.4. Pin Çıkışları ve Yapısı



Şekil 2: 8254 Pin Çıkışları ve Yapısı [5]


- **A1, A0:** Adres girdileri 8254'lü dört dahili kayıttan birini aşağıdaki gibi seçer:

A1	A2	Fonksiyon
0	0	Counter 0
0	1	Counter 1
1	0	Counter 2
1	1	Control Word

- **CLK**: Saat girişi, iç sayaçların her biri için zamanlama kaynağıdır. Genellikle otobüs denetleyicisindeki PCLK sinyaline bağlıdır.
- **CS**: Chip Select, 8254'ü programlama ve okuma ve yazma için etkinleştirir.
- **G**: Kapı girişi bazı modlarda sayacın çalışmasını kontrol eder.
- **OUT**: Bir sayaç çıkışı, zamanlayıcı tarafından üretilen dalga formunun bulunduğu yerdir.
- **RD / WR**: Okuma / Yazma, verilerin 8254'ten okunması / yazılması ve genellikle IORC / IOWC'ye bağlanmasına neden olur.

1.2.5. 8254 Sistem Ara Yüzü

8254, Intel Mikrobilgisayar Sistemlerinin bir bileşenidir ve ailenin tüm diğer çevrebirimleri ile aynı şekilde arayüzler oluşturmaktadır. Sistemin yazılımı tarafından periferik G / Ç bağlantı noktaları dizisi olarak ele alınır; üçü sayaç, dördüncüsü MODE programlama için bir kontrol sicilidir. Temel olarak, seçme girişleri A0, A1, CPU'nun A0, A1 adres veri yolu sinyallerine bağlanır. CS doğrusal bir seçim yöntemi kullanılarak doğrudan adres veri yolundan türetilir. Veya daha büyük sistemler için Intel 8205 gibi bir kod çözücünün çıkışına bağlanabilir [8]. Şekil X'de bu durum özetlenmektedir.



Şekil 3: 8254 Sistem Ara Yüzü [8]

1.2.6. 8254 İşlemleri

- **8254 Yazma İşlemi:**

8254'ün programlama prosedürü çok esnek değildir. Sadece iki dönüşümün hatırlanması gerekiyor.

- Her sayaç için, Kontrol Yazısı, ilk sayı yazılmadan önce yazılmalıdır.

- Başlangıç sayımı Kontrol Word'de belirtilen sayı formatını takip etmelidir (yalnızca en az anlamlı bayt, en önemli bayt veya en az anlamlı bayt ve daha sonra en önemli bayt).

Sayaçlardan birine bir saat ve uygun bir geçit sinyali ile yukarıdaki adımlar sayacı başlatmalı ve kontrol kelimesine uygun çıkış sağlamalıdır.

● 8254 Okuma İşlemi:

Sayaçları okumak için üç olası yöntem vardır:

1. Simple Read İşlemi
2. Counter Latch Komutu (Sayıcı Kilitleme Komutu)
3. Read-Back Komutu

1.2.6.1. Basit Okuma İşlemi

Bu operasyon işlemi durduktan sonra sayacı okur. A1, A0 girişleri ile seçilen Sayıcıyı okumak için, seçilen Sayaç'ın CLK girişi GATE girişi veya harici mantık kullanılarak engellenmelidir. Aksi halde sayım, okunduğunda değişerek ve tanımlanmamış bir sonuç veren bir süreç içerebilir. İki adet I/O okuma işlemi MPU tarafından gerçekleştirilir:

1. İlk I/O işlemi düşük sipariş baytı okur.
2. İkinci I/O işlemi, üst düzey bayt okur.

1.2.6.2. Sayaç Kilitleme Komutu

Bu komut ile , sayım işlemlerini etkilemeden, "Senkronize Edilen" Sayaçların içeriğini okumaya izin verilir.

Seçilen Sayıcının çıkış mandalı (OL) Sayıcı Sıyırma Komutu alındığında saymayı kilitler.Bu sayım, CPU tarafından okunana kadar (veya Sayıcı yeniden programlanıncaya kadar) mandalı tutar. Sayım daha sonra otomatik olarak açılır ve OL, sayım ögesine (CE) "takip" etmeye döner.

Sayaç Kilitleme Komutları Sayacın programlanmış Modunu hiçbir şekilde etkilemez.

A₁,A₀ = 11; CS = 0; RD = 1; WR = 0							
D₇	D₆	D₅	D₄	D₃	D₂	D₁	D₀
SC1	SC0	0	0	X	X	X	X

SC1,SC0—specify counter to be latched

SC1	SC0	Counter
0	0	0
0	1	1
1	0	2
1	1	Read-Back Command

D5,D4—00 designates Counter Latch Command

X—don't care

NOTE:
Don't care bits (X) should be 0 to insure compatibility with future Intel products.

Şekil 4: Sayaç Kilitleme Komut Formatı [3]

Örnek;

```
;Latching counter0
```

```
MOV DX, C_REG
```

```
MOV AL, 00000000B ;count latched for counter 0.
```

```
OUT DX, AL ;Reading counter0
```

```
MOV DX, CNTR0
```


```
IN AL, DX
```

1.2.6.3. Read-Back Komutu

Bu komut bir seferde birkaç sayacı okumak için kullanılır.Farklı sayaçlar için ayrı karşı-mandal komutları yazma ihtiyacını ortadan kaldırır.

Sağlanan değerin, programlanmış Modun ve OUT pininin mevcut durumu ile seçili sayacın/ sayaçların Null Sayım bayrağını kontrol etmesine izin verir.

Read-Back komutu Kontrol Word Yazmaçına yazılır. Komut, Kontrol Word Register'a yazılır ve Şekil'de gösterilen formata sahiptir.



Şekil 5: Read-Back Komut Formatı [3]


Geri ok komutu, COUNT biti D5 = 0'ı ayarlayarak ve istenen sayacı (ları) seçerek çoklu sayıcı çıkış mandallarını (OL) mandallamak için kullanılabilir.

Tekli geri ok komutu işlevsel olarak birkaç sayıcı kilitleme komutuna eşdeğerdir.

Her bir sayıcının kilitlenen sayısı, okunana kadar (veya sayaç yeniden programlandığında) OL'de tutulur.Sayaç okunduğunda otomatik olarak kilidini açar, ancak diğer sayaçlar okunana kadar mandalı kalır.

Read-Back komutu aynı zamanda seçilen sayaçların / durum bilgilerini STATUS bit D4 = 0 olarak ayarlayarak kilitlemek için kullanılabilir.

Durum okunacak şekilde kilitlenmelidir; Bir sayacın durumu, o sayaçtan bir okundu tarafından erişilir. Sayaç durum biçimi aşağıdaki Şekil'da gösterilmektedir.



Şekil 6: Read-Back Komutu Sayaç Durum Biçimi [3]

D5 - D0 bitleri sayacın programlanmış Modunu tam olarak son Mod Kontrol Word'ünde yazılmış haliyle içerir. Çıkış Biti D7, ÇIKIŞ iğnesinin geçerli durumunu içerir. Bu, kullanıcının, sayaçların çıktısını yazılım aracılığıyla izlemesini, muhtemelen bir sistemden bazı donanımları ortadan kaldırmasını sağlar.

Örnek:


```
; Count and Status latched for count 0
MOV DX, C_REG
MOV AL, 11000010B ; count latched for count 0
OUT DX, AL
; Reading the latched status for count 0
MOV DX, TRM0
IN AL, DX ; Reading Status
MOV AH, AL ; Reading the latched count for counter 0
IN AL, DX ; Reading LSB of counter 0
MOV BL, AL
IN AL, DX ; Reading MSB of counter 0
MOV BH, AL
```


1.3. Intel 8254 Çalışma Modları

Altı mod (0-5) 8254 sayacın her biri için kullanılabilir. Her mod CLK girişi, kapı (G) kontrol sinyali ve OUT sinyali ile çalışır[* 2].

1.3.1. Mod 0 - Terminal Sayısı Kesme


Bu modda OUT düşüktür. Bir sayı yüklendiğinde sayaç her döngüden sonra azaltılır ve sayı tekrar sıfıra ulaştığında ÇIKIŞ yükselir. Bu, bir kesme olarak kullanılabilir. ÇIKIŞ yeni bir sayım veya komut kelimesi yüklenene kadar yüksek kalır[* 2]. ŞekilX'de çalışma yapısı gösterilmektedir.



Şekil 7: Mode 0 çalışma yapısı [10]

1.3.2. Mod 1 - Programlanabilir Tek Çekim


Bu modda OUT ilk başta yüksek. Kapı tetiklendiğinde, OUT düşük seviyeye iner ve sayımın sonunda tekrar yükseleşir, böylece bir atış darbesi üretir[* 2]. ŞekilX'de çalışma yapısı gösterilmektedir.



Şekil 8: Mode 1 çalışma yapısı [10]

1.3.3. Mod 2 - Hız Oluşturucu


Mod belirli bir aralıkta belirli bir saat periyoduna eşit bir darbe üretmek için kullanılır. Bir sayım yüklendiğinde, OUT, sayım 1'e ulaşıncaya kadar yüksek kalır ve sonra OUT, 1 saatlik süre boyunca düşük seviyeye iner ve otomatik olarak yeniden yüklenir ve nabız sürekli olarak üretilir[* 2]. ŞekilX'de çalışma yapısı gösterilmektedir.



Şekil 9: Mode 2 çalışma yapısı [10]

1.3.4. Mod 3 - Kare Dalgı Jeneratörü


Mod belirli bir aralıkta belirli bir zaman aralığında verilen bir saat periyoduna eşit bir darbe üretmek için kullanılır. Bir sayım yüklendiğinde, sayı 1'e ulaşıncaya kadar ÇIKIŞ yüksek kalır ve ardından 1 saat boyunca AÇIK düşük olur ve otomatik olarak yeniden yüklenir ve bu şekilde darbe sürekli üretilir[* 2]. ŞekilX'de çalışma yapısı gösterilmektedir.



Şekil 10: Mode 3 çalışma yapısı [10]

1.3.5. Mod 4 - Yazılım Tetikli Strobe


Bu modda, OUT başlangıçta yüksektir, sayım sonunda bir saat periyodu boyunca düşük olur. Sayım, sonraki çıkışlar için yeniden yüklenmelidir[* 2]. ŞekilX'de çalışma yapısı gösterilmektedir.



Şekil 11: Mode 4 çalışma yapısı [10]

1.3.6. Mod 5 - Donanım Tetikli Strobe (Tekrar başlatılabilir)

Mod4 ile aynıdır, ancak kapıdaki yükselen darbe ile tetiklenir[* 2]. ŞekilX'de çalışma yapısı gösterilmektedir.




Şekil 12: Mode 5 çalışma yapısı [10]

2. 8237 DMA Denetleyicisi

8237 DMA Denetleyicisi, mikroişlemci sistemleri için çevresel bir çekirdektir. Sınırlı CPU müdahalesi ile ana bellek ile harici sistemler arasındaki veri aktarımını kontrol eder [11]. DMA denetleyicisi doğrudan belleğe erişebilir ve verileri bir bellek konumundan diğerine veya bir G/Ç aygıtı görüntüsünden veya tersinden aktarmak için kullanılır. Bir DMA denetleyicisi çeşitli DMA kanallarını yönetir ve her biri bu DMA aktarımlarının bir sırasını gerçekleştirmek üzere programlanabilir [12].

2.2. 8237 - Pin Tanımlamaları



Şekil 14: 8237 DMA Denetleyicisi Pin Dizilimi [12]

VCC (Power): +5V.

VSS (Ground): Topraklama.

CS (Chip Select): Boşta çalışma sırasında 8237A'yı bir G / Ç cihazı olarak seçmek için kullanılan aktif bir düşük giriştir. Bu, veri yolunda CPU iletişimi sağlar.

RESET: Komut, Durum, İstek ve Geçici kayıtları temizleyen aktif bir yüksek girişdir. Aynı zamanda, ilk/son çevirme/kapamayı temizler ve Maske kaydını ayarlar. Reset'i takiben, cihaz Boşta kalma döngüsündedir.

READY: yavaş belleklere veya G / Ç çevresel aygıtlara uyum sağlamak için 8237A'daki bellek okuma ve yazma darbelerini genişletmek için kullanılan bir giriştir. Ready, belirtilen kurulum/bekletme süresi boyunca geçiş yapmamalıdır.

HLDA (Hold Acknowledge): CPU'dan aktif yüksek Bekleme Onayı, sistem bus'larının kontrolünü bıraktığını gösterir.

DREQ0 - DREQ3 (DMA Request): DMA İstek hatları, DMA hizmeti elde etmek için çevresel devreler tarafından kullanılan bireysel eşzamansız kanal istek girişleridir. Sabit Öncelikte, DREQ0 en yüksek önceliğe sahiptir ve DREQ3 en düşük önceliğe sahiptir. Bir kanalın DREQ satırını etkinleştirerek bir istek oluşturulur. DACK, DREQ sinyalinin tanınmasını onaylar. DREQ polaritesi programlanabilir. Sıfırla, bu satırları etkin yüksek olarak başlatır. DREQ, ilgili DACK etkinleşene kadar korunmalıdır.

DB0 - DB7 (Data Bus): Veri Bus hatları, sistem veri yoluna bağlı iki yönlü üç durumlu sinyallerdir. Çıktılar, bir Adres kaydı, bir Durum kaydı, Geçici kayıt veya CPU'ya bir Kelime Sayımı kaydı içeriğini çıkartmak için G/Ç Oku sırasında

Program durumunda etkinleştirilir. Çıkışlar devre dışı bırakılır ve CPU, 8237A kontrol kayıtlarını programlarken bir G / Ç Yazma çevrimi sırasında girişler okunur. DMA döngüleri sırasında adresin en önemli 8 biti, ADSTB tarafından harici bir mandala stroblanacak veri yoluna çıktılar. Bellekten belleğe yapılan işlemlerde, bellekteki veriler, bellekten okunurken veri yolu üzerinde 8237A'ya gelir. Yazılı bellek aktarımında, veri yolu çıkışları veriyi yeni bellek konumuna yerleştirir.

IOR (I/O Read): G/Ç Okuması, iki yönlü, aktif, düşük üç durumlu bir hattır. Rölanti devresinde, CPU tarafından kontrol kayıtlarını okumak için kullanılan bir giriş kontrol sinyalidir. Etkin çevrimde, 8237A tarafından bir DMA Yazma aktarma işlemi sırasında bir periferik veriye erişmek için kullanılan bir çıkış kontrol sinyalidir.

IOW (I/O Write): G/Ç Yazması, çift yönlü aktif düşük üç durumlu hattır. Rölanti devresinde, CPU tarafından 8237A'ya bilgi yüklemek için kullanılan bir giriş kontrol sinyalidir. Etkin çevrimde, 8237A tarafından DMA Okuma aktarımında periferallere veri yüklemek için kullanılan bir çıkış kontrol sinyalidir.

EOP (End of Process): İşlem Sonu, düşük bir çift yönlü sinyaldir. DMA hizmetlerinin tamamlanmasına ilişkin bilgiler, çift yönlü EOP pininde mevcuttur. 8237A harici bir sinyalin aktif bir DMA servisini sonlandırmasına izin verir. Bu, EOP girişini harici bir EOP sinyaliyle düşük seviyeye çekerek gerçekleştirilir. 8237A ayrıca, herhangi bir kanal için terminal sayısı (TC) ulaşıldığında darbe üretir. Bu, EOP hattı üzerinden çıkan bir EOP sinyali üretir. Dahili veya harici EOP'nin alınması, 8237A'nın servisi sona erdirmesine, isteği sıfırlamasına ve eğer Autoinitialize etkinleştirilirse temel kayıtları o kanalın geçerli kayıtlarına yazmak için kullanır. Durum word'ündeki mask biti ve TC biti, kanal Autoinitialize için programlanmadıkça, o an etkin olan kanal için EOP ile ayarlanır. Bu durumda, maske biti değişmeden kalır. Bellek-bellek aktarımı sırasında, kanal 1 için TC oluştuğunda EOP çıkacaktır. İşlem girişlerinin hatalı sonlanmasını önlemek için kullanılmadığında EOP, bir pull-up direnci ile yüksek bağlanmalıdır.

A0 - A3 (Address): Çift yönlü üç durumlu sinyallerdir. Rölanti devresinde bunlar girdilerdir ve CPU tarafından yüklenecek veya okunacak olan kayıt defterini adreslemek için kullanılırlar. Aktif döngüsünde çıktılar ve çıkış adresinin alt 4 bitini sağlarlar.

A4 - A7 (Address): Üçlü durum çıktısıdır ve 4 bit adres sağlar. Bu satırlar yalnızca DMA hizmeti sırasında etkinleştirilir.

HRQ (Hold Request): CPU'ya Bekletme İsteğidir ve sistem veri yolunun denetimini talep etmek için kullanılır.

DACK0 - DACK3 (DMA Acknowledge): DMA Onayı, birine bir DMA döngüsü verildiğinde, her bir çevre birimine bildirimde bulunur.

AEN (Address Enable): Adres Geçişi, sistem adres bus'da üst 8 adres biti içeren 8 bitlik mandalı(latch) etkinleştirir. AEN, DMA aktarımı sırasında diğer sistem bus sürücülerini devre dışı bırakmak için de kullanılabilir. AEN, HIGH'ken aktif olur.


ADSTB (Address Strobe): Üst adres baytını harici bir mandala(latch) sokmak için kullanılır.

MEMR (Memory Read): Bellek Okuma sinyali, bir DMA Oku veya bellekten belleğe aktarım sırasında seçilen bellek konumundan verilere erişmek için kullanılan aktif bir düşük üçlü durumlu çıktıdır.

MEMW (Memory Write): Bir DMA Yazma veya bellekten belleğe aktarma sırasında seçili bellek konumuna veri yazmak için kullanılan etkin bir düşük üç-durumlu çıktıdır.

PIN5: Bu pin her zaman mantıksal HIGH seviyede olmalıdır. Pull-up iç direnci, pin sola kayarken logic HIGH oluşacaktır. Bu durumda, PIN5'in VCC'ye bağlanması önerilir.

2.3. 8237 DMA Denetleyici Mimari Yapısı & Pin Çıkışları



Şekil 15: 8237 DMA Denetleyicisinin Mimari Yapısı [13]

The diagram illustrates the 8237A DMA controller's connections to a CPU and system buses. The CPU block on the left provides signals for address bus (A0-A15), data bus (DB0-DB7), and control signals (HOLD, HLDA, RESET, MEMR, MEMW, IOR, IOW). The 8237A block has pins for AEN, A0-A3, A4-A7, CS, ADSTB, CLK, RESET, MEMR, MEMW, IOR, IOW, DREQ0-3, and DACK0-3. The ADDRESS BUS A0-A15 is connected to the CPU and the 8237A. The SYSTEM DATA BUS is connected to the CPU, 8237A, and an 8-BIT LATCH. The 8-BIT LATCH is also connected to the ADDRESS BUS A8-A15 and the 8237A's CS pin. The 8237A's DB0-DB7 is connected to the SYSTEM DATA BUS. The 8237A's DREQ0-3 and DACK0-3 pins are connected to the CPU's MEMR, MEMW, IOR, and IOW signals, respectively.

15

2.5. DMA'nın Fonksiyonel Tanımı

8237A blok diyagramı, ana mantık bloklarını(major logic block) ve tüm dahili kayıtları(internal registers) içerir. Veri bağlantı hatları da gösterilir. Gösterilmeyen, bloklar arasındaki çeşitli kontrol sinyalleridir. 8237A, kayıtlar biçiminde 344 bitlik dahili bellek içerir. Tablo 1' de, bu kayıtlar boyutları ile birlikte ada göre listeli olarak herbiri gösterilmektedir.

Tablo 1: Internal Registers [13]

Name	Size	Number
Base Address Registers	16 bits	4
Base Word Count Registers	16 bits	4
Current Address Registers	16 bits	4
Current Word Count Registers	16 bits	4
Temporary Address Register	16 bits	1
Temporary Word Count Register	16 bits	1
Status Register	8 bits	1
Command Register	8 bits	1
Temporary Register	8 bits	1
Mode Registers	6 bits	4
Mask Register	4 bits	1
Request Register	4 bits	1

8237A üç temel blok kontrol mantığı içerir. Zamanlama Kontrol bloğu 8237A için dahili zamanlama ve harici kontrol sinyalleri üretir. Program Komuta Kontrol bloğu, bir DMA isteğine hizmet etmeden önce mikroişlemci tarafından 8237A'ya verilen çeşitli komutların kodunu çözer. Ayrıca servis sırasında DMA tipini seçmek için kullanılan Mod Kontrol kelimesini deşifre eder. Öncelik Enkoder bloğu, aynı anda servis isteyen DMA kanalları arasındaki öncelikli çekişmeyi düzeltir.

Zamanlama Kontrol bloğu, clock girişinden iç zamanlamayı türetir. 8237A sistemlerinde, bu girdi genellikle 8224'ten w 2 TTL clock veya 8085AH veya 8284A'dan CLK olacaktır. Bununla birlikte,% 33 görev döngüsü clock jeneratörleri, aynı frekanstaki 8237A saatinin HIGH clock gereksinimini karşılamayabilir. Örneğin, 82C84A-5 CLK çıkışı 8237A-5 HIGH clock gereksinimlerini ihlal eder. Bu durumda 82C84A CLK, 8237A-5 HIGH clock ve LOW clock gereksinimlerini karşılamak için basitçe ters çevrilebilir. 3.9 MHz'den HIGH 8085AH-2 sistemleri için, 8085 CLK (OUT) 8237A-5 LOW clock ve HIGH clock gereksinimlerini karşılamaz. Bu durumda, 8237A-5'i çalıştırmak için harici bir clock kullanılmalıdır [13].

2.6. 8237 DMA İşletimi (DMA Operation of the 8237A)

DMA denetleyicisinin uygun kanalı, bellek başlangıç adresi ve aktarım sayımı ile programlandıktan sonra, ilgili periferik veri okuma veya yazmaya başlamak üzere ayarlanır.

Örneğin, ses örnekleri istemek için bir sektöre veya ses kartına okumak üzere bir disk denetleyicisine bir komut gönderilebilir. Aşağıdaki sıra kademeleri, döngü çalma modunda bir DMA aktarımı için gerçekleşir:

1. Periferik her bayt aktarabildiğinde DMA talep hattını DMA Controller'a atar.
2. DMA denetleyicisi CPU'nun bekletme isteği pimini belirtir.
3. CPU kontrol devresi yürütmeyi askıya alabildiğinde (bir talimatın sonunda veya T3'te bekleme durumları ekleyerek), DMA denetleyicisine bekletme onayı (HOLDA) sinyali verir ve adres, veri ve kontrol veri yolu sinyallerini yüzer.
4. DMA denetleyicisi daha sonra bellek adresini adres veri yoluna koyar, denetime MEMR * artı IOW * veya MEMW * artı IOR * işaret eder.
5. Veriyoluna iletir ve uygun DMA onay hattını çevre birimine bildirir.
6. Periferik, veriyi veri yoluna okur veya yazarak DMA onaylama sinyaline tepki verir.
7. Aynı zamanda hafıza MEMR * / MEMW * kontrol sinyaline yanıt verir ve bu da verilerin doğrudan bellekten / hafızadan okunmasına / yazılmasına neden olur.
8. Veri yolu çevriminin sonunda DMA denetleyicisi bekletme isteği satırını geçersiz kılar ve CPU bir sonraki DMA isteğine kadar devam ettirmeye devam edebilir [6].

2.7. 8237 – Internal Registers & Programming?

2.7.1. 8237 Internal Registers

2.7.1.1. CAR(current address register)

- Geçerli adres kaydı, DMA aktarımı için kullanılan 16 bitlik bir bellek adresini tutar.
- Her kanalın bu amaç için kendi mevcut adres kayıtları vardır
- Bir DMA işlemi sırasında bir bayt veri aktarıldığında, nasıl programlandığına bağlı olarak
- CAR artırılır veya azaltılır.

2.7.1.2. CWCR(The current word count register)

- Mevcut kelime yazmacı, bir DMA işlemi sırasında aktarılan bayt (64 K'ye kadar) için bir kanal programlar.
- Bu kayıta yüklenen numara, aktarılan bayt sayısından bir azdır.
- Örneğin, CWCR'ye 10 yüklenirse, DMA işlemi sırasında 11 bayt aktarılır.


2.7.1.3. BA and BWC(base address (BA) and base word count (BWC))

- Temel adres (BA) ve taban kelime sayısı (BWC) yazmaçları ,bir kanal için otomatik başlatma seçildiği zaman kullanılır.
- DMA işlemi tamamlandıktan sonar otomatik başlatma modunda, bu kayıtlar CAR ve CWCR'yi yeniden yüklemek için kullanılır.
- Aynı bellek alanından veri aktarmak için aynı sayımın ve adresin kullanılmasına izin verir.

2.7.1.4. CR(command register)

- Komut yazmacı, 8237 DMA kontrol cihazının çalışmasını programlar.
- Kayıt, hafızadan belleğe DMA aktarım modunu seçmek için 0 bit pozisyonunu kullanır.
- Bellekten belleğe DMA aktarımları, kaynak adresi tutmak için DMA kanalı 0'ı kullanır
- DMA kanalı 1, hedef adresini tutar


- Bir MOVSB komutunun çalışmasına benzer. Bu dört işlem gerçekleştirildiğinde kanal programlanır ve kullanıma hazır olur.
- Kanal etkinleştirilip başlatılmadan önce çalışma modunu seçmek için ek programlama gereklidir [7].



Şekil 17: 8237A-5 Command Register (Courtesy of Intel Corporation.) [7]

2.7.1.5. MR(mode register)


- Mod kaydı bir kanalın çalışma şeklini programlar.
- Her kanal, 1 ve 0 bit pozisyonları tarafından seçilen kendi mod kaydına sahiptir.
- mod kayıt seçme işleminin kalan bitleri, otomatik başlatma, artım / azalma ve kanal modu



Şekil 18: 8237A-5 mode register (Courtesy of Intel Corporation.) [7]

2.7.1.6. BR(bus request register)


- Veri yolu talep kaydı, yazılım yoluyla bir DMA aktarımı talep etmek için kullanılır.
- DMA aktarımını başlatmak için harici bir sinyalin mevcut olmadığı bellekten belleğe aktarımlarda çok yararlıdır.



Şekil 19: 8237A-5 request register (Courtesy of Intel Corporation.) [7]

2.7.1.7. MRSR(mask register)


- Maske kaydı ayarlama / sıfırlama, kanal maskesini ayarlar veya temizler.
- Maske ayarlanırsa, kanal devre dışı bırakılır.
- RESET sinyali tüm kanal maskelerini onları devre dışı bırakacak şekilde ayarlar.



Şekil 20: 8237A-5 mask register set/reset mode (Courtesy of Intel Corporation.) [7]

2.7.1.8. MSR(mask register)


- Maske kaydı, tüm maskeleri tek bir komutla temizler veya ayarlar bireysel kanallar, MRSR'de olduğu gibi.



Şekil 21: 8237A-5 mask register (Courtesy of Intel Corporation.) [7]

2.7.1.9. SR(status register)

- Durum kaydı, her DMA kanalının durumunu gösterir. TC bitleri, kanalın terminal sayımına ulaşmış ulaşmadığını gösterir (tüm baytları aktarılır).
- Çalışma terminal sayımına ulaşıldığında, çoğu mod için DMA aktarımı sonlandırılır.
- İstek bitleri, belirli bir kanal için DREQ girdisinin etkin olup olmadığını gösterir.



Şekil 22: 8237A-5 status register (Courtesy of Intel Corporation.)[7]

2.7.2. Yazılım Komutları (Software Commands)

8237'nin çalışmasını denetlemek için üç yazılım komutu kullanılır.

- Bu komutların ikili bit deseni yoktur, çeşitli kontrol kayıtları 8237'de.
- Doğru port numarasına basit bir çıktıyla yazılım komutu verilir.
- Şekil 13-10, tüm kayıtlara erişen I/O bağlantı noktası atamalarını ve yazılım komutları.

Signals						Operation
A3	A2	A1	A0	IOR	IOW	
1	0	0	0	0	1	Read Status Register
1	0	0	0	1	0	Write Command Register
1	0	0	1	0	1	Illegal
1	0	0	1	1	0	Write Request Register
1	0	1	0	0	1	Illegal
1	0	1	0	1	0	Write Single Mask Register Bit
1	0	1	1	0	1	Illegal
1	0	1	1	1	0	Write Mode Register
1	1	0	0	0	1	Illegal
1	1	0	0	1	0	Clear Byte Pointer Flip/Flop
1	1	0	1	0	1	Read Temporary Register
1	1	0	1	1	0	Master Clear
1	1	1	0	0	1	Illegal
1	1	1	0	1	0	Clear Mask Register
1	1	1	1	0	1	Illegal
1	1	1	1	1	0	Write All Mask Register Bits

Şekil 23: 8237A-5 command and control port assignments. (Courtesy of Intel Corporation.)

2.7.2.1. Master clear

- 8237'deki RESET sinyaliyle aynı şekilde davranır.

- RESET sinyalinde olduğu gibi, bu komut tüm kanalları devre dışı bırakır.

2.7.2.2. Clear mask register

- Dört DMA kanalının tümünü etkinleştirir.
- İlk / son (F / L) flip-flopu 8237'de siler.
- F / L flip-flopu, hangi baytın (düşük veya yüksek sıra) okunması / yazılması gerektiğini seçer. Geçerli adres ve güncel sayım kayıtlarında.
- F / L = 0 ise, düşük sıra bayt seçilir - F / L = 1 ise, yüksek bayt seçilir
- Herhangi bir okuma veya adres veya sayaç yazma yazısı, F / L flip-flopunu otomatik olarak değiştirir.
- Şekil 13-11, sayımı ve adresi programlamak için I/O bağlantı noktası konumlarını gösterir. Her kanal için kayıtlar.
- F / L flip-flopunun durumu, LSB'nin veya MSB'nin programlanıp programlanmadığını belirler. Eğer durum bilinmiyorsa, sayım ve adres hatalı programlanabilir
- Adres ve sayı programlanmadan önce DMA kanalını devre dışı bırakmak önemlidir.

Channel	Register	Operation	Signals							Internal Flip-Flop	Data Bus DB0-DB7
			CS	IOR	IOW	A3	A2	A1	A0		
0	Base and Current Address	Write	0	1	0	0	0	0	0	0	A0-A7 A8-A15
			0	1	0	0	0	0	0	1	
	Current Address	Read	0	0	1	0	0	0	0	0	A0-A7 A8-A15
			0	0	1	0	0	0	0	1	
1	Base and Current Word Count	Write	0	1	0	0	0	0	1	0	W0-W7 W8-W15
			0	1	0	0	0	0	1	1	
	Current Word Count	Read	0	0	1	0	0	0	1	0	W0-W7 W8-W15
			0	0	1	0	0	0	1	1	
2	Base and Current Address	Write	0	1	0	0	1	0	0	0	A0-A7 A8-A15
			0	1	0	0	1	0	0	1	
	Current Address	Read	0	0	1	0	1	0	0	0	A0-A7 A8-A15
			0	0	1	0	1	0	0	1	
3	Base and Current Word Count	Write	0	1	0	0	1	0	1	0	W0-W7 W8-W15
			0	1	0	0	1	0	1	1	
	Current Word Count	Read	0	0	1	0	1	0	1	0	W0-W7 W8-W15
			0	0	1	0	1	0	1	1	

Şekil 24: 8237A-5 DMA channel I/O port addresses (Courtesy of Intel Corporation.)[7]

8237'yi programlamak için dört adım gereklidir:

1. F / L flip-flopu açık bir F / L komutu kullanılarak silinir.
2. Kanal devre dışı
3. Adresin LSB ve MSB'si programlanmıştır.
4. Sayımın LSB ve MSB'si programlanır.

Bu dört işlem gerçekleştirildiğinde kanal programlanır ve kullanıma hazır olur. Kanal etkinleştirilip başlatılmadan önce çalışma modunu seçmek için ek programlama gereklidir [7].

Kaynaklar

1. *Narasimha MURTHY. Basics of Peripheral Devices and Hardworking. Erişim: <https://www.slideshare.net/yayavaram/basics-of-peripheral-devices-and-working>*
2. *Anonim. 8254 Programmable Interval Timer/Counter. Erişim: <https://www.scribd.com/document/23522123/8254-Programmable-Interval-Timer>*
3. *Mohammed Abdul KADER. "PROGRAMMABLE INTERVAL TIMER 8254". EEE, International Islamic University Chittagong*
4. *Chris THAXTON. (2009). 8254 Programmable Interval Timer. PHY 4635/5635 Spring 2009. Appalachian State University*
5. *Jim Plusquellic. "Programmable Keyboard/Display Interface - 8279". The University of New Mexico. Erişim: http://ece-research.unm.edu/jimp/310/slides/8086_IO3.html*
6. *Eduardo CASAS. Direct Memory Access (DMA). ELEC 464. The University of British Columbia.*
7. *Brey, B. B. (2009). The Intel Microprocessors: 8086/8088, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro Processor, Pentium II, Pentium III, Pentium 4, and Core2 with 64-bit Extensions: Architecture, Programming, and Interfacing. Pearson Education India.*
8. *Intel. (1993). "8254 PROGRAMMABLE INTERVAL TIMER". Erişim: <http://www.scs.stanford.edu/10wi-cs140/pintos/specs/8254.pdf>*
9. *Anonim. (2011). 8254 Operating Modes. Erişim: <https://iiteeeestudents.wordpress.com/2011/05/18/8254-operating-modes/>*
10. *Eko HARSONO. (2012). 8254 PROGRAMMABLE INTERVAL TIMER. Erişim: <https://ekoharsono.files.wordpress.com/2012/10/4-programmable-interval-timer.pdf>*
11. *iWave. 8237 DMA Controller. Erişim Tarihi: 15 Aralık 2017, <http://www.iwavesystems.com/8237-dma-controller.html>*
12. *Diwakar, YAGYASEN. "8237 DMA Controller". Erişim Tarihi: 15 Aralık 2017, http://dylucknow.weebly.com/uploads/6/7/3/1/6731187/8237_dma_controller.pdf*
13. *Intel. (1993). "8237A HIGH PERFORMANCE PROGRAMMABLE DMA CONTROLLER (8237A-5)". Erişim Tarihi: 15 Aralık 2017, <https://pdos.csail.mit.edu/6.828/2014/readings/hardware/8237A.pdf>*