# RELATÓRIO LAOC2 Prática I (Parte III)

#### Dupla:

\*Arthur Severo de Souza

\*Victor Le Roy Matos

Na terceira parte da prática sobre hierarquia de memória fomos orientados à implementar um nível (L1) de memória cache totalmente associativa de quatro vias, este em vínculo com uma memória principal diretamente mapeada e atualizada por meio de *Write-Back*.

Os seguintes valores iniciais foram definidos:

#### Cache de dados (valores em decimal)

Válido?	Dirty?	LRU*	Tag	Valor
1	0	0	100	5
1	0	1	102	1
0	0	3	105	5
1	0	2	101	3

<sup>\*</sup>LRU: 3 mais antigo, 0 mais recente


### Memória (valores em decimal)

memoria (valores em acemai)				
Endereço	Valor			
100	5			
101	3			
102	1			
103	0			
104	1			
105	8			
106	3			
107	4			
108	9			


## Apresentação das simulações

As operações requisitadas foram efetuadas em ordem de apresentação e acontecem em bordas de subida do clock.

Operações 1 -> 6



Operações 7 -> 12



## Análise do código

No código, a tabela inicial da cache foi traduzida em uma matriz contendo as tags e os dados. Os bits de validade, dirty e o LRU foram armazenados em um array de index equivalente às linhas da matriz.

```
mc_address[0][0] = 8'b000000000; mc_address[0][1] = 8'b000000101;
mc_address[1][0] = 8'b000000010; mc_address[1][1] = 8'b000000001;
mc_address[2][0] = 8'b000000101; mc_address[2][1] = 8'b000000101;
mc_address[3][0] = 8'b000000001; mc_address[3][1] = 8'b000000011;

valido[0] = 1'b1; valido[1] = 1'b1; valido[2] = 1'b0; valido[3] = 1'b1;
dirty[0] = 1'b0; dirty[1] = 1'b0; dirty[2] = 1'b0; dirty[3] = 1'b0;
lru[0] = 0; lru[1] = 1; lru[2] = 3; lru[3] = 2;
```

Então, a partir dos valores iniciais implementamos um bloco que identifique se houve hit ou miss ao acessar a memória cache. O loop percorre todos as quatro posições da cache e, caso encontre uma posição onde o bit de validade é de nível alto e a tag inserida seja equivalente à tag lida, identifica um hit no acesso, salva o index dos dados e abandona o laço.

```
// Verificar se houve hit
for (i=0; i<4; i=i+1) begin
  if(break == 0) begin
  if(test_tag == mc_address[i][0] && valido[i] == 1) begin // Hit
    hitIndex = i;
  hitTag = 1;
  break = 1;
  end
  else if(test_tag == mc_address[i][0] && valido[i] == 0) begin // Miss
    hitIndex = i;
  hitTag = 1;
  break = 1;
  end
  else begin // Miss
    hitTag = 0;
  end
end
end</pre>
```

O laço seguinte é responsável por armazenar o index do acesso mais antigo para uso futuro.

```
// Procurar LRU mais antigo
for (i=0; i<4; i=i+1) begin
   if(lru[i] == 3) begin
        lastAccessedLRU = i;
   end
end</pre>
```

Implementamos as operações de read e write a depender do resultado do bloco de verificação de hit ou miss.

O bloco seguinte representa a operação de leitura. Primeiro, conferimos se o sinal wren está definido como leitura. Confirmamos também que as tags lida e recebida foram identificadas como equivalentes e se o bit de validade é de nível alto. Se ambos os sinais se mostrarem adequados, localizamos o index do dado procurado na matriz inicial e enviamos este para a saída da cache. Caso contrário, é preparado o ambiente para a possibilidade de um *Write-Back*.

```
// Operacao de read
if (mc wren == 0) begin // Sinal setado para read
   if (hitTag == 1) begin // Tags equivalentes
      if (valido[hitIndex] == 1) begin // Bit de validade alto
         mc out = mc address[hitIndex][1]; // Hit, logo, dado encaminhado
                                              para a saída da cache
         Hit = 1;
      else begin // Ocorreu a equivalencia entre as tags, porem o bit
         mc_address_aux[0] = mc_address[hitIndex][0]; de validade = 0,
         mc_address_aux[1] = mc_address[hitIndex][1];
         mp address = test tag;
         mp clock = 1;
         mp wren = 0;
         #2 mp clock = 0; mp wren = 0;
         mc address[hitIndex][0] = mp address;
         mc address[hitIndex][1] = mp out;
         #2 mc out = mc address[hitIndex][1];
         valido[hitIndex] = 1;
         Hit = 0;
      end
   end
   else begin // Tags diferentes, logo, miss
      mc address aux[0] = mc address[lastAccessedLRU][0];
      mc address aux[1] = mc address[lastAccessedLRU][1];
     mp address = test tag;
     mp clock = 1;
      mp wren = 0;
      #2 mp clock = 0; mp wren = 0;
      mc address[lastAccessedLRU][0] = mp address;
      mc address[lastAccessedLRU][1] = mp out;
      #2 mc out = mc address[lastAccessedLRU][1];
     Hit = 0;
   end
end
```

Já o bloco de escrita depende do sinal wren em nível alto e basta que as tags inseridas e lida sejam equivalentes. Se for o caso, o dado inserido é escrito no index localizado durante a conferência do hit e o bit dirty tem seu valor definido como alto. Se ocorreu miss, o ambiente é preparado para a ocorrência de um Write-Back.

```
// Operacao de write
else begin // Sinal setado para write
   if (hitTag == 1) begin // Tags equivalente, logo hit
      mc address[hitIndex][1] = test data; // Escrita do dado de entrada
      dirty[hitIndex] = 1; // Bit dirty setado para nivel alto
      //#2 mc out = mc address[hitIndex][1];
      Hit = 1;
   end
   else begin // Tag nao encontrada, logo miss
      mc address aux[0] = mc address[lastAccessedLRU][0];
      mc address aux[1] = mc address[lastAccessedLRU][1];
      mc address[lastAccessedLRU][0] = test tag;
      mc address[lastAccessedLRU][1] = test data;
      if (dirty[lastAccessedLRU] == 0) begin
         dirty[lastAccessedLRU] = 1; skipWB = 1;
      end
      //#2 mc out = mc address[lastAccessedLRU][1];
      Hit = 0:
   end
end
```

O Write-Back então é efetuado pelo bloco a seguir, se foi identificado um miss no acesso. São tratados todos os possíveis casos responsáveis pela ocorrência do Write-Back. Os sinais auxiliares têm seus valores armazenados na posição mapeada da memória principal e, no caso de uma operação read, o bit dirty do index de acesso mais antigo é definido como baixo.

Por fim, condizente com o funcionamento em uma hierarquia implementada fisicamente, efetuamos a atualização do LRU. Os laços percorrem cada index da memória cache, incrementando os números menores que o LRU da posição acessada e zerando o valor na posição em questão. No caso de acesso à posição de LRU mais alto, esta é zerada.

```
// Alteracoes do LRU
if (hitTag == 1) begin
    lruValue = lru[hitIndex];
    for (i=0; i<4; i=i+1) begin // Retirado valores de 0 a 3
        if (i != hitIndex && lru[i] < lruValue) lru[i] = lru[i] + 1;
        else lru[hitIndex] = 0;
    end
end
end
else // Retirado mais velho = 3
    for (i=0; i<4; i=i+1) begin
        if (i != lastAccessedLRU) lru[i] = lru[i] + 1;
        else lru[lastAccessedLRU] = 0;
end</pre>
```

## **Projeto**

