
Reklama Tekstowa



Kierunek Inforamtyka

Wydział Wydział Informatyki i Teleinforamtyki

Ćwiczenie 4

Multiplekser

Wybór wejść wektorów danych jest realizowany według numeracji binarnej realizowanej w kodzie Greya, pozwala to na uzyskanie kolejnej postaci wyświetlanego słowa po zmianie tylko jednego bitu ciągu określającego aktualny etap cyklu wyświetlania (wejścia SW15-SW17)

Wartości kodu Greya: 000,001,011,010,110,111,101,100

Dlatego realizacja funckji multipleksera będzie realizowana według podanego kodu VHDL:

```
PROCESS(S, U0, U1, U2, U3, U4, U5, U6, U7)
        BEGIN
2
            CASE S IS
                WHEN "000" => M <= UO;
                WHEN "001" => M <= U1;
                WHEN "011" => M <= U2;
                WHEN "010" => M <= U3;
                WHEN "110" => M <= U4;
                WHEN "111" => M <= U5;
9
                WHEN "101" => M <= U6;
10
                WHEN "100" => M <= U7;
11
            END CASE;
12
   END PROCESS;
13
```

Na podstawie wejścia S transkodera, które jest wektorem 3 bitowym przypisywane jest wyjściu M jedno z wejść U0, U1, U2, U3, U4, U5, U6, U7. Na wejście S będzie podawany wekor SW[15-17], a na wejścia U0, U1, U2, U3, U4, U5, U6, U7 będą podawane sygnały SW[0-2], SW[3-5], SW[6-8], SW[9-11], SW[12-14] odpowiedzialne na przetrzymywanie kodów znaków wyświetlanych na wyświetlaczu.

Transkoder


Zadaniem transkodera w reklamie teksotwej jest zamiana kodu liter na kod wyświetlacza 7 segmentowego. Transkoder posiada 3 wejścia bitowe (wejścia na kod znaku) i 7 wyjść bitowych (wyjścia prowadzące do wejść wyświetlacza).

znak	kod NKB
С	001
E	010
F	011
G	100
Н	101
-	110
-	111
spacja	000

Tabela 1: Tabela kodów NKB podanych znaków zapisanych na 3 bitach. Znak "w tabeli oznacza brak symbolu

znak	bity wyświetlacza						
Zilak	0	1	2	3	4	5	6
С	1	0	0	1	1	1	0
Е	1	0	0	1	1	1	1
F	1	0	0	0	1	1	1
G	1	0	1	1	1	1	1
Н	0	1	1	0	1	1	1
spacja	0	0	0	0	0	0	0

Tabela 2: Tabela z reprezentacją bitową jaką trzeba podać na wejścia wyświetlacza by uzyskać dany znak na wyświetlaczu.



Rysunek 1: Wyświetlacz 7 segmentowy z zaznaczonymi numerami bitów jakie odpowiadają za dany segment.

Tablice Carnough do ustalenia funckji Bool'a na kolejne wyjścia transkoder.

we2 we1 we0	0 0	0 1	1 1	1 0
0	00	11	13	12
1	14	05	Ø ₇	Ø ₆

Tabela 3: Tablica Carnough dla wyjścia wy0 transkodera. Grupy: (2, 3, 6, 7), (1, 3), (4, 6)

we2 we1 we0	0 0	0 1	1 1	1 0
0	00	01	03	02
1	04	15	∅7	∅6

Tabela 4: Tablica Carnough dla wyjścia wy1 transkodera. Grupy: (5, 7)

we2 we1 we0	0 0	0 1	1 1	1 0
0	00	01	03	02
1	14	15	∅7	⊘6

Tabela 5: Tablica Carnough dla wyjścia wy2 transkodera. Grupy: (4, 5, 6, 7)

we2 we1 we0	0 0	0 1	1 1	1 0
0	00	11	03	12
1	14	05	∅7	⊘6

Tabela 6: Tablica Carnough dla wyjścia wy3 transkodera. Grupy: (4, 6), (1), (2, 6)



we2 we1 we0	0 0	0 1	1 1	1 0
0	00	11	13	12
1	14	15	Ø7	⊘6

Tabela 7: Tablica Carnough dla wyjścia wy4 transkodera. Grupy: (4, 5, 6, 7), (1, 3, 5, 7), (2, 3, 6, 7)

we2 we1 we0	0 0	0 1	1 1	1 0
0	00	11	13	12
1	14	15	∅7	⊘6

Tabela 8: Tablica Carnough dla wyjścia wy5 transkodera. Grupy: (4, 5, 6, 7), (1, 3, 5, 7), (2, 3, 6, 7)

we2 we1 we0	0 0	0 1	1 1	1 0
0	00	01	13	12
1	14	15	∅7	⊘6


Tabela 9: Tablica Carnough dla wyjścia wy6 transkodera. Grupy: (4, 5, 6, 7), (2, 3, 6, 7)

```
wy0 = we1 + \overline{we2}we0 + we2\overline{we0}
wy1 = we2we0
wy2 = we2
wy3 = we1\overline{we0} + we2\overline{we0} + \overline{we2we1}we0
wy4 = we0 + we1 + we2
wy5 = we0 + we1 + we2
wy6 = we1 + we2
```

Funckje te trzeba jednak zanegować gdyż w wyświetlaczu siedmiosegmentowym dany segment jest podświetlany, gdy podawany jest stan niski. Dlatego ostateczne funkcję kolejnych wyjść transkodera(i odpowiednio wejść wyświetlaczy) realizowane za pomocą kodu VHDL

```
Display(0) <= NOT(C(1) OR (NOT C(2) AND C(0)) OR ( C(2) AND NOT C(1) AND NOT C(0)));
Display(1) <= NOT(C(2) AND C(0));
Display(2) <= NOT C(2);
Display(3) <= NOT((C(1) AND NOT C(0))OR(C(2) AND NOT C(0)) OR (NOT C(2) AND NOT C(1) AND C(0)));
Display(4) <= NOT(C(0) OR C(1) OR C(2));
Display(5) <= NOT(C(0) OR C(1) OR C(2));
Display(6) <= NOT(C(1) OR C(2));</pre>
```


Układ ideowy



Rysunek 2: Schemat ideowy trzech modułów sterujących wyświetlaczami dla rekalmy tekstowej.

Wejście danych 3 bitowego wektora kodu kroku pracy urządzenia dla wszystkich multiplekserów pozostaje takie samo. Natomiast dla 8 wektorów 3 bitowych dla danych kodów znaków/liter, wejścia są przesunięte między sobą o 1 wektor. np. jeżeli pierwszy multiplekser ma na kolejnych wejściach podany ciąg znaków: C, E, F, G, H, SPACJA, SPACJA, SPACJA to następny w kolejności multiplekser będzie miał ten ciąg przesunięty o 1 pozycję czyli np.: E, F, G, H, SPACJA, SPACJA, SPACJA, C. Co spowoduje, że pierwszy multiplekser w pierwszym stanie pracy będzie wybierał znak 'C', natomiast drufi multiplekser będzie wybierał znak 'E'

Wynik Symulacji za pomocą symulacji Waveform



Rysunek 3: Przebieg Rzeczywisty Reklamy Tekstowej



Kod VHDL

Ostateczny kod VHDL realizujący zadanie reklamy tekstowej.

CW4.vhd:

- 1 LIBRARY ieee;
- USE ieee.std_logic_1164.all;
- 3 ENTITY CW4 IS

```
PORT ( SW : IN STD_LOGIC_VECTOR(17 DOWNTO 0);
            --wyświetlacze
            HEXO : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
            HEX1 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
            HEX2 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
            HEX3 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
            HEX4 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
10
            HEX5 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
            HEX6 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
12
            HEX7 : OUT STD_LOGIC_VECTOR(6 DOWNTO 0));
13
   END CW4;
14
   ARCHITECTURE strukturalna OF CW4 IS
16
   CONSTANT SPACJA: STD_LOGIC_VECTOR(2 DOWNTO 0):="000"; -- KOD SPACJI - uwaga na rodzaj '"'
17

→ przy kompilacji

            --DEKLARACJA KOMPONENTÓW
            COMPONENT mux3bit8to1 -- muliptekser
19
                    PORT (
20
                            S, UO, U1, U2, U3, U4, U5, U6, U7: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
                             → --WEKTOR STERUJĄCY I 8 wektorów INFORMACYJNYCH
                            M : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
                    );
23
            END COMPONENT;
24
            COMPONENT char7seg -- transkoder
25
                    PORT(
26
                            C : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
                            Display : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
28
                            );
            END COMPONENT:
30
31
            SIGNAL MO : STD_LOGIC_VECTOR(2 DOWNTO 0);
32
            SIGNAL M1 : STD_LOGIC_VECTOR(2 DOWNTO 0);
33
            SIGNAL M2 : STD_LOGIC_VECTOR(2 DOWNTO 0);
34
            SIGNAL M3 : STD_LOGIC_VECTOR(2 DOWNTO 0);
35
            SIGNAL M4 : STD_LOGIC_VECTOR(2 DOWNTO 0);
            SIGNAL M5 : STD_LOGIC_VECTOR(2 DOWNTO 0);
37
            SIGNAL M6 : STD_LOGIC_VECTOR(2 DOWNTO 0);
            SIGNAL M7 : STD_LOGIC_VECTOR(2 DOWNTO 0);
39
40
            BEGIN
41
            -- KONKRETYZACJA UŻYCIA KOMPONENTÓW
42
            -- SW(17 DOWNTO 15) sterujący sygnal multipleksera
                    -- DO WYKONANIA : KONKRETYZACJE KOLEJNYCH MULTIPLEKSERÓW UKŁADU
44
                    MUXO: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(14 DOWNTO 12), SW(11 DOWNTO
                                    SW(8 DOWNTO 6), SW(5 DOWNTO 3), SW(2 DOWNTO

→ 9),
                     → 0),SPACJA,SPACJA, MO);
                    MUX1: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(11 DOWNTO 9), SW(8 DOWNTO
46
                     4 6), SW(5 DOWNTO 3), SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, SW(14 DOWNTO
                     → 12), M1);
                    MUX2: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(8 DOWNTO 6), SW(5 DOWNTO
47
                     3), SW(2 DOWNTO 0), SPACJA, SPACJA, SPACJA, SW(14 DOWNTO 12), SW(11 DOWNTO
                     \rightarrow 9), M2);
                    MUX3: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(5 DOWNTO 3), SW(2 DOWNTO
                     O), SPACJA, SPACJA, SPACJA, SW(14 DOWNTO 12), SW(11 DOWNTO 9), SW(8 DOWNTO
                     \rightarrow 6), M3);
```

ENTITY mux3bit8to1 IS

```
MUX4: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SW(2 DOWNTO
                                          O), SPACJA, SPACJA, SPACJA, SW(14 DOWNTO 12), SW(11 DOWNTO 9), SW(8 DOWNTO

→ 6), SW(5 DOWNTO 3), M4);
                                         MUX5: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SPACJA, SPACJA, SPACJA, SW(14
50
                                           DOWNTO 12), SW(11 DOWNTO 9), SW(8 DOWNTO 6), SW(5 DOWNTO 3), SW(2 DOWNTO
                                         MUX6: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SPACJA, SPACJA, SW(14 DOWNTO
                                           4 12), SW(11 DOWNTO 9), SW(8 DOWNTO 6), SW(5 DOWNTO 3), SW(2 DOWNTO
                                          → 0),SPACJA,M6);
                                         MUX7: mux3bit8to1 PORT MAP (SW(17 DOWNTO 15), SPACJA, SW(14 DOWNTO 12),
52
                                          → SW(11 DOWNTO 9), SW(8 DOWNTO 6), SW(5 DOWNTO 3), SW(2 DOWNTO
                                           → 0),SPACJA,SPACJA,M7);
                                         -- DO WYKONANIA : KONKRETYZACJE KOLEJNYCH TRANSKODERÓW
53
                                        HO: char7seg PORT MAP (MO, HEXO);
                                        H1: char7seg PORT MAP (M1, HEX1);
55
                                        H2: char7seg PORT MAP (M2, HEX2);
56
                                        H3: char7seg PORT MAP (M3, HEX3);
57
                                        H4: char7seg PORT MAP (M4, HEX4);
58
                                        H5: char7seg PORT MAP (M5, HEX5);
                                        H6: char7seg PORT MAP (M6, HEX6);
60
                                        H7: char7seg PORT MAP (M7, HEX7);
61
                        END strukturalna;
62
       transkoder.vhd:
        -- IMPLEMENTACJA TRANSKODERA
       LIBRARY ieee;
       USE ieee.std_logic_1164.all;
       ENTITY char7seg IS
                        PORT (
 5
                                         C : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
                                         Display : OUT STD_LOGIC_VECTOR(6 DOWNTO 0)
                                         );
                        END char7seg;
9
10
       ARCHITECTURE strukturalna OF char7seg IS
11
12
                        -- . . . do uzupełnienia opis struktury za pomocą równań boolowskich specyfikowanych
13
                         → zgodnie z zasadami języka VHDL
                        Display(0) \leftarrow NOT(C(1) OR (NOT C(2) AND C(0)) OR (C(2) AND NOT C(1) AND NOT C(0));
                         Display(1) \le NOT(C(2) AND C(0));
15
                        Display(2) <= NOT C(2);</pre>
16
                        Display(3) \le NOT((C(1) AND NOT C(0)) OR (C(2) AND NOT C(0)) OR (NOT C(2) AND NOT C(3) OR (NOT C(4) AND NOT C(5) OR (NOT C(5) OR (NOT C(5) AND NOT C(5) OR (NOT 
17
                         \rightarrow C(1) AND C(0));
                        Display(4) \leftarrow NOT(C(0) OR C(1) OR C(2));
                        Display(5) \le NOT(C(0) OR C(1) OR C(2));
19
                        Display(6) <= NOT(C(1) OR C(2));</pre>
21
                        END strukturalna;
22
       multiplekser.vhd:
        -- implementacja multipleksera 8 do 1 (wektor 3 bitowy)
       LIBRARY ieee;
       USE ieee.std_logic_1164.all;
3
```

```
PORT (
                    S, UO, U1, U2, U3, U4, U5, U6, U7: IN STD_LOGIC_VECTOR(2 DOWNTO 0);
                    M : OUT STD_LOGIC_VECTOR(2 DOWNTO 0)
9
   END mux3bit8to1;
10
11
   ARCHITECTURE strukturalna OF mux3bit8to1 IS
12
            BEGIN
13
             -- . . do uzupełnienia opis struktury za pomocą równań boolowskich
14
              → specyfikowanych zgodnie z zasadami języka VHDL
            PROCESS(S, U0, U1, U2, U3, U4, U5, U6, U7)
15
             BEGIN
16
                  CASE S IS
17
                        WHEN "000" => M <= UO;
                         WHEN "001" => M <= U1;
19
                         WHEN "011" => M <= U2;
20
                         WHEN "010" => M <= U3;
21
                         WHEN "110" => M <= U4;
22
                         WHEN "111" => M <= U5;
                         WHEN "101" => M <= U6;
24
                         WHEN "100" => M <= U7;
25
              END CASE;
26
        END PROCESS;
27
   END strukturalna;
28
```

Indeks komentarzy

przebiegu?

4.1

Przebiegi symulacji czasowej dla układu z opisem zawartości i uzasadnieniem poprawności prezentowanego