• به نام خدا •



دانشگاه صنعتی امیر گبیر (پلی تکنیک تهران)



دانشکده مهندسی برق دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)

گزارشکار پروژه RISC_V


سیداحمد حسینی میانگله

4..74.74

دكتر شعباني

فهرست

3	مقدمه (Introduction)
4	شرح اجزای پیادهسازی (Module Description)
4	شمارنده برنامه (Program Counter)
5	حافظه دستور العمل (Instruction Memory)
8	واحد تولید مقدار فوری (Immediate Generator)
10	واحد حساب و منطق (ALU)
12	حافظه داده (Data Memory)
15	فایل رجیستر (Register File)
17	واحد كنترل (Control Unit)
21	اتصال اجزای معماری (System Integration / Data Path)
21	شرح نحوه ارتباط ماژولها در TopCPU
26	تست و شبیه سازی (Simulation & Test)



شکل 1: طراحی انجام شده در این پروژه

مقدمه (Introduction)

در معماریهای مدرن رایانه، طراحی و پیادهسازی قسمتهای مختلف یک پردازنده نقش بسیار مهمی در عماریهای مدرن رایانه، طراحی و پیادهسازی قسمتهای مختلف یک پردازنده تک سیکل عملکرد و قابلیت توسعه آن ایفا می کند. به عنوان اولین گام در پروژه پیادهسازی یک پردازنده تک سیکل Register File ،(ALU)، اجزای اصلی این معماری شامل واحد محاسبه و منطق (Register File ،(ALU)، واحد کنترل شمارنده برنامه (Program Counter)، واحد کنترل (Control Unit) و حافظه دستورالعمل (Instruction Memory) و ، به صورت مجزا طراحی و پیادهسازی شدهاند.

هر یک از این کامپوننتها وظیفه خاصی را بر عهده دارند که اجرای درست و هماهنگ آنها، بسترساز عملکرد صحیح کل پردازنده خواهد بود. ALU عملیات اصلی محاسباتی و منطقی را انجام میدهد و با دریافت دو ورودی ۳۲ بیتی و انتخاب عملکرد مورد نیاز بر اساس سیگنال ALU_Sel، نتیجه عملیاتهایی مانند جمع، تفریق، AND و OR را ارائه می کند. رجیستر فایل به عنوان بانک ثباتهای پردازنده، امکان ذخیره و بازیابی سریع دادهها را با پشتیبانی از ۳۲ ثبات ۳۲ بیتی فراهم می آورد. حافظه دستورالعمل نیز محلی برای نگهداری و بازیابی دستورهای اجرایی در هر سیکل است که با ساختار Byte Addressed پیادهسازی شده و در پروژه حاضر تا ۱۶ دستور ذخیره می نماید.

شمارنده برنامه (Program Counter) جهت مدیریت توالی دستورهای اجرایی به کار میرود و تطبیق کامل با نیاز آدرسدهی شش بیتی پردازنده دارد. Immediate Generator نیز امکان گسترش و تبدیل فوریههای کوچکتر به سیگنالهای ۳۲ بیتی را برای انواع دستوراتی که نیازمند مقدار فوری هستند، فراهم میسازد. واحد کنترل یا Control Unit در این ساختار وظیفه کدگشایی دستورالعمل و تولید سیگنالهای کنترلی لازم جهت هدایت صحیح دادهها در مسیر داده پردازنده را برعهده دارد، به گونهای که تمام عملیات R-type مانند ORI ، OR ، AND و SUB و همچنین دستورهای مهم ORI مانند.

در ادامه، ساختار، ویژگیها و شیوه پیادهسازی هر یک از این ماژولهای کلیدی به صورت کامل و همراه با کد VHDL ارائه می گردد تا مراحل تحقق سختافزاری هر بخش از پردازنده به شکل شفاف و مستند قابل بررسی باشد.

شرح اجزای پیادهسازی (Module Description)

شمارنده برنامه (Program Counter)

شمارنده برنامه (Program Counter یا به اختصار PC) یکی از اجزای اصلی در معماری پردازنده است که وظیفه نگهداری آدرس دستور فعلی را بر عهده دارد و با هر سیکل کلاک به آدرس دستور بعدی بهروزرسانی میشود. در معماری RISC-V تکچرخه، اندازه آدرس PC در این پروژه ۶ بیت (تا ۶۴ خانه دستورالعمل) در نظر گرفته شده است.

ورودیها شامل سیگنال کلاک (Clk)، سیگنال Reset (ریست غیرهمزمان و فعال با '۱') و مقدار ورودی بعدی PC_in) PC میباشد.

هنگامی که لبه بالارونده کلاک رخ میدهد:


اگر سیگنال Reset فعال باشد، مقدار PC به صفر (آدرس شروع برنامه) بازمی گردد.

در غیر این صورت، مقدار جدید ورودی (PC_in) در رجیستر داخلی ذخیره میشود.

مقدار فعلی PC از طریق پورت خروجی (PC_out) در اختیار سایر بخشهای پردازنده (مانند (Instruction Memory) قرار می گیرد.

```
×
C:/Users/hosse/Dropbox/PC/Desktop/RISC_V/section_3/3/project_6/project_6.srcs/sources_1/new/ProgramCounter.vhd
Q 🛗 ← → 🐰 🛅 🖿 🗙 // 🖩 🗘
    use IEEE.STD_LOGIC_1164.ALL;
    use IEEE.NUMERIC_STD.ALL;
     -- Entity declaration for Program Counter (PC)
 6 🖨 entity ProgramCounter is
        Port (
             Clk
                   : in std_logic;
                                                         -- Clock signal
             Reset : in std_logic;
                                                          -- Asynchronous reset signal (active high)
             PC_in : in std_logic_vector(5 downto 0); -- Input: Next PC value
             PC_out : out std_logic_vector(5 downto 0)
                                                        -- Output: Current PC value
12
13 end ProgramCounter;
15 \ominus architecture Behavioral of ProgramCounter is
         signal pc_reg : std logic vector(5 downto 0) := (others => '0'); -- Internal register to store PC
         -- Main process: updates PC on each clock rising edge
19 🖨
         process (Clk)
20
21 🖨
             if {\tt rising\_edge(Clk)} then
22 🖯
                if Reset='1' then
                    pc_reg <= (others => '0');
                                                    -- On reset, set PC to zero
                    pc_reg <= PC_in;
                                                    -- Otherwise, update PC with input value
             end if:
         end process;
29
         PC_out <= pc_reg; -- Assign internal PC register to output port
30 A end Behavioral:
```

آدرس شمارنده درون رجیستر 6 بیتی (pc_reg) نگهداری می شود و خروجی PC همیشه مقدار آخرین رجیستر است. این طراحی ساده، علاوه بر اجرای دستورات پیوسته، امکان بازگشت به ابتدای برنامه در زمان راهاندازی یا ریست را فراهم میکند. به دلیل یک سیکل بودن معماری، به محض ارائه مقدار جدید به ورودی، مقدار خروجی نیز به روزرسانی می شود و حافظه دستور می تواند دستور جدید را فراخوانی کند.



حافظه دستور العمل (Instruction Memory)

ماژول "Instruction Memory" وظیفه ذخیره و تحویل دستورالعملهای برنامه را بر عهده دارد و یکی از اجزاء کلیدی پردازنده تکچرخه RISC-V محسوب می شود. این ماژول به صورت یک حافظه فقطخواندنی (ROM) ۶۴ بایتی پیاده سازی شده که هر خانه، یک بایت (۸ بیت) را نگه می دارد. هر دستور ۳۲ بیتی (۴ بایت) از چهار خانه متوالی خوانده می شود. آدرس دهی این حافظه بر اساس بایت انجام می شود، بنابراین PC و ورودی آدرس ۶ بیتی است.

ورودی:

Addr : آدرس بایت (۶ بیت)، محل خواندن دستور فعلی.

خروجی:

InstOut : داده ۳۲ بیتی (دستور کامل).

در هر سیکل، چهار بایت متوالی از آرایه حافظه خوانده شده و با هم ترکیب می شوند تا یک دستور کامل V بیتی تولید شود . هر چهار بایت به صورت V **Little Endian** کنار هم چیده می شوند (ابتدا کم ارزش ترین بایت، سپس سایر بایتها از آدرس بعدی). ترکیب این چهار بایت، دستور معادل با استاندارد ماشین V را تولید می کند. در نسخه فعلی پروژه، دستورات زیر به صورت hard-code در حافظه قرار گرفته اند

(برای تست):

```
C:/Users/hosse/Dropbox/PC/Desktop/RISC\_V/section\_3/3/project\_6/project\_6.srcs/sources\_1/new/InstructionMemory.vhd
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           Ф
   library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
     3 use IEEE.NUMERIC_STD.ALL;
   5 entity InstructionMemory is
                                 Port (
Addr : in STD_LOGIC_VECTOR (5 downto 0); -- Byte Address
InstOut: out STD_LOGIC_VECTOR (31 downto 0)
10 c end InstructionMemory;
 12 architecture Behavioral of InstructionMemory is
                                          -- Define memory array: 64 bytes of 8-bit width (byte-addressable)
14
15
                                      type mem_array is array (0 to 63) of STD_LOGIC_VECTOR(7 downto 0);
16 | 17 | -- 18 | -- 19 | -- 20 | -- 21 | -- 22 | -- 23 | -- 23 | -- 23 | -- 23 | -- 24 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 25 | -- 2
                                       signal imem : mem_array := (
-- addi x1, x0, 5 : 0x00500093
0 => x"93", 1 => x"00", 2 => x"50", 3 => x"00",
                                                 -- addi x2, x0, 10 : 0x00A00113
4 => X"13", 5 => X"01", 6 => X"A0", 7 => X"00",
                                                    -- addi x3, x0, 7
                                                                                                                                              : 0x00700193
                                                  8 => X"33", 9 => X"01", 10 => X"70", 11 => X"00",

-- add x4, x1, x2 : 0x00208233

12 => X"33", 13 => X"82", 14 => X"20", 15 => X"00",
23
24
25
                                                  -- addi x0, x0, 0 (NoP): 0x00000013


16 => X*15**, 17 => X*00**, 18 => X*00**, 19 => X*00**, -- add x5, x4, x3 : 0x003202B3

20 => X*B3**, 21 => X*02**, 22 => X*32**, 23 => X*00**, others => (others => '0')
26
27
28
29
30
31
```

```
C:/Users/hosse/Dropbox/PC/Desktop/RISC_V/section_3/3/project_6/project_6.srcs/sources_1/new/InstructionMemory.vhd
Ф
32
33
34
35
           signal imem : mem array := (
                 - addi x1, x0, 12
                                    : 0x00C00093
              0 => X"93", 1 => X"00", 2 => X"C0", 3 => X"00",
                -- addi x2, x0, 10 : 0x00A00113
              4 => X"13", 5 => X"01", 6 => X"A0", 7 => X"00",
40
               -- and x3, x1, x2 : 0x0020F1B3 <-- ** ????? ??**
               8 => X"B3", 9 => X"F1", 10 => X"20", 11 => X"00",
41
42
               -- or x4, x1, x2 : 0x0020E233 <-- **????? ??**
               12 => X"33", 13 => X"E2", 14 => X"20", 15 => X"00",
43
44
               others => (others => '0')
45
49
           signal imem : mem_array := (
50
                -- addi x1, x0, 20
51
               0 => X"93", 1 => X"00", 2 => X"40", 3 => X"01",
52
               -- addi x2, x1, -5
             4 => X"13", 5 => X"81", 6 => X"B0", 7 => X"FF",
53
                -- andi x3, x1, 0x0F
               8 => X"93", 9 => X"F1", 10 => X"F0", 11 => X"00",
                 - ori x4, x2, 0x01
               12 => X"13", 13 => X"62", 14 => X"11", 15 => X"00",
58
               others => (others => '0')
59 🖨 --
60
61
C:/Users/hosse/Dropbox/PC/Desktop/RISC\_V/section\_3/3/project\_6/project\_6.srcs/sources\_1/new/InstructionMemory.vhd
Q 🕍 🛧 🥕 🐰 🖺 🖍 🖊 🖩 🗘
54 --
                -- andi x3, x1, 0x0F
55 --
56 --
57 --
58 --
               8 => X"93", 9 => X"F1", 10 => X"F0", 11 => X"00",
                -- ori x4, x2, 0x01
               12 => X"13", 13 => X"62", 14 => X"11", 15 => X"00",
               others => (others => '0')
59 🖒 --
60
61
63
           signal imem : mem_array := (
                                   : 0x00800093
            -- addi x1, x0, 8
65
           0 \Rightarrow x"93", 1 \Rightarrow x"00", 2 \Rightarrow x"80", 3 \Rightarrow x"00",
66
            -- addi x2, x0, 42
                                   : 0x02A00113
67
           4 \Rightarrow x"13", 5 \Rightarrow x"01", 6 \Rightarrow x"A0", 7 \Rightarrow x"02",
68
                   x2. 0(x1)
                                   : 0x0020A023
69
           8 \Rightarrow x"23", 9 \Rightarrow x"A0", 10 \Rightarrow x"20", 11 \Rightarrow x"00",
70
              - addi x1, x1, -3
                                    : 0xFFD08093
71
           12 => x"93", 13 => x"80", 14 => x"D0", 15 => x"FF",
73
           16 => x"83", 17 => x"A1", 18 => x"30", 19 => x"00",
74
           others \Rightarrow (others \Rightarrow '0')
75
76
77
78
          -- Output instruction by combining 4 bytes (little-endian order)
79
         InstOut <= imem(to integer(unsigned(Addr)+3)) & -- Most significant byte</pre>
                     imem(to_integer(unsigned(Addr)+2)) &
81
                     imem(to_integer(unsigned(Addr)+1)) &
                     imem(to_integer(unsigned(Addr)));
83 🖨 end Behavioral;
```

بایتهای حافظه در آرایه ۶۴ بایتی تعریف شدهاند و مقادیر اولیه آنها برای شبیهسازی بارگذاری شده است. روش آدرسدهی کاملاً byte-oriented است؛ هر دستور از آدرس PC، چهار بایت پیوسته را ترکیب

RISC-بودن -endian جهار بایت، الزامات RISC-V مطابقت داشته باشد. چیدمان چهار بایت، الزامات RISC-بودن -endian می کند تا با استاندارد V را رعایت می کند (ابتدا کم ارزش ترین بایت). به سادگی می توان این آرایه را برای تست سناریوهای مختلف یا دستورالعملهای متنوع توسعه داد. مقادیر باقی مانده در حافظه صفر گذاری شده اند تا از اجرای دستور نامعتبر جلوگیری شود.



واحد توليد مقدار فورى (Immediate Generator)

واحد Immediate Generator مسئول استخراج و گسترش علامتدار (Sign-Extension) مقادیر فوری (Immediate) از دستورالعملهای از دستورالعملهای از دستورالعملهای از Sw ،lw ،addi است. این مقدار فوری برای بسیاری از دستورالعملهای فرمت S و غیره دستورالعملهای فرمت S و کاربرد دارد و در اجرای درست عملیاتهایی مانند S و غیره حیاتی است.

وروديها:

Instr : داده ۳۲ بیتی دستور RISC-V (شامل کل فیلدهای دستور).

ImmSel : سیگنال یکبیتی برای تعیین نوع فوری («۰»: S-Type ،I-Type :«۱»).

خروجي:

Imm : مقدار فوری ۳۲ بیتی (با Sign-Extension صحیح از بخش مربوط دستور). در حالت ImmSel='0 (ImmSel='0):

مقدار فوری ۱۲ بیت از بیتهای [۳۱:۲۰] استخراج می شود.

اگر بیت ۳۱ (بیت علامت) ''' باشد، بالاترین ۲۰ بیت صفر می شوند (Zero Extension). اگر بیت ۳۱ برابر '۱' باشد، بالاترین ۲۰ بیت با '۱' پر می شوند (Sign Extension).


در حالت S-Type (1'|ImmSel'):

مقدار فوری از کنار هم گذاشتن بیتهای [۲۱:۲۵] و [۲۱:۲۱] ساخته می شود (ترتیب: Instr(11 downto 7) & (Instr(31 downto 25)).

مشابه بالا، گسترش علامت مطابق بیت ۳۱ انجام می شود.

```
C:/Users/hosse/Dropbox/PC/Desktop/RISC_V/section_3/3/project_6/project_6.srcs/sources_1/new/ImmediateGenerator.vhd
Q 🔛 🐟 🥕 🐰 🖺 🖍 🖊 🎹 🤉
     use IEEE.STD_LOGIC_1164.ALL;
     -- Entity declaration for Immediate Generator
 \mathbf{5} \stackrel{.}{\ominus} \mathbf{entity} \ \mathbf{ImmediateGenerator} \ \mathbf{is}
         Port (
                    : in std_logic_vector(31 downto 0); -- Input: 32-bit instruction word
                                                               -- Immediate type selector ('0': I-type, '1': S-type)
                     : out std_logic_vector(31 downto 0)
                                                             -- Output: 32-bit sign-extended immediate
11 c end ImmediateGenerator;
12
13 architecture Behavioral of ImmediateGenerator is
14 begin
         process(Instr, ImmSel)
             if ImmSel='0' then -- I-type immediate format: bits [31:20], sign-extended
18 ⊖
                  if Instr(31)='0' then
19
                     Imm <= X"00000" & Instr(31 downto 20); -- Positive: zero extend upper bits
20
21
                     Imm <= X"FFFFF" & Instr(31 downto 20); -- Negative; one (sign) extend
                 end if;
23
             else -- S-type immediate format: bits [31:25] & [11:7], sign-extended
24 🖯
                      Imm <= X"00000" & Instr(31 downto 25) & Instr(11 downto 7);</pre>
26
                     Imm <= X"FFFFF" & Instr(31 downto 25) & Instr(11 downto 7);</pre>
28 🖨
                  end if;
29 🖨
             end if;
         end process;
```

استخراج صحیح فیلد فوری در فرمتهای ۱/۵، کاملاً مطابق استاندارد RISC-V انجام می شود. برای تطابق با فرمت ۳۲ بیتی، همیشه ۲۰ بیت بالایی (بسته به علامت) با صفر یا یک پر می شوند. ساختار شرطی ساده و خوانا، پیاده سازی را قابل گسترش برای فرمتهای دیگر نیز کرده است. امکان دریافت همزمان هر نوع دستور ا و S بدون نیاز به ما ژول جداگانه.



واحد حساب و منطق (ALU)

واحد (Arithmetic Logic Unit) بخش اصلی پردازنده برای انجام عملیاتهای حسابی (جمع، تفریق) و منطقی (OR ،AND) است. این بخش با دریافت دو ورودی ۳۲ بیتی و یک سیگنال انتخاب، نتیجه عملیات را در خروجی ۳۲ بیتی تولید می کند.

ورودىھا:

A: اپراند اول، ۳۲ بیت

B: اپراند دوم، ۳۲ بیت

ALUSel: سیگنال انتخاب عملیات ۲ بیتی

"۰۰": جمع (ADD)

"۱۰": تفريق (SUB)

"۱۰": AND (عملیات منطقی)

"۱۱": OR (عمليات منطقي)

خروجی:

Result: خروجی ۳۲ بیتی نتیجه عملیات


با توجه به مقدار ALUSel، عملیات مورد نظر روی ورودیهای A و B انجام میشود: جمع (ADD): تبدیل ورودیها به نوع تبدیل ورودیها به نوع signed و جمع آنها با یکدیگر , تفریق (SUB): تبدیل ورودیها به نوع signed و تفریق

,AND (عملیات منطقی): هر بیت از دو ورودی با هم AND میشود

OR(عملیات منطقی): هر بیت از دو ورودی با هم OR میشود ,خروجی ماژول دقیقاً مطابق با نتیجه عملیات انتخابی (با پهنای باند کامل ۳۲ بیت) تولید میشود.

```
C:/Users/hosse/Dropbox/PC/Desktop/RISC V/section 3/3/project 6/project 6.srcs/sources 1/new/ALU.vhd
Q 📓 🛧 🥕 Χ 🖺 🛍 🗙 // 🖩 🗘
 1 library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
    use IEEE.NUMERIC STD.ALL;
     -- Entity declaration for Arithmetic Logic Unit (ALU)
                    : in std_logic_vector(31 downto 0);
                                                               -- First 32-bit operand
             В
                   : in std_logic_vector(31 downto 0);
                                                              -- Second 32-bit operand
             ALUSel : in std_logic_vector(1 downto 0);
                                                               -- ALU operation selector
                 '00": ADD,
             Result : out std logic vector(31 downto 0)
                                                                -- 32-bit result output
15
16 architecture Behavioral of ALU is
17 | begin
18 🖯
        process (A, B, ALUSel)
         begin
             case ALUSel is
                 when "00" =>
                     Result <= std_logic_vector(signed(A) + signed(B)); -- ADD operation</pre>
23 🖯
                 when "01" =>
24 🖨
                   Result <= std_logic_vector(signed(A) - signed(B)); -- SUBTRACT operation
25 🖨
                 when "10" =>
                    Result <= A and B;
                                                                         -- AND operation (bitwise)
                 when others =>
                     Result <= A or B;
                                                                         -- OR operation (bitwise)
29 🖨
             end case;
30 🖨
         end process;
31 end Behavioral;
```

تبدیل سیگنالهای ورودی از std_logic_vector به نوع signed برای جمع و تفریق مطابق استاندارد std_logic_vector برای پردازش اعداد منفی.عملیات منطقی معمولا بر روی بیتهای VHDL انجام میشود و نیازی به تبدیل نوع دادهای ندارد. انتخاب عملیات توسط یک سیگنال ۲ بیتی ساده انجام میشود که قابلیت توسعه عملیاتهای بیشتر نیز وجود دارد. در صورتی که مقدار ALUSel خارج از مقادیر تعریفشده باشد، عملیات OR اجرا میشود (پیشفرض when others).



حافظه داده (Data Memory)

ماژول **Data Memory** وظیفه نگهداری و دسترسی به دادههای بارگذاری و ذخیره شده توسط پردازنده (Load/Store) را دارد. این واحد به صورت byte-addressable پیادهسازی شده و قابلیت خواندن/نوشتن داده ۳۲ بیتی (۴ بایت) را داراست.

ورودىها:

Clk : سیگنال کلاک

MemRW : سیگنال کنترل خواندن/نوشتن حافظه (۱ برای write, ۰ برای

Addr : آدرس ۶ بیتی (برای انتخاب محل داده در حافظه: ۰ تا ۶۳، ولی برای word باید ۰ تا ۱۲۴ در نظر گرفت)

DataW : دادهی ۳۲ بیتی (ورودی برای عملیات ذخیره / Store)

خروجیها:

DataR : دادهی ۳۲ بیتی خواند شده از حافظه (خروجی برای عملیات بارگذاری / Load

حافظه:

از نوع آرایه ۱۲۸ بایتی (dmem_type)، هر خانه ۸ بیت (byte-addressable)

نوشتن داده:

در لبه بالارونده کلاک (if rising_edge(Clk))، اگر 1'=MemRW و آدرس معتبر باشد، ۴ بایت متوالی از سیگنال ورودی DataW به ترتیب در خانههای Addr تا 4 +3 نوشته می شود.

توجه: داده به صورت Big Endian (بایت پرارزشتر در اندیس بیشتر) ذخیره می شود.

خواندن داده:


داده خوانده شده همیشه فعال است. حاصل ترکیب ۴ خانه متوالی حافظه (از آدرس Addr تا Addr+3) و ارسال آن به خروجی.

داده بر اساس ترتیب بایتها به صورت [Byte3][Byte1][Byte0] به خروجی متصل می شود.

```
C:/Users/hosse/Dropbox/PC/Desktop/RISC_V/section_3/3/project_6/project_6.srcs/sources_1/new/DataMemory.vhd
                                                                                                                                       ф
use IEEE.STD_LOGIC_1164.ALL;
     use IEEE.NUMERIC_STD.ALL;
     -- Entity declaration for Data Memory
 6 \stackrel{\cdot}{\ominus} entity DataMemory is
         Port (
                     : in std_logic;
                                                              -- Clock signal
                                                              -- Memory Read/Write control ('1': write, '0': read)
              Addr : in std_logic_vector(5 downto 0); -- Memory address input (6 bits)
              DataW : in std_logic_vector(31 downto 0); -- Data input for store (SW)
DataR : out std_logic_vector(31 downto 0) -- Data output for load (LW)
13
14 \(\hat{\text{\text{-}}}\) end DataMemory;
16 architecture Behavioral of DataMemory is
           - Define an array for 128 bytes of data memory (byte-addressable)
         type dmem_type is array (0 to 127) of std_logic_vector(7 downto 0);
         signal dmem : dmem_type := (others => (others => '0'));
                                                                       -- Initialize all bytes to zero
20
21
          -- Internal integer address for indexing (byte level)
22
         signal addr_int : integer range 0 to 124;
   begin
         addr_int <= to_integer(unsigned(Addr)); -- Convert input address to integer</pre>
28 🖨
             if rising_edge(Clk) then
                  if MemRW='1' then
                      if addr_int <= 124 then
30 ⊝
                          dmem(addr_int+0) <= DataW(7 downto 0);
                                                                         -- Store byte 0 (LSB)
```

```
-- Store byte 1
-- Store byte 2
                          dmem(addr_int+1) <= DataW(15 downto 8);</pre>
33 ¦
                          dmem(addr_int+2) <= DataW(23 downto 16);</pre>
34
                          dmem(addr_int+3) <= DataW(31 downto 24); -- Store byte 3 (MSB)</pre>
35 ⊝
                      end if;
                  end if:
36 🖨
37 🖨
             end if;
38 ⊖
         end process;
39
          -- Data read: Concatenate 4 consecutive bytes (Big-Endian order) into 32-bit word
         DataR <= dmem(addr_int + 3) & dmem(addr_int + 2) & dmem(addr_int + 1) & dmem(addr_int + 0);
```

حافظه داده به صورت ۱۲۸ بایت پیاده شده و به کمک تبدیل آدرس ۶ بیتی به عدد صحیح برای دسترسی داخلی استفاده می کند. امکان نوشتن/خواندن ۳۲ بیت با ترتیب صحیح بایتها فراهم شده است. این ساختار همخوان با دستورات (load word) است. همیشه عملیات خواندن فعال است و نیازی به سیگنال خاص جهت خواندن نیست؛ تنها برای نوشتن، فعال سازی لازم است. در صورت ارجاع به آدرسی خارج از بازه معتبر، عملیات نوشتن صورت نمی گیرد.



فایل رجیستر (Register File)

ماژول Register File حافظه ای سریع و کوچک متشکل از ۳۲ رجیستر ۳۲ بیتی است که نقش حیاتی در ذخیره دادههای موقت، مقادیر میانجی، و مسیرهای کنترلی پردازنده دارد. این واحد دسترسی همزمان به دو رجیستر برای خواندن و یک رجیستر برای نوشتن را فراهم می کند.

ورودي /خروجيها:

ورودىها:

Clk : سیگنال کلاک برای سنکرون کردن عملیات نوشتن

Reset : سيگنال ريست فعال بالا (پاکسازي تمامي رجيسترها)

AddrA : آدرس رجيستر خواندني A (۵ بيت)

AddrB : آدرس رجيستر خواندني B (۵ بيت)

AddrD : آدرس رجیستر نوشتنی D (۵ بیت)

DataD : دادهی ۳۲ بیتی برای نوشتن

RegWEn : سیگنال فعالساز نوشتن (نوشتن تنها زمانی انجام می شود که این سیگنال فعال و آدرس هدف غیر x0 باشد)

خروجيها:

DataA : داده خواندهشده از رجیستر

B داده خوانده شده از رجیستر: DataB

x1_out تا x5_out : خروجی مستقیم رجیسترهای x1 تا x5 (قابل استفاده جهت مشاهده و دیباگ در شبیهسازی)

نوشتن: در هر لبه بالارونده کلاک، اگر Reset فعال باشد، تمامی رجیسترها صفر می شوند. در غیر این صورت، اگر سیگنال RegWEn فعال و آدرس مقصد غیر از x0 باشد، داده جدید در رجیستر مقصد نوشته می شود (مطابق قانون RISC-V که x0 همیشه صفر می ماند و غیرقابل تغییر است).


خواندن: دادههای خواندهشده از آدرسهای AddrA و AddrB، همیشه از همان لحظه بر روی خروجیها (DataB و DataA) قابل مشاهدهاند.

خروجی برای دیباگ: مقادیر فعلی رجیسترهای x1 تا x5 همواره به خروجیهای اختصاصی هدایت میشوند برای بررسی وضعیت رجیسترها در شبیه سازی یا دیباگ.

```
C:/Users/hosse/Dropbox/PC/Desktop/RISC_V/section_3/3/project_6/project_6.srcs/sources_1/new/RegisterFile.vhd
 library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
     use IEEE.NUMERIC STD.ALL;
       Entity declaration for Register File (32 x 32-bit registers)
 6 \ominus entity RegisterFile is
         Port (
            Clk
                     : in std logic;
                                                         -- Clock signal
             Reset
                    : in std logic;
                                                         -- Reset (active high)
                    : in std_logic_vector(4 downto 0); -- Read address for output A
             AddrA
             AddrB
                    : in std logic vector(4 downto 0); -- Read address for output B
                     : in std_logic_vector(4 downto 0); -- Write address
                    : in std_logic_vector(31 downto 0); -- Data to write
             RegWEn : in std_logic;
                                                          -- Register write enable
                     : out std_logic_vector(31 downto 0); -- Read data from Reg[AddrA]
             DataB
                    : out std_logic_vector(31 downto 0); -- Read data from Reg[AddrB]
             x1_out : out std_logic_vector(31 downto 0); -- Direct output: Reg[1]
             x2_out : out std_logic_vector(31 downto 0); -- Direct output: Req[2]
             x3_out : out std_logic_vector(31 downto 0); -- Direct output: Reg[3]
19
             x4_out : out std logic vector(31 downto 0); -- Direct output: Reg[4]
             x5_out : out std_logic_vector(31 downto 0) -- Direct output: Reg[5]
23 end RegisterFile;
25 parchitecture Behavioral of RegisterFile is
26
           - Array of 32 registers, 32 bits each, initialized to zero
         type reg array is array (0 to 31) of std logic vector(31 downto 0);
         signal regs : reg_array := (others => (others => '0'));
29 begin
30 ⊜
        process (Clk)
31
     if mining adma/Clk) than
29 | begin
        process (Clk)
            if rising_edge(Clk) then
33 ⊖
                     regs <= (others => (others => '0'));
                                                                   -- Clear all registers on reset
                 elsif RegWEn = '1' and AddrD /= "00000" then
36
                     regs(to_integer(unsigned(AddrD))) <= DataD; -- Write to register AddrD if enabled (except x0)
37 🖒
                 end if;
38 🖨
             end if:
39 🖒
        end process;
40
         -- Read data from register AddrA and AddrB
42
        DataA <= regs(to_integer(unsigned(AddrA)));</pre>
43
        DataB <= regs(to_integer(unsigned(AddrB)));</pre>
45
         -- Direct outputs for registers x1 to x5 (for debug/monitoring)
46
        x1_out <= regs(1);</pre>
47
        x2_out <= regs(2);
         x3_out <= regs(3);
48
49
         x4 out <= regs(4);
         x5 out <= regs(5);
50
51 A end Behavioral:
```

رجیستر شماره صفر (x0) طبق استاندارد RISC-V غیرقابل نوشتن و همواره مقدار صفر دارد. پیادهسازی رجیسترها به صورت آرایهای با مقدار اولیه صفر. قابلیت ریست پذیری کامل. هر دو پورت خواندنی کاملاً

مستقل و موازی هستند. پنج خروجی مجزا برای رجیسترهای ۱ تا ۵ به منظور تحلیل نتایج برنامه و تست عملکرد در محیط شبیه سازی.



واحد كنترل (Control Unit)

واحد کنترل (Control Unit) یکی از اجزای کلیدی پردازنده تکچرخه است و وظیفه آن رمزگشایی (Decode) دستورالعمل دریافتی و تولید سیگنالهای کنترلی مناسب جهت هدایت جریان داده و عملیات اجرایی در سایر اجزای پردازنده است. این واحد با بررسی باینری دستور و

فیلدهای اپکد (opcode)، فانکشن ۳ (funct3) و فانکشن ۷ (funct7)، نوع عملیات (حسابی، منطقی، load, store) را تشخیص داده و سیگنالهای لازم را ست می کند.

ورودی و خروجیها:

ورودی:

Instr : دستورالعمل ۳۲ بیتی کد ماشین V-RISC

خروجی:

ALUSel : انتخاب نوع عملیات در ALU (۲ بیت: ۲۰-جمع، ۲۱-تفریق، ۱۰-تفریق، AND-۱۰) OR۱۱)

BSel : انتخاب ورودی دوم ALU (۰=مقدار رجیستر، ۱=مقدار Immediate)

RegWEn : فعالساز نوشتن در فایل رجیستر (۱=فعال)

MemRW : فعالساز نوشتن حافظه داده (١=ذخيرهسازي / SW)

WBSel : انتخاب مقدار برگشتی به فایل رجیستر (۰-خروجی ALU -خروجی Wemory)

ImmSel : انتخاب نوع Immediate • انتخاب نوع

با استخراج فیلدهای کلیدی (funct3 opcode) و funct7) از دستور، نوع کلی و جزئی عملکرد دستورالعمل تعیین میشود. سیگنالهای خروجی پیشفرض به حالت خنثی (NOP) مقداردهی اولیه میشوند و سپس مطابق نوع دستور به صورت هدفمند مقداردهی میشوند:

دستورهای R-type (مانند add, sub, and, or):

رجیستر مقصد فعال، ورودی دوم ALU از رجیستر، و عملگر ALU بر اساس funct3 و funct7 تنظیم می شود.

دستورهای I-type (مانند addi, andi, ori):

رجیستر مقصد فعال، ورودی دوم ALU از immediate، نوع عملیات ALU و نوع ALU انتخاب می شود.

بارگذاری کلمه (LW):

رجیستر مقصد فعال، آدرس از جمع رجیستر و Immediate، مقدار برگشتی از حجم حافظه داده انتخاب می شود.

ذخیرهسازی کلمه (SW):


فقط نوشتن حافظه داده فعال، ساير سيگنالها مقدار مناسب مي گيرند.

هر دستور تنها به یک مسیر و ماژول اصلی اشاره دارد و سیگنالهای غیر نیازمند در همان سیکل غیرفعال هستند.


```
C:/Users/hosse/Dropbox/PC/Desktop/RISC_V/section_3/3/project_6/project_6.srcs/sources_1/new/ControlUnit.vhd
library IEEE;
2 use IEEE.STD_LOGIC_1164.ALL;
     -- Entity declaration: Control Unit for instruction decoding
5 entity ControlUnit is
                       : in std_logic_vector(31 downto 0); -- Input: 32-bit instruction
              ALUSel : out std_logic_vector(1 downto 0); -- ALU operation select
              BSel
                      : out std_logic;
                                                                 -- ALU B input select (0: RegB, 1: immediate)
                                                                 -- Register write enable (1: write)
              RegWEn : out std logic;
              MemRW : out std_logic;
WBSel : out std_logic;
                                                                 -- Data memory write enable (1: SW)
11
                                                                -- Write-back select (1: DataMem, 0: ALU)
13
                                                                 -- Immediate type select (0: I-type, 1: S-type)
              ImmSel : out std logic
17 🖯 architecture Behavioral of ControlUnit is
18
            - Internal signals for instruction decoding fields
          signal opcode : std_logic_vector(6 downto 0); -- Instruction[6:0]: opcode field
signal funct3 : std_logic_vector(2 downto 0); -- Instruction[14:12]: funct3 field
signal funct7 : std_logic_vector(6 downto 0); -- Instruction[31:25]: funct7 field
19
20
21
22
   begin
           -- Assign opcode, funct3, and funct7 for easier decoding
          opcode <= Instr(6 downto 0);
25
          funct3 <= Instr(14 downto 12);</pre>
26
          funct7 <= Instr(31 downto 25);</pre>
27
28 🖯
          process(opcode, funct3, funct7)
29
          begin
30
                - Default values for control signals (NOP)
              ALUSel <= "00";
```

```
- Default values for control signals (NOP)
            ALUSel <= "00";
            BSel <= '0';
33
            RegWEn <= '0';
            MemRW <= '0';
               R-type instruction (add, sub, and, or)
             if (opcode = "0110011") then
                 RegWEn <= '1';
                                     -- Enable register write
                 BSel <= '0';
                                     -- Use RegB for ALU input B
                case funct3 is
                                   -- ADD/SUB
42 😓
                    when "000" =>
43 🖨
                        if funct7="0000000" then
                            ALUSel <= "00"; -- ADD
                            ALUSel <= "01"; -- SUB
47 🖒
48 😓
                     when "111" =>
49 🖨
                        ALUSel <= "10";
50 ⊜
                     when "110" =>
51 🖒
                        ALUSel <= "11";
52
53 🖒
             -- I-type arithmetic (addi, andi, ori)
55
             elsif (opcode = "0010011") then
56
                RegWEn <= '1';
                                   -- Enable register write
57
                BSel <= '1';
                                    -- Use immediate for ALU input B
58 ⊖
                 case funct3 is
59 🗀
                     when "000" => -- ADDI
60 🖨
                        ALUSel <= "00";
                    whon #111# ->
                       ALUSel <= "00";
                    when "111" =>
62 🖨
                       ALUSel <= "10";
63 🖨
                    when "110" => -- ORI
                       ALUSel <= "11";
64 🖨
65
                    when others => null;
                end case;
66 🖨
                ImmSel <= '0';
                                    -- Select I-type immediate
             -- Load word (LW)
            elsif (opcode = "0000011") then
                RegWEn <= '1';
                                  -- Enable register write
                BSel <= '1';
                                    -- Use immediate for ALU input B (address offset)
                ALUSel <= "00";
                                   -- ALU add for address calculation
                MemRW <= '0';
                                    -- No memory write
                WBSel <= '1';
                                    -- Write-back from Data Memory
                ImmSel <= '0';
                                    -- I-type immediate format
               Store word (SW)
            elsif (opcode = "0100011") then
                RegWEn <= '0';
                                  -- No register write
79
                BSel <= '1';
                                    -- Use immediate for ALU input B (address offset)
                ALUSel <= "00";
80
                                    -- ALU add for address calculation
                MemRW <= '1';
81
                                   -- Memory write
                WBSel <= '0';
82
                                    -- (Unused for SW)
                ImmSel <= '1';
83
                                   -- S-type immediate format
            end if;
         end process;
86 end Behavioral;
```

شناسایی دستور با مقایسه دقیق فیلد فوقانی (opcode) و براساس نوع دستور، سیگنالهای جزئی (funct3/7) تحلیل میشوند. خروجی ALUSel دو بیتی، کانال عملیات ALU را با توجه به نوع هر عملکرد انتخاب می کند. تمامی سیگنالهای جانبی مانند WBSel و ImmSel نیز با دقت و بر اساس ماهیت دستور ست میشوند. طراحی کد انعطاف پذیر است و امکان افزودن دستور یا عملکرد (همچون ماهیت دستور ست میشوند. طراحی کد انعطاف پذیر است و امکان افزودن دستور یا عملکرد (همچون میباشد.



اتصال اجزای معماری (System Integration / Data Path)



شرح نحوه ارتباط ما ولها در TopCPU

در طراحی پردازنده RISC-V تکچرخه، ماژولهای اصلی RISC-V و RISC-V و RISC-V و Control و Immediate Generator ،Data Memory ،ALU ،Register File ،Memory ، ALU ،Register File ،Memory به مورت ساختاری در ماژول بالادستی TopCPU به یکدیگر متصل می شوند. هر چرخه کلاک، یک دستور به طور کامل از مرحله واکشی تا اجرا و بازگشت نتیجه به رجیسترها طی می کند. نحوه اتصال ماژولها و تبادل سیگنالها به شرح زیر است:

```
×
ö
 1 library IEEE;
     use IEEE.STD LOGIC 1164.ALL;
 2
    use IEEE.NUMERIC_STD.ALL;
       - Entity declaration for the top-level RISC-V CPU
 6 \ominus entity TopCPU is
        Port (
 8
            Clk
                   : in std_logic;
                                                              -- System clock input
             Reset : in std_logic;
                                                              -- Asynchronous reset input
             x1_out : out std_logic_vector(31 downto 0);
                                                              -- Debug output: register x1
10
             x2_out : out std_logic_vector(31 downto 0);
                                                              -- Debug output: register x2
12
             x3_out : out std_logic_vector(31 downto 0);
                                                              -- Debug output: register x3
13
             x4_out : out std_logic_vector(31 downto 0);
                                                              -- Debug output: register x4
14
             x5_out : out std_logic_vector(31 downto 0)
                                                              -- Debug output: register x5
15
16 end TopCPU;
17
18  architecture Structural of TopCPV is
19
         -- Internal signals for datapath and control
                                       : std_logic_vector(5 downto 0);
20
         signal PC_in, PC_out
                                                                              -- Program Counter input/output
21
         signal Instr
                                        : std_logic_vector(31 downto 0);
                                                                              -- Current fetched instruction
                                                                             -- Immediate value from the generator
         ______vector(31 downto 0);
--guar kegA, RegB : std_logic_vector(31 downto 0);
signal AddrA, AddrB, AddrD : std_logic_vector(31 downto 0);
         signal Imm
                                        : std_logic_vector(31 downto 0);
                                                                              -- Register file read ports
23
24
                                                                              -- Register addresses (rs1, rs2, rd)
25
         signal ALU_A, ALU_B, ALU_Result : std_logic_vector(31 downto 0);
                                                                              -- ALU operands, result
                                      : std_logic vector(1 downto 0);
                                                                              -- ALU operation selection
26
         signal ALUSel
27
                                                                              -- Control: B mux, reg write enable
         signal BSel, RegWEn
                                        : std logic;
28
                                                                              -- Control: mem write, wb select, imm type
         signal MemRW, WBSel, ImmSel
                                       : std logic;
                                        : std_logic_vector(31 downto 0);
29
         signal DataMemR
                                                                              -- Data read from memory
30
         signal WriteDataD
                                        : std_logic_vector(31 downto 0);
                                                                              -- Data to be written into the register fi.
31
     begin
     ۷ .....
32
         -- Extract register addresses from instruction (RISC-V standard encoding)
33
         AddrA <= Instr(19 downto 15);
                                                   -- rs1: source register 1
34
         AddrB <= Instr(24 downto 20);
                                                   -- rs2: source register 2
35
         AddrD <= Instr(11 downto 7);
                                                   -- rd: destination register
36
37
         -- Program Counter unit: Generates PC_out, updates by PC_in (PC+4 per cycle)
38 ⊝
         PC_Unit: entity work.ProgramCounter
39
            port map (
40
               Clk => Clk,
41
                 Reset => Reset,
42
                 PC_in => PC_in,
                                                    -- Next program counter value
43
                 PC_out => PC_out
                                                    -- Current program counter value
44 🖨
         PC_in <= std_logic_vector(unsigned(PC_out) + 4); -- Increment PC by 4 every cycle
47
48
         -- Instruction Memory unit: Fetches instruction at PC address
49 🖨
         IMEM_Unit: entity work.InstructionMemory
50
          port map (
51
                Addr
                        => PC_out,
                                                    -- PC address to fetch from
52
                 InstOut => Instr
                                                    -- Output: fetched instruction
53 🖨
            );
54
55
          -- Immediate Generator unit: Extracts/extends immediate based on instruction and control
56 ⊖
       ImmGen Unit : entity work.ImmediateGenerator
57
             port map (
               Instr => Instr,
58
                                                    -- Input: current instruction
59
                 ImmSel => ImmSel,
                                                    -- Immediate type selector (I/S)
                                                    -- Output: sign-extended immediate
60
                      => Imm
                 Imm
61 🖨
            );
```

```
66
67
         -- ALU unit: Executes operation based on control unit (ALUSel)
68 🖨
        ALU Unit: entity work.ALU
69
            port map (
70
                        => ALU A,
                                                  -- ALU operand A
               A
71
                В
                        => ALU B,
                                                   -- ALU operand B
72
                ALUSel => ALUSel,
                                                  -- ALU operation select
73
                Result => ALU Result
                                                   -- Output: ALU result
74 🖒
75
        -- Data Memory unit: For load/store instructions (address = ALU result [5:0])
76
77 🖯
        DataMem_Unit: entity work.DataMemory
78
           port map (
79
                Clk
                      => Clk,
80
                MemRW => MemRW,
                                                   -- Memory write enable (SW)
81
                Addr => ALU_Result(5 downto 0), -- Address for read/write (lower 6 bits)
                DataW => RegB,
                                                   -- Data to store (SW)
82
                DataR => DataMemR
83
                                                   -- Data loaded (LW)
84 🖨
            );
85
86
         -- Write back data selection: From DataMemory (LW) or ALU (normal operations)
87
        WriteDataD <= DataMemR when WBSel='1' else ALU_Result;</pre>
88
89
         -- Register File: Handles all register reads/writes
90 🖨
        RegFile Unit: entity work.RegisterFile
91
            port map (
                        => Clk,
92
              Clk
93
                Reset
                        => Reset.
94
                AddrA
                        => AddrA,
95
                AddrB
                        => AddrB,
                                                   -- rs2
96
                                                   -- rd
                AddrD
                        => AddrD,
```

```
90 🖨
         RegFile_Unit: entity work.RegisterFile
             port map (
 92
                Clk
                          => Clk,
 93
                 Reset
                         => Reset,
 94
                 AddrA
                         => AddrA,
                                                     -- rs1
                                                    -- rs2
 95
                 AddrB
                         => AddrB,
                                                    -- rd
 96
                 AddrD
                         => AddrD,
 97
                 DataD
                         => WriteDataD,
                                                    -- Data to write to rd
                                                    -- Reg write enable
 98
                 RegWEn => RegWEn,
99
                 DataA => RegA,
                                                    -- Read data (rs1)
                        => RegB,
100
                 DataB
                                                    -- Read data (rs2)
                                                    -- Debug: x1
                 x1_out => x1_out,
102
                 x2_out => x2_out,
                                                    -- Debug: x2
103
                 x3_out => x3_out,
                                                    -- Debug: x3
104
                 x4_out => x4_out,
                                                    -- Debug: x4
105
                 x5_out => x5_out
                                                    -- Debug: x5
106 🖨
107
108
         -- Control Unit: Decodes instruction, generates control signals for datapath
109 🖨
         Control_Unit : entity work.ControlUnit
110
            port map (
111
                 Instr
                         => Instr,
                                                    -- Input: fetched instruction
112
                 ALUSel => ALUSel,
                                                    -- Output: ALU operation select
                 BSel
                         => BSel,
                                                    -- ALU B mux select
113
                                                    -- Reg file write enable
114
                 ReqWEn => ReqWEn,
115
                 MemRW => MemRW,
                                                    -- Memory write enable
116
                 WBSel
                         => WBSel.
                                                    -- Write-back data select
                 ImmSel => ImmSel
                                                    -- Immediate type/I or S
118 🖨
             );
119 \( \hat{\text{end Structural}} \);
120
```

جریان اصلی داده و سیگنالها

Program Counter (PC):

سیگنال PC_out آدرس فعلی را نگه میدارد و پس از هر سیکل با سیگنال PC+4) PC_in یک دستور جدید را آدرسدهی می کند.

Instruction Memory:

با دریافت آدرس دستور فعلی از PC_out، سیگنال Instr (دستور ۳۲ بیتی) را تولید و برای رمزگشایی به سایر بخشها می فرستد.

Control Unit:

با دریافت Instr سیگنالهای کنترلی مانند Instr مانند Instr سیگنالهای کنترلی مانند Instr سیگنالهای کنترلی مانند ImmSel را برای تنظیم کل مسیر داده تولید می کند.

Register File:

آدرسهای AddrA و Ragh (میدان rs1 و rs1) و rs2) و AddrD (رمیدان AddrD و AddrD و RegB) را از دستور دریاف می کند و دادههای RegA و RegB (خروجی دو پورت خواندن) را روی باس داخلی قرار می دهد.

نوشتن در رجیستر بر اساس RegWEn و تنها در صورت فعال بودن و غیربودن x0 انجام می شود.

Immediate Generator:

با توجه به نوع دستور (توسط سیگنال Immediate)، مقدار immediate از فیلدهای مناسب استخراج و به صورت سیگنال Imm برای استفاده در ALU یا محاسبه آدرس ارسال می شود.

ALU:

داده ورودی A همیشه از RegA و ورودی B از بین RegB یا Imm (با توجه به سیگنال BSel) انتخاب میشود.

نوع عملیات (جمع، تفریق، OR ،AND) با سیگنال ALUSel تعیین می گردد و خروجی OR ،AND) با سیگنال استفاده مستقیم یا به عنوان آدرس داده (در LW/SW) به کار می رود.

Data Memory:

آدرس دسترسی به حافظه از ۶ بیت پایین ALU_Result گرفته می شود.

برای SW مقدار RegB در آدرس مورد نظر قرار می گیرد (اگر ۱=MemRW) و برای LW داده از حافظه به خروجی DataMemR فرستاده می شود.

Write Back:

مقدار برگشتی برای نوشتن در رجیستر یا خروجی ALU است (**WBSel=0**) یا خروجی حافظه داده (**WBSel=1**)، سیگنال **WriteDataD** تنظیم این مسیر را انجام می دهد و در سیکل بعد وارد فایل رجیستر می شود.

مزایا و نکات کلیدی ساختار تکچرخه

سادگی پیادهسازی: تمامی اجزا یک مسیر داده خطی و شفاف دارند و کنترل هر عملیات تنها با یک سیکل کلاک انجام می شود (سریع و طراحی آسان تر).

تاخیر کم (یک سیکل):هر دستور تنها طی یک سیکل از واکشی تا نوشتن رجیستر اجرا می شود (مناسب برای آموزش، قابلیت مشاهده آسان نتیجه دستورها).

عیبیابی و دیباگ راحت: دسترسی مستقیم به داده ی رجیسترها (x1...x5_out) برای تست و تحلیل عملکرد در شبیه سازی.


عدم وجود خطرهای ساختاری /وابستگی (structural/data hazards):چون همه چیز همزمان انجام می شود، نیازی به مکانیزمهای پیچیده مثل فورواردینگ یا stall وجود ندارد.

قابلیت افزودن دستور جدید معماری انعطاف پذیر و قابل توسعه با حداقل تغییر در مسیر کنترل و داده. داده.

معایب:با افزایش پیچیدگی و دستورات بیشتر، این ساختار دیگر در عمل راندمان کافی برای پروژههای صنعتی ندارد و قابلیت بهینهسازی ندارد.

دیاگرام مسیر داده (Data Path Diagram)

این دیاگرام ارتباط ماژولها و مسیر عبور سیگنالها را به صورت گرافیکی نمایش میدهد.



تست و شبیه سازی (Simulation & Test)

کد شماره ۱:


addi x1, x0, 5

addi x2, x0, 10

addi x3, x0, 7

add x4, x1, x2


add x5, x4, x3



در اولین کد تست، با استفاده از سه دستور addi ، رجیسترهای x^2 ، x^2 به x^2 به x^2 به وضوح دیده شد که با اجرای هر دستور مقدار مربوطه بدون تاخیر در مقداردهی شدند. در موج خروجی به وضوح دیده شد که با اجرای هر دستور مقدار مربوطه بدون تاخیر در رجیستر مقصد ثبت می شود. پس از آن، با اجرای دستورهای add ، ابتدا مجموع x^2 و x^2 در x^2 قدار کوفت، و سپس با جمع مقدار x^2 ، مقدار نهایی x^2 در x^2 ذخیره شد. موج شبیه سازی به خوبی این تغییر مقادیر را در بازه هر پالس کلاک نمایش داد؛ هر دستور که اجرا شد، بلافاصله مقدار رجیستر مربوطه عوض شد و هیچگونه تداخل یا هیزارد وجود نداشت. این موضوع نشانه صحت عملکرد مسیر داده و سامانه کنترل است.

کد شماره ۲:

addi x1, x0, 12
addi x2, x0, 10
and x3, x1, x2
or x4, x1, x2




در دومین برنامه تست، عملکرد عملگرهای منطقی ALU با استفاده از دستور and و and روی مقادیر ثبت شده در رجیسترهای x و x بررسی شد. پس از مقدار دهی x و x بشان داد x عروجی نشان داد x و x او x و x او x و x او x او x در x و x او x در x فرور دقیق موج بدون تاخیر در x فرور دقیق موج مقدار x استور x و x استور x و x او x در x و x و x و x و x در x و x و x و x و x در x و x

شبیه سازی، می توان مشاهده کرد که مقادیر خروجی رجیسترها دقیقاً طبق انتظار و کاملاً همزمان با هر MUX و ALUSel و معتور تغییر می کنند. بنابراین، پیاده سازی عملگرهای منطقی و کنترل سیگنالهای انتخاب گرها کاملاً درست بوده است.

کد شماره ۳:

```
addi x1, x0, 20
addi x2, x1, -5
andi x3, x1, 0x0F
ori x4, x2, 0x01
```



کد شماره ۴:(بخش امتیازی)


addi x1, x0, 8

addi x2, x0, 42

sw x2, 0(x1)

addi x1, x1, -3

Lw x3, 3(x1)



در کد تست چهارم ، برای ارزیابی عملکرد مسیر Load/Store و حافظه داده، یک تست حافظه اجرا شد. موج خروجی شبیهسازی نشان داد که پس از مقداردهی X1 برابر با ۸ و X2 برابر با ۴۲، دستور SW به درستی مقدار X2 را در آدرس ۸ حافظه ذخیره کرد. سپس با اجرای X1 را از حافظه خوانده و آن را کاهش یافت و نهایتاً در موج دیده شد که دستور Iw از آدرس ۳+۵=۸ مقدار ۴۲ را از حافظه خوانده و آن را در X3 قرار داده است. تغییر مقدار X3 روی موج کاملاً با لحظه اجرای دستور load منطبق است و صحت کامل پیادهسازی مسیر ارتباطی ALU ، حافظه داده و رجیستر فایل را نشان میدهد .در مجموع، تحلیل دقیق موجهای شبیهسازی برای هر چهار تست بیانگر آن است که کلیه واحدهای پردازنده، سیگنالهای کنترلی، گذرگاههای داده، و همچنین منطق حافظه و عملیات Immediate ، همگی بدون ایراد و با دقت کامل پیادهسازی شدهاند. رفتار تکچرخهای، بهروزرسانی بلافاصله رجیسترها و نبود هیچگونه هیزارد یا

تداخل در کل اجرا به تایید میرسد و این موجهای خروجی، صحت کامل پردازنده طراحی شده را تضمین مىكند.