

High-speed FPGA implementation of full-word Montgomery multiplier for ECC applications:

<https://www.sciencedirect.com/science/article/pii/S0141933117302843>

- Bu makalede
 - **Operantlar "word" (kelime)** denilen daha büyük parçalara ayrılıyor (örneğin 64-bit, 128-bit gibi).
 - Bu kelimeler **blok halinde** işleniyor.
 - Özellikle, **Four-Parts (FP)** ve **Deep Four-Parts (DFP)** bölme teknikleri kullanılıyor.

Nasıl işliyor?

- Sayılar örneğin 256-bit ise:
 - FP yönteminde → 4 parçaya (4×64 -bit)
 - DFP yönteminde → her bir parça da 4'e bölünüyor (16×16 -bit gibi)
- Bu bölünmüş word'ler **paralel** olarak çarpılıyor ve toplama işlemleriyle birleştiriliyor.

Her bir parçanın çarpımı, **gömülü FPGA DSP bloklarıyla** (örneğin 18x25 çarpanlar) çok hızlı yapılabilir.





Fig. 5. Montgomery modular multiplier.

Montgomery İşlem Adımları

1. $D = X \cdot Y \rightarrow$ Karatsuba ile yapılır
2. $E = (D \cdot M') \bmod R$
 - mod R işlemi \rightarrow sadece alt bitlerin alınması \rightarrow donanımda **tek gate**
3. $T = (D + E \cdot M) \gg k$
 - $E \cdot M \rightarrow$ Karatsuba çarpımı
 - $D + E \cdot M \rightarrow$ CSA ile taşınmasız toplanır
 - $\gg k \rightarrow$ sadece bit shift

Pipeline Yapısı

Bu sistemde her bileşen bir pipeline stage olarak çalışır:

Stage	İşlem
1	$X \cdot Y$ (Karatsuba)
2	$D \cdot M'$ (Karatsuba)
3	mod R (masking)
4	$E \cdot M$ (Karatsuba)
5	CSA Toplama
6	Shift + düzeltme

Toplama ve Sadeleştirme – CSA + Final Adder + Shift

- $D + E \cdot M \rightarrow$ bu toplama işlemi **carry-save adder (CSA)** ile yapılır:
 - Avantajı: taşıma gecikmesini engeller
 - Çok sayıda toplamayı paralel şekilde yürütür
- Ardından **sonuç sağa kaydırılır** ($/R$, yani $\gg k$)
- Gerekirse $Z \geq M$ düzeltmesi yapılır $\rightarrow Z = Z - M$

Pipeline & Performans

Her Karatsuba bloğu ve toplama aşaması **pipeline olarak birbirine bağlanmıştır**.
Bu sayede:

- Toplam işlemin süresi: **29–38 cycle**
- Donanımda her clock'ta yeni bir Montgomery sonucu üretilebilir