杭州电子科技大学

课程设计报告

课程名称：计算机系统 2

选课课号：S2718082-01

学院：计算机学院

专业班级：计算机科学与技术 2301 班

学生姓名：张三

学号：23010001

指导教师：李四

日期：2026 年 1 月 7 日

目 录

1 设计任务与目标 (Project Description) 1
1.1 实验目的 1
1.2 设计要求 1
2 总体架构设计 (Architecture Design) 1
2.1 数据通路 (Datapath) 1
2.2 代码实现示例 1
3 总结与心得 2

1 设计任务与目标（Project Description）

1.1 实验目的

本课程设计旨在通过实现一个基于 MIPS 指令集架构的流水线处理器，加深对计算机底层工作原理的理解。具体目标包括：

1. 掌握指令集架构（ISA）与硬件实现的映射关系。
2. 深入理解流水线技术（Pipelining）及其优势。
3. 掌握数据冲突（Data Hazard）与控制冲突（Control Hazard）的解决方法。
4. 熟练使用 Verilog HDL 进行硬件描述与仿真。

1.2 设计要求

设计并实现一个支持基本 MIPS 指令子集的五段流水线 CPU，具体要求如下：

1. 流水线级数：5 级（IF, ID, EX, MEM, WB）。
2. 指令集支持：
   - R 型指令：`add`, `sub`, `and`, `or`, `slt`
   - I 型指令：`lw`, `sw`, `beq`, `addi`
   - J 型指令：`j` (Jump)

2 总体架构设计（Architecture Design）

2.1 数据通路（Datapath）

本设计采用标准的五段流水线结构，各阶段功能定义如下：

取指 **(IF)** 包含程序计数器 (PC) 和指令存储器 (IM)。逻辑为 $\mathrm{PC} \leftarrow \mathrm{PC} + 4$。

译码 **(ID)** 包含寄存器堆 (Register File) 和控制单元。

执行 **(EX)** 包含算术逻辑单元 (ALU)。

访存 **(MEM)** 处理 `lw` 和 `sw` 指令。

写回 **(WB)** 将运算结果写回目标寄存器。

2.2 代码实现示例

以下是 ALU 控制模块的部分 Verilog 代码：

```
module ALU_Control(
    input [1:0] ALUOp,
    input [5:0] Funct,
    output reg [3:0] ALUControl
);
    always @(*) begin
```

```
        case(ALUOp)
            2'b00: ALUControl = 4'b0010; // lw, sw -> add
            2'b01: ALUControl = 4'b0110; // beq -> sub
            2'b10: begin // R-type
                case(Funct)
                    6'b100000: ALUControl = 4'b0010; // add
                    6'b100010: ALUControl = 4'b0110; // sub
                    6'b100100: ALUControl = 4'b0000; // and
                    6'b100101: ALUControl = 4'b0001; // or
                    6'b101010: ALUControl = 4'b0111; // slt
                    default:   ALUControl = 4'b0000;
                endcase
            end
            default: ALUControl = 4'b0000;
        endcase
    end
endmodule
```

3 总结与心得

通过本次课程设计，我成功实现了一个功能完整的五段流水线 MIPS 处理器。在设计过程中，最大的挑战在于数据冒险的处理。编写 Forwarding 逻辑时，需要精确判断流水线各级的寄存器写入状态。