第11章



内容

- □ 时序电路
- □ 锁存器和触发器
- □ 同步时序电路
- □ 异步时序电路
- □ 寄存器
 - □ 多位寄存器
 - □ 移位寄存器
- □ 存储器
- □ 计数器
 - □ 计数器
 - □可逆十进制计数器
- □状态机
- □ 序列检测器
- □ 并行/串行转换





时序逻辑电路

- □ 组合逻辑系统
 - □ 输出完全由当前输入决定——一旦输入信号变化,输出随之改变。
- □时序逻辑电路
 - □ 输出不仅取决于当前的输入,而且取决于过去的输入
 - □ 过去的输入值
 - ◆ 系统内部的存储元件保持
 - ◆ 基本的存储元件 ——锁存器(latch)和 触发器(flip-flop)
 - □ 时序 —— 按照发生的先后顺序,将一个接一个的事件按时间排序

组合逻辑与时序逻辑

- □ 组合逻辑
 - □ 输出完全由当前输入决定,一旦输入信号变化,输出随之改变
- □ 时序逻辑
 - □ 输出不仅取决于当前的输入,而且取决于过去的输入
 - □ 时序电路含有存储元件
- □ 例、






锁存器和触发器

- □ 基本存储单元 —— 保持有两个稳定的状态 —— 0、1
- □ 锁存器(latch)
 - □ 电平敏感存储器
 - ◆ 可以是任何输入信号的电平值
 - ◆ 不一定是时钟信号
 - □ 常见的有两种 —— SR 锁存器、D 锁存器
- □ 触发器
 - □ 由时钟跳变沿触发的存储器
 - □ 如果一个触发器对时钟的上升沿敏感,则其为上升沿触发
 - □ 如果一个触发器对时钟的下降沿敏感,则其为下降沿触发
 - □四类
 - ◆ SR 触发器、D 触发器、JK 触发器、T 触发器
 - □ 最常用的触发器 —— D 触发器

S-R(set-reset) 锁存器

- **」** 电平敏感存储器
- 」 两个输入
 - □ S —— 置位 (set) 输入
 - □ R —— 复位 (reset) 输入
 - □ 当输出 Q 为逻辑 1 时
 - ◆ 锁存器"置位"
 - □ 当输出 Q 为逻辑 0 时
 - ◆ 锁存器"复位"



□ RS锁存器真值表

S	R	Q	QN
0	0	Q	QN
0	1	0	1
1	0	1	0
1	1	X	X


能否使用阻塞赋值?

end

S-R 锁存器设计综合结果

□ 综合工具

- □ Synplify Pro 9.6.2
- □ FPGA:
 - Xilinx Spartan-3E XC3S500E



S-R(set-reset) 锁存器仿真测试

记忆最终输入为 1 的输入

 $\mathbf{0}$

 $\mathbf{0}$

X

X

```
♦ S
                            ◆ R.
`timescale 1ns / 100ps
                            🧇 Q
`include "SRLatch.v"
                            🧇 QN
module srlatch tb();
   wire p q, p qbar;
                                      25000 ps
                                 Now
   reg p s, p r;
                                                              10000 ps
                                                                                 20000 ps
                              Cursor 1
                                         0 ps
   initial begin
                                                    module SRLatch (output reg q, qbar,
      p s = 0;
                                                                    input s, r );
      forever begin
                                                        always @(*) begin
         #8 p s = 1'b1; #2 p s = 1'b0;
                                                             case ({s,r})
      end
                                                                 2'b01: \{q, qbar\} \le 2'b01;
   end
                                                                 2'b10: {q, qbar} <= 2'b10;
                                                                 2'b11: {q, qbar} <= 2'bx;</pre>
   initial begin
                                                                 default :
      p r = 0;
                                                             endcase
      forever begin
                                                        end
         #8 p r = 1'b1; #2 p r = 1'b0;
                                                                                            QN
                                                    endmodule
                                                                               R
                                                                                      O
      end
   end
                                                                         \mathbf{0}
                                                                               \mathbf{0}
                                                                                      0
                                                                                            QN
                                                                                      \mathbf{0}
                                                                         ()
   SRLatch u0(.q(p_q), .qbar(p_qbar), .s(p_s), .r(p_r));
   initial
```

\$monitor("At time %t, S = %b, R = %b, Q = %b, QN = %b",

\$time, p s, p r, p q, p qbar);

D锁存器





□ 存储一根信号线上的二进制位

- □ 在具有使能端的 S-R 锁存器的基础上,通过一个反相器,由一个 D 输入产生
- □ D 数据输入端
- □ C 使能端, 当 C = 1 时有效

D 锁存器真值表(功能表)

С	D	Q	QN
1	0	0	1
1	1	1	0
0	Х	上一个Q值	上一个 QN 值






D 锁存器的 Verilog 模块和仿真波形

```
module DLatch(output reg Q, output QN, input D, input C);
always @(*)
if (C) Q <= D;

assign QN = ~Q;
endmodule
```

	D 钡仔都	等具但衣(切能和	文)
С	D	Q	QN
1	0	0	1
1	1	1	0
0	Χ	上一个Q值	上一个QN值


D 似去即去法士 / 社经主\



边沿触发式D触发器



- □ 正边沿触发式D触发器(positive-edge-triggered flip-flop)
 - □ 在控制时钟上升沿到来的时刻,采样D输入信号,并据此改变Q和QN的输出
 - □ 保持最后一次储存的值
 - □ 现代电路设计最常用的触发器



正边沿触发式 D 触发器真值表(功能表)

D	CLK	Q	QN
0	ⅎ	0	1
1	ⅎ	1	0
Х	0	上一个Q值	上一个QN值
Х	1	上一个Q值	上一个QN值

正边沿触发式D触发器的Verilog 模块及仿真波形

```
// Positive-edge triggered D flip-flop
module dff (output reg q, output qn,
        input d, input clk);
   always @(posedge clk) q <= d;</pre>
                                         正边沿触发式 D 触发器真值表(功能表)
   assign qn = \sim q;
                                              CLK
                                         D
                                                               QN
endmodule
                                         Χ
                                                   上一个Q值 上一个QN值
              保持最后一次储存的值
                                         Χ
                                                   上一个Q值 上一个QN值
     St1
🔷 dki
     St0
🔷 qn
     St1
    100 ps
 Now
                                                  60000 ps
                     20000 ps
                                   40000 ps
```

Cursor 1

0 ps


D 触发器与 D 锁存器

□ D触发器


```
// Positive-edge triggered D flip-flop
module dff (output reg q, output qn,
        input d, input clk);
  always @(posedge clk) q <= d;</pre>
  assign qn = \sim q;
endmodule
// D Latch
```

□ D锁存器


D触发器与D锁存器



□ D 触发器



□ D 锁存器




负边沿触发式 D 触发器

- □ 负边沿触发式D触发器(negative-edge-triggered flip-flop)
 - □ 当下降沿到来时,采样D输入信号,并据此改变Q和QN的输出

负边沿触发式 D 触发器真值表(功能表)

	11/10/2004	/ID/JOCHH J CILL PC	7411674
D	CLK	Q	QN
0	7_	0	1
1	7_	1	0
Х	0	上一个Q值	上一个QN值
Х	1	上一个Q值	上一个QN值



负边沿触发式D触发器的Verilog 模块及仿真波形

```
`timescale 1ns / 100ps
`include "dff ne.v"
module dff ne tb;
   wire p q, p qn;
                                        // Negative-edge triggered D flip-flop
   reg pd, pclk;
                                        module dff ne ( output reg q, output qn,
   initial begin
                                                            input d, input clk);
      pd = 0;
      forever begin
         #2 p d = 1'b1;
                                           always @(negedge clk) q <= d;
         #5 p d = 1'b0;
         #7 p d = 1'b1;
                                           assign qn = \sim q;
         #2 p d = 1'b0;
                                        endmodule
         #5 p d = 1'b1;
         #7 p d = 1'b0;
         #12 p d = 1'b0;
      end
   end
                                   St0
   initial begin
      p clk = 0;
                             🔷 qn
      forever begin
                                   St0
         #5.5 p clk = 1'b1;
         #8 p clk = 1'b0;
                                   00 ps
                               Now
                                                    20000 ps
                                                                  40000 ps
                                                                                 60000 ps
      end
                             Cursor 1
                                    0 ps
   end
   dff ne dff ne inst(.q(p q), .qn(p qn), .d(p d), .clk(p clk));
   initial
      $monitor( "At time %t, D = %b, CLK = %b, Q = %b, QN = %b",
              $time, p d, p clk, p q, p qn);
```


具有使能端的正边沿触发式 D 触发器


□ 增加一个使能输入(enable input):EN

- □ 如果 EN 有效,选择的是外部 D 端的输入
- □ 如果 EN 无效,选择的是触发器现在的输出

具有使能端的正边沿触发式 D	触发器真值表
----------------	--------

D	EN	CLK	Q	QN
0	1	ⅎ	0	1
1	1		1	0
Х	0		上一个Q值	上一个QN值
Х	Χ	0	上一个Q值	上一个QN值
Х	X	1	上一个Q值	上一个QN值






具有使能端的正边沿触发式 D 触发器的Verilog 模块及仿真波形

```
always @ (posedge clk)
   if ( en ) q <= d;

assign qn = ~q;
endmodule</pre>
```

	具有使能端	的正边沿舱	b发式 D 触发器	真值表
D	EN	CLK	Q	QN
0	1		0	1
1	1		1	0
Х	0	ⅎ	上一个Q值	上一个QN值
Х	X	0	上一个Q值	上一个QN值
X	X	1	上一个Q值	上一个 QN 值




正边沿触发式 J-K' 触发器




正边沿触发式	J-K'		
H XV1U/III/X X X	0-11	加工/ & コロラショロイス	

J	K	CLK	Q	QN
Χ	Χ	0	上一个Q值	上一个 QN 值
Χ	Х	1	上一个Q值	上一个 QN 值
0	0	_	上一个Q值	上一个 QN 值
0	1		0	1
1	0	_	1	0
1	1	ⅎ	上一个 QN 值	上一个Q值



正边沿触发式 J-K' 触发器仿真波形

	正边	沿触发式	J-K' 触发器真值	表
J	K	CLK	Q	QN
Χ	Χ	0	上一个Q值	上一个 QN 值
Χ	Χ	1	上一个Q值	上一个 QN 值
0	0		上一个Q值	上一个 QN 值
0	1	<u>_</u>	0	1
1	0	<u>_</u>	1	0
1	1		上一个 QN 值	上一个Q值



正边沿触发式 J-K' 触发器(2)

```
module JK_FF ( output reg Q, output Q_b, input Clk, J, K );
    assign Q_b = ~ Q;
    always @( posedge Clk)
        case ({J,K})
        2'b00: Q <= Q;
        2'b01: Q <= 1'b0;
        2'b10: Q <= 1'b1;
        2'b11: Q <= ~Q;
    endcase
endmodule</pre>
```

正边沿触发式 J-K' 触发器真值表

module JKFF(output	reg q, qn, input clk, j, k);
always @ (posedge case ({j,k})	e clk)
2'b01:	{q, qn} <= 2'b01;
2'b11:	{q, qn} <= 2'b10; {q, qn} <= {qn, q};
default:	;
endmodule	

正透析版文式。				
J	K	CLK	Q	QN
Χ	Χ	0	上一个Q值	上一个 QN 值
Χ	Χ	1	上一个Q值	上一个QN值
0	0		上一个Q值	上一个 QN 值
0	1		0	1
1	0		1	0
1	1		上一个 QN 值	上一个Q值

T触发器

□ T端有效时,在时钟边沿状态发生翻转,否则,状态保持不变

	I		
Т	CLK	Q	QN
0	ⅎ	上一个Q值	上一个QN值
1	₹	上一个QN值	上一个Q值

工品兴思的古冶主

T触发器仿真结果

```
🔷 dk
            St0
  🔷 rst_n
            St1
   🔷 qn
            m
      Now
            )000 ps
                                20000 ps
                                                 40000 ps
                                                                 60000 ps
                                                                                  80000 ps
   Cursor 1
              Ops
`timescale 1ns / 1ns
`include "TFF.v"
module TFF tb;
                                                                           D[0] Q[0]
                                                                                           D[0] Q[0]
   wire p q, p qn;
   reg p clk, p rst n, p t;
                                                              qn12
                                                                                             qn
   initial begin
       p rst n = 1'b0; p t = 1'b0;
                                                        module TFF(output reg q, qn, input clk, rst n, t);
       #10 p rst n = 1'b1; #4 p t = 1'b1;
                                                           always @(posedge clk) begin
   end
                                                              if (~rst n)
                                                                 {q, qn} \le 2'b01;
   initial begin
                                                              else
       p clk = 1'b0;
                                                                if (t)
       forever #8 p_clk = ~p_clk;
                                                                   \{q, qn\} \leq \{qn, q\};
                                                           end
   end
                                                        endmodule
   TFF u0(.q(p q), .qn(p qn), .clk(p clk), .rst n(p rst n), .t(p t));
   initial
       $monitor( "At time%t, T = %b,Q = %b,QN = %b", $time, p t, p q, p qn);
```

同步置位和复位

- □ 时序逻辑
 - □ 同步 —— 有时钟控制,根据同一个时钟信号改变状态
 - □ 异步 —— 改变状态不需要使用同步时钟
- □同步
 - □ 只有在时钟的有效跳变沿的时刻,置位和复位信号脉冲才能使触发器 置位和复位
 - □ always 语句的事件控制列表中不包括同步置位和复位信号
 - always @(posedge CLK)
 - if (SET)
 - Q <= 1'b1;
 - else Q <= D;</pre>
 - □ always 语句块的执行只被有效时钟边沿控制
 - □ 在always 语句块中首先检查 set 和 reset 信号的电平

高电平有效同步置位和复位的事件控制举例



□ 方法

```
always @ (posedge CLK)
    if (RESET)
        /* 复位输出 */
    else if (SET)
        /* 置位输出 */
         else
              case (state)
                 /* 与时钟同步的逻辑 */
              endcase
```

同步复位T触发器



□ 复位信号低电平有效


□ reset = 1'b0 时复位

```
module TFF(output reg q, qn, input clk, rst_n, t);


always @(posedge clk) begin
   if (~rst_n)
        {q, qn} <= 2'b01;

   else
        if (t)
        {q, qn} <= {qn, q};

   end
endmodule</pre>
```




具有高电平有效同步置位和复位的 D 触发器



异步置位的事件控制



- □ 当置位与复位脉冲到来时,立即将触发器的输出端置1或0
- □ 异步高电平有效置位的方法
 - □ 将置位和复位信号列入 always 语句的事件控制列表中,即:
 - always @ (posedge CLK or posedge SET)
 - if (SET)
 Q <= 1'b1;
 else Q <= D;
 </pre>
 - ① 监测高电平置位的脉冲的到来 —— 监测正边沿
 - ② 确定是否是高电平




异步高电平有效复位和低电平有效置位的事件控制

□ 方法

- ① 监测高电平复位的脉冲的到来 —— 监测正边沿
- ② 监测低电平置位的脉冲的到来 —— 监测负边沿
- ③ 确定是否是高电平
- 4 确定是否是低电平

高电平有效异步置位/复位 D 触发器



异步和同步的比较

```
THE FEE
```

```
□ 同步
```

```
    always @ (posedge CLK)
    if (RESET)
    /* 复位输出 */
    else if (SET)
    /* 置位输出 */
    else
    case (state)
    /* 与时钟同步的逻辑 */
    endcase
```

□ 异步


异步和同步的比较



□ 高电平有效置位和复位的 D 触发器

□ 上图: 异步

□ 下图: 同步




多位寄存器



- □ 用一组D触发器描述,例:
 - □ 缺省为8位的寄存器


```
always @(posedge clk, negedge rst_n)
  if ( ~rst_n) q <= 0;
  else q <= d;</pre>
```



移位寄存器(shift register)——串行输入/串行输出

□ 串行输入/串行输出

- □ 在每一个时钟触发沿到来时
 - ◆ 1位新的数据移入寄存器最末端的数据位中
 - ◆ 同时存储的所有数据向前移 1 位
 - ◆ 最前端的数据位移出出现在串行输出




串行输入/串行输出 4 位移位寄存器设计

```
module shiftreg4b( output reg dout, input clk, reset, din);

reg [3:0] r;
always @( posedge clk or posedge reset )
if (reset) r <= 4'b0000;
else begin
r <= {r[2:0], din};
dout <= r[3];
end
endmodule


□ 采用非阻塞赋值
```



移位寄存器(shift register)——串行输入/并行输出

□ 串行输入/并行输出

- □ 在时钟触发沿到来时,1位新的数据移入寄存器最末端的数据位中
- □ 每一个存储位都对应一个输出
- □ 串-并转换




串行输入/并行输出 4 位移位寄存器设计



□ 3 个输入变量: clk、reset, din, 1 个输出变量: dout[3:0]

endmodule



通用移位寄存器



□ 左移、右移、加载

```
if (~rst_n)
    q <= 0;
else
    case (s)
        2'b11:    q <= d;
        2'b10:    q <= {q[N-2:0], Lin};
        2'b01:    q <= {Rin, q[N-1:1]};
        default:;
    endcase</pre>
```


S[1:0]	动作
00	保持
01	右移位
10	左移位
11	并行加载

endmodule

除去输入信号的噪声脉冲

□ 电路中出现的信号毛刺

□ 对连续3个时钟周期内输入信号采样, 当数据相同时输出 y 才能发生变化



移位寄存器数字滤波器

□ 除去输入信号的噪声脉冲

- □ 当连续3个时钟周期内输入数据数据相同,输出 y 才能发生变化
- □ 输入信号平稳时间少于3个时钟周期时,不会引起输出 y 发生变化

```
module filter(output reg y, input clk, rst n, din);
    reg [3:0] q;
    always @(posedge clk) begin
        if (!rst n) begin
            q \le 4'b0;
            y \le 1'b0;
        end
        else begin
             if (&q[3:1]) y <= 1'b1; else
             if (\sim |q[3:1]) y \leq 1'b0;
            q \le \{q[2:0], din\};
        end
    end
endmodule
```

移位寄存器数字滤波器仿真(1)

```
`timescale 1ns/1ns
`include "filter.v"
module filter tb;
    wire p y;
    reg p clk, p rst, p d;
    filter u0(.y(p y), .clk(p clk), .rst n(p rst), .din(p d));
    initial begin
        p clk = 0;
        forever #10 p clk = ~p clk;
    end
    initial begin p rst = 1'b0; #50 p rst = 1'b1; end
    localparam N=40;
    reg [N-1:0] sig = 40'b1101 0010 0000 0111 1001 1111 0000 0001 1100 0010;
    integer k;
    initial begin
        p d = 1'b0;
        #60:
        for (k=0; k<N; k=k+1) begin
            #20 p d = sig[N-1];
            sig = sig << 1;
        end
    end
    initial
        $monitor( "At time %4t, rst n=%1b, din=%1b, y=%1b", $time, p rst, p d, p y);
endmodule
```

移位寄存器数字滤波器仿真(2)


```
module filter(output reg y, input clk, rst_n, din);
    reg [3:0] q;

always @ (posedge clk) begin
    if (!rst_n) begin
        q <= 4'b0;
        y <= 1'b0;
    end
    else begin
        if ( &q[3:1]) y <= 1'b1; else
        if (~|q[3:1]) y <= 1'b0;

        q <= {q[2:0], din};
    end
end
end
end</pre>
```

```
# At time
           0, rst n=0, din=0, y=x
# At time
           10, rst n=0, din=0, y=0
# At time
            50, rst n=1, din=0, y=0
# At time
          80, rst n=1, din=1, y=0
# At time
           120, rst n=1, din=0, y=0
 At time
           140, rst n=1, din=1, y=0
           160, rst n=1, din=0, y=0
 At time
 At time
           200, rst n=1, din=1, y=0
 At time
           220, rst n=1, din=0, y=0
           340, rst n=1, din=1, v=0
# At time
 At time
           420, rst n=1, din=0, y=0
           430, rst n=1, din=0, y=1
 At time
# At time
          460, rst n=1, din=1, y=1
# At time
           560, rst n=1, din=0, y=1
# At time
          650, rst n=1, din=0, y=0
# At time
          700, rst n=1, din=1, v=0
           760, rst n=1, din=0, y=0
# At time
# At time
           790, rst n=1, din=0, y=1
           840, rst n=1, din=1, y=1
# At time
# At time
           850, rst n=1, din=1, y=0
# At time
           860, rst n=1, din=0, y=0
```


 $sig = 40'b1101_0010_0000_0111_1001_1111_0000_0001_1100_0010;$



线性反馈移位寄存器(LFSR)

- □ Linear Feedback Shift Register (LFSR)
- □ LFSR 产生周期序列
 - □ 必须从非零状态开始 —— 不产生全 0 模式
 - □ LFSR序列的最大长度 2n -1
- □ 本原多项式 (primitive polynomial) —— 产生最大长度序列的特征多项式
- □ 最大长度序列是一个伪随机数(pseudo-random)序列
- □ 例:本原多项式


$$P(x) = x^8 + x^6 + x^5 + x + 1$$



Internal Feedback LFSR

```
module LFSR( output reg [0:7] q, // 8 bit data output.
            input clk,
                                // Clock input.
             input rst n,
                                // Synchronous reset input.
             input load,
                                // Synchronous load input.
             input [0:7] din
                                // 8 bit parallel data input.
           );
                                             □ 输出8位伪随机数 q
   always @ ( posedge clk ) begin
                                             □ 输入:
      if ( ~rst n )
                                                 □ clk —— 时钟信号
         q \le 8'b0;
                                                 □ rst n —— 复位信号,低电平有效
      else begin
                                                 □ load — 加载控制, 当 load = 1'b1,
          if (load)
                                                 □ 8位输入din不全为0时,din 🖙 q
             q <= (|din) ? din : 8'b0000 0001;
         else begin
             if (q == 8'b0)
                q <= 8'b0000 0001;
                                                      LFSR设计
             else begin
                q[7] \le q[6];
                q[6] \le q[5] ^ q[7];
                q[5] \le q[4] ^ q[7];
                \{q[4], q[3], q[2]\} \leftarrow \{q[3], q[2], q[1]\};
                q[1] \le q[0] ^ q[7];
                q[0] \le q[7];
                                    P(x) = x^8 + x^6 + x^5 + x + 1
             end
         end
      end
                                             0x^3
                         1x^0
                                       0x^2
                                                                1x^6
                                                                        0x^7
                                                                              1x^8
                                                    0x^4
                                                          1x^5
                               1x^1
   end
                                                  Q
                                                         Q D
                                                                Q
endmodule
```

clk-




```
forever #5 p clk = ~p clk;
end
initial begin
   p rst n = 0;
   #8 p rst n = 1;
end
initial begin
   p load = 0;
   p din = 8'b0;
   #88 p load = 1'b1;
   p din = 8'b1100 1000;
   #10 p load = 1'b0;
   #50 p load = 1'b1;
   p din = 8'b0;
   #10 p load = 1'b0;
end
```

```
8, rst n=1, load=0, din=00000000, q=00000000, q=
# At time t=
# At time t= 15, rst n=1, load=0, din=00000000, q=00000001, q= 1
# At time t= 25, rst n=1, load=0, din=00000000, q=11000110, q=198
# At time t= 35, rst n=1, load=0, din=00000000, q=01100011, q= 99
# At time t= 45, rst n=1, load=0, din=00000000, q=11110111, q=247
# At time t= 55, rst n=1, load=0, din=00000000, g=10111101, g=189
# At time t= 65, rst n=1, load=0, din=00000000, g=10011000, g=152
# At time t= 75, rst n=1, load=0, din=00000000, q=01001100, q= 76
# At time t= 85, rst n=1, load=0, din=00000000, q=00100110, q= 38
# At time t= 88, rst n=1, load=1, din=11001000, q=00100110, q= 38
# At time t= 95, rst n=1, load=1, din=11001000, q=11001000, q=200
# At time t= 98, rst n=1, load=0, din=11001000, q=11001000, q=200
# At time t= 105, rst n=1, load=0, din=11001000, q=01100100, q=100
# At time t= 115, rst n=1, load=0, din=11001000, q=00110010, q= 50
# At time t= 125, rst n=1, load=0, din=11001000, q=00011001, q= 25
# At time t= 135, rst n=1, load=0, din=11001000, q=11001010, q=202
# At time t= 145, rst n=1, load=0, din=11001000, q=01100101, q=101
# At time t= 148, rst n=1, load=1, din=00000000, q=01100101, q=101
# At time t= 155, rst n=1, load=1, din=00000000, g=00000001, g= 1
# At time t= 158, rst n=1, load=0, din=00000000, q=00000001, q= 1
# At time t= 165, rst n=1, load=0, din=00000000, q=11000110, q=198
# At time t= 175, rst n=1, load=0, din=00000000, q=01100011, q= 99
# At time t= 185, rst n=1, load=0, din=00000000, g=11110111, g=247
# At time t= 195, rst n=1, load=0, din=00000000, q=10111101, q=189
# At time t= 205, rst n=1, load=0, din=00000000, q=10011000, q=152
# At time t= 215, rst n=1, load=0, din=00000000, q=01001100, q= 76
```


本原多项式

- □ 触发器的个数:
 - \square n =degree of polynomial
 - □ 不超过4个反馈连接
- □ 一些本原多项式
- □ 两种实现方式 —— 内部反馈更快

External Feedback LFSR



Internal Feedback LFSR



序号	Degree(n)	Polynomial
1	2, 3, 4, 6, 7, 15, 22	$x^n + x + 1$
2	5, 11, 21, 29	$x^n + x^2 + 1$
3	8, 19	$x^{n} + x^{6} + x^{5} + x + 1$
4	9	$x^n + x^4 + 1$
5	10, 17, 20, 25, 28	$x^n + x^3 + 1$
6	12	$x^{n} + x^{7} + x^{4} + x^{3} + 1$
7	13, 24	$x^{n} + x^{4} + x^{3} + x + 1$
8	14	$x^n + x^{12} + x^{11} + x + 1$
9	16	$x^{n} + x^{5} + x^{3} + x^{2} + 1$
10	18	$x^n + x^7 + 1$
11	23	$x^n + x^5 + 1$
12	26, 27	$x^{n} + x^{8} + x^{7} + x + 1$
13	30	$x^n + x^{16} + x^{15} + x + 1$

具有异步复位的 4 位计数器

- □ 使用异步复位
 - □ 输入/输出
 - ◆ 2 个输入变量: clk、reset
 - ◆ 1 个输出变量: q[3:0]

具有异步复位的 4 位计数器仿真结果

```
module counter #(parameter N=4) ( output reg [N-1:0] count,
 `timescale 1ns/1ns
                                                                         input clk, rst n);
 `include "counter.v"
module counter tb;
                                           always @(posedge clk or posedge rst n)
     wire [3:0] p cnt;
                                              if ( ~rst n )
                                                count <= 0;
     reg p clk, p rst n;
                                              else
                                                count <= count + 1;</pre>
     initial begin
                                        endmodule
          p clk = 0;
          forever #8 p_clk = ~p_clk;
     end
     initial begin
          p rst n = 0;
          #18 p rst n = 1;
     end
     counter #(4) u0(.count(p cnt), .clk(p clk), .rst n(p rst n));
 endmodule
 🔷 clki
           St0
          St1
 🔷 rst n
⊒-<>> count
          0 0
  -🔷 [3]
     Now
          30 ns
                              50
                                             100
                                                            150
                                                                            200
```

可逆十进制计数器

■功能

- □ 可以向上或向下计数, 计数方向控制 M
 - M = 0: 向上计数,从 0 到 9; 到达 9 后,标志 SUP 为 1,然后,重新开始
 - ◆ M = 1: 向下计数,从9到0;到达0后,标志 INF为1,然后,重新开始
- □ 能够加载指定数据: data

■ Verilog 模块设计:

- □ 异步复位
- □ 同步加载

可逆十进制计数器模块


endmodule

```
后, 标志 SUP 为 1, 然后, 重新开始
module decimal counter #(parameter N = 4)
                                                  M = 1: 向下计数,从9到0;到达0
  ( output reg [N-1:0] count,
                                                  后, 标志 INF 为 1, 然后, 重新开始
    output reg sup, inf,
    input clk, rst n, load, dir,
    input [N-1 : 0] data );
    always @ (posedge clk) begin
        if (!rst n) begin count \leq 4'd0; {inf, sup} \leq 2'b0; end
        else
            if (load) count <= data;</pre>
            else
                if (!dir)
                    if (count < 4'd9) begin
                        count \leq count + 4'd1; {inf, sup} \leq 2'b0;
                    end
                    else begin
                        count \leq 4'd0; {inf, sup} \leq 2'b01;
                    end
                else
                    if ( count > 4'd0) begin
                        count \leq count - 4'd1; {inf, sup} \leq 2'b0;
                    end
                    else begin
                        count <= 4'd9; {inf, sup} <= 2'b10;
                    end
    end
```

M = 0: 向上计数, 从 0 到 9; 到达 9


可逆十进制计数器模块的仿真波形

```
initial begin
    p clk = 0;
    forever #5 p clk = ~p clk;
end
initial begin
   p rst = 0;
    #20 p rst = 1'b1;
end
initial begin
   p load = 0;
   p dir = 0;
   p data = 4'bx;
    #120 p data = 4'd9;
    #18 p load = 1'b1;
    #18 p load = 1'b0;
    #5 p data = 4'dz;
    #12 p dir = 1'b1;
end
```



存储器

- □ 多个多位锁存器或多个寄存器组成
 - □ 存储器是一个二维存储阵列 —— 与一维多位锁存器/寄存器等效
 - □ 二维数组中每一行中的数据位组成一个字,每个字中的所有位同时被 读写
- □ 存储器的大小
 - □ 2^m×n (深度×宽度,字数×每个字中的数据位数)
 - ◆ m —— 地址的位数
 - ◆ n ——每个字中的数据宽度
 - \square 2^m RAM depth



设计ROM(1)



```
module ROM(output [7:0] data, input [3:0] address, input en);
   assign data = (en) ? ROM LOC(address) : 8'bz;
   function [7:0] ROM LOC( input [3:0] a );
      case (a)
                 ROM LOC = 8'b1010 1001;
        4'h0:
        4 'h1:
                 ROM LOC = 8'b1111 1101;
                ROM LOC = 8'b1110 1001;
        4'h2:
        4 'h3:
                 ROM\ LOC = 8'b1101\ 1100;
                                                         addr
                ROM LOC = 8'b1011 1001;
                                                                       data
        4'h4:
        4 'h5:
                ROM\ LOC = 8'b1100\ 0010;
                                                                ROM
                 ROM LOC = 8'b1100 0101;
        4'h6:
        4'h7:
                 ROM LOC = 8'b0000 0100;
                                                         en
        4'h8:
                 ROM LOC = 8'b1110 1100;
        4'h9:
                 ROM LOC = 8'b1000 1010;
        4 'hA:
                 ROM\ LOC = 8'b1100\ 1111;
        4 'hB:
                ROM\ LOC = 8'b0011\ 0100;
        4 'hC:
                 ROM LOC = 8'b1100'0001;
        4 'hD:
                 ROM LOC = 8'b1001 1111;
                 ROM LOC = 8'b1010 0101;
        4 'hE:
                 ROM LOC = 8'b0101 1100;
        4 'hF:
        default:ROM LOC = 8'bx;
      endcase
   endfunction
endmodule
```

ROM仿真与综合

```
Msgs
 en
169 253 233 220 185 194 197 4
                                                      236 138 207 52 193 159 165 92
- data
            90 ns
      Now
                                20 ns
                                        30 ns
                                                40 ns
                                                        50 ns
                                                                60 ns
                                                                        70 ns
                                                                                80 ns
                                                                                        90 ns
 🖋 🥯 Cursor 1
```

rom

ROM LOC[7:0]

DOUT[7:0]

77:0

data_1[7:0]

[3:0]

A[3:0]

[7:0]data[7:0]

```
module ROM(output [7:0] data, input [3:0] address, input en);
  assign data = (en) ? ROM LOC(address) : 8'bz;
                                                     `timescale 1ns/1ns
  function [7:0] ROM LOC( input [3:0] a );
                                                     `include "ROM.v"
      case (a)
                                                    module ROM tb;
                 ROM LOC = 8'b1010 1001;
         4 'h0:
                                                       wire [7:0] p q;
                 ROM LOC = 8'b1111 1101;
         4'h1:
                                                       reg [3:0] p addr;
         4 'h2:
                 ROM LOC = 8'b1110 1001;
                                                       reg p_en;
         4'h3:
                 ROM LOC = 8'b1101 1100;
                 ROM LOC = 8'b1011 1001;
         4 'h4:
                                                       ROM u0(.data(p q), .address(p addr), .en(p en));
         4 'h5:
                 ROM LOC = 8'b1100 0010;
         4'h6:
                 ROM LOC = 8'b1100 0101;
                                                       integer k;
                 ROM LOC = 8'b0000 0100;
                                                       initial begin
         4'h7:
                                                          p en = 0;
                 ROM LOC = 8'b1110 1100;
         4 'h8:
         4'h9:
                                                          p addr = 0;
                 ROM LOC = 8'b1000 1010;
                                                          #5 p en = 1;
         4 'hA:
                 ROM LOC = 8'b1100 1111;
                                                          for (k=0; k<16; k=k+1)
                 ROM LOC = 8'b0011 0100;
         4 'hB:
                                                             #5 p addr = p addr + 1'b1;
                 ROM LOC = 8'b1100 0001;
         4 'hC:
                                                       end
                 ROM LOC = 8'b1001 1111;
         4 'hD:
                 ROM LOC = 8'b1010 0101;
         4 'hE:
                                                       initial
                 ROM LOC = 8'b0101 1100;
         4 'hF:
                                                          $monitor("At time t=%4t, en=%b, address=%h, data=%b",
         default:ROM LOC = 8'bx;
                                                                    $time, u0.en, u0.address, u0.data);
      endcase
                                                    endmodule
   endfunction
endmodule
```

address[3:0]

设计ROM(2)


endmodule

```
module ROM (output reg [3:0] address, // Address input
           input [7:0] data,
                                       // Data output
                                        // Read Enable
           input en,
                                        // Chip Enable
           input ce
         );
   always @(*) begin
      if ( en && ce )
          case (address)
             0 : data = 8'ha;
             1 : data = 8'h37;
             2 : data = 8'hf4;
             3 : data = 8'h0;
             4 : data = 8'h9;
             5 : data = 8'hff;
             6 : data = 8'h11;
                                                                en
             7 : data = 8'h1;
             8 : data = 8'h10;
             9 : data = 8'h15;
             10 : data = 8'h1d;
             11 : data = 8'h25;
             12 : data = 8'h60;
             13 : data = 8'h90;
             14 : data = 8'h70;
             15 : data = 8'h90;
             default: data = 8'hz;
          endcase
      else data = 8'hz;
   end
```





单端口RAM



□ 数据输入/输出和控制信号

□ address: 数据存放地址

□ data_in: 数据输入

□ data_out: 数据输出

□ clk: 时钟信号

□ CS: 选片信号, 总控制信号, 若 CS 有效, 则可对该 RAM 芯片操作

◆ 对于 CS 无效的RAM, 其数据输出端处于高阻状态


□ OE: 输出使能,当 OE有效,RAM中的数据读到数据输出端口

□ WE: 写使能, 当WE有效,将输入端口的数据写入到RAM中

□ 任何时候, OE 和 WE 只能有一个有效

单端口RAM设计(1a)


□ 模块端口列表



```
单端口RAM设计(1b)
                                                   address
                                                             data_out
                                                   data in
   (续)模块实现部分
                                                 →I> clk
// DATA WIDTH = 8, ADDR WIDTH = 8
                                                   CS
parameter RAM DEPTH = 1 << ADDR WIDTH;</pre>
                                                   OF
// Internal variables
reg [DATA WIDTH-1:0] mem [0:RAM DEPTH-1];
                                                   WE
reg [DATA WIDTH-1:0] data ;
// output : When cs = 1, we = 0, ce = 1
assign data out = ( cs && !we && oe ) ? data : 8'bz;
// Write Operation : When cs = 1, we = 1
always @ (posedge clk) begin : MEM WRITE
    if ( cs && we )
        mem[address] <= data in;</pre>
end
// Read Operation : When cs = 1, we = 0, oe = 1
always @ (posedge clk) begin : MEM READ
    if (cs && !we && oe )
       data <= mem[address];</pre>
 end
endmodule
```

单端口RAM设计(2a)

□ 模块端口列表



单端口RAM设计(2a)

address
n
data in

> clk


data_out

J (续)模块实现部分

```
CS
// DATA WIDTH = 8, ADDR WIDTH = 8
                                                OE
parameter RAM DEPTH = 1 << ADDR WIDTH;</pre>
// Internal variables
                                                WE
reg [DATA WIDTH-1:0] mem [0:RAM DEPTH-1];
reg [DATA WIDTH-1:0] data ;
// Tri-State Buffer control
// output : When cs = 1, we = 0, ce = 1
assign data out = ( cs && !we && oe ) ? data : 8'bz;
always @(posedge clk) begin
    if (cs) // When cs = 1
        case ({we, oe})
            2 'b01: data <= mem[address]; // 读: we = 0, oe = 1
            2 b10: mem[address] <= data in; // 写: we = 1, oe = 0
            default:;
        endcase
```

end endmodule


单端口RAM综合



Туре	Z ID	Message	[_
- n	CL134	Found RAM mem, depth=256, width=8	200
- (1)	CG364	Synthesizing module RAM	
- (II)	MT206	Autoconstrain Mode is ON	
- n	MF257	Gated clock conversion enabled	
_ (II)	MF249	Running in 32-bit mode.	
n	FX164	The option to pack flops in the IOB has not been specified	
1		-3555	()

双端口存储器(Dual Port RAM)

- □ 单一时钟信号
 - □ clk: 时钟信号
- □ 端口 0 数据输入/输出和控制信号
 - □ address0: 数据存放地址
 - □ din0: 数据输入
 - □ dout0: 数据输出
 - □ CS0: Port_0 选片信号
 - ◆ 若 CS0 有效,可用 Port_0 操作RAM
 - ◆ 当 CS0 无效, Port_0 数据输出为高阻
 - □ OE0: 输出使能
 - ◆ 当OE0有效,读RAM中的数据到 dout0
 - □ WE0: 写使能
 - ◆ 当WE0有效,将输入数据写入RAM
 - □ 任何时候,OE0 和 WE0 中只能一个有效
- □ 端口 1 数据输入/输出和控制信号与 端口 0 完全相同




双端口存储器设计

□ 不能同时写

□ 不允许两个端口不能同时向一个存储单元 中写

□ 不能写时读

□ 任何时候,不能在写某个单元时候,同时 读该单元



双端口存储器设计(1)

CEREBEE CO.

□ 模块端口列表

```
module DualPortRAM #( parameter DATA WIDTH = 8, ADDR WIDTH = 8 )
     output [DATA WIDTH-1:0] dout0,  // Port 0 output data
     input [ADDR WIDTH-1:0] address0, // Port 0 address Input
     input cs0,
                                    // Port 0 chip Select
                               // Port 0 write enable/read Enable
     input we0,
     input oe0,
                                    // Port 0 output Enable
     ////////
     output [DATA WIDTH-1:0] dout1,  // Port 1 output data
     input [ADDR WIDTH-1:0] address1, // Port 1 address Input
     input [DATA WIDTH-1:0] din1,
                                    // Port 1 input data
     input cs1,
                                    // Port 1 chip Select
                            // Port 1 write enable/read Enable
     input we1,
     input oe1,
                                    // Port 1 output Enable
     ////////
                                     // Clock Input
     input clk
   );
```

双端口存储器设计(2)

(续)模块实现部分 —— 存储器写操作

```
OE0
                                                        WE0
// DATA WIDTH = 8, ADDR WIDTH = 8
parameter RAM DEPTH = 1 << ADDR WIDTH;</pre>
                                                      → address1
                                                        din1
reg [DATA WIDTH-1:0] mem [0:RAM DEPTH-1];
                                                        CS1
                                                        OE1
req [DATA WIDTH-1:0] data0;
reg [DATA WIDTH-1:0] data1;
                                                       ► WE1
                                                       ►I> clk
// Memory Write Block
// Write Operation : When we0 = 1, cs0 = 1
//
                       otherwise we1 = 1, cs1 = 1
always @ (posedge clk) begin : MEM WRITE // 防止同时写
    if ( cs0 && we0 ) begin
        mem[address0] <= din0;</pre>
    end
    else if (cs1 && we1) begin
        mem[address1] <= din1;</pre>
    end
end
```

address0

dout0

dout1

din0

CS₀

双端口存储器设计(3)

- □(续)模块实现部分
 - □ 存储器读操作

```
wire we = we0 | we1; // 防止写时读
// First Port of RAM output : When we = 0, oe0 = 1, cs0 = 1
assign dout0 = (cs0 \&\& oe0 \&\& !we) ? data0 : 8'bz;
// Read Operation : When we = 0, oe0 = 1, cs0 = 1
always @ (posedge clk) begin : MEM READ 0
    if (cs0 && oe0 && !we) begin
        data0 <= mem[address0];</pre>
    end
    else begin
        data0 <= 8'b0;
    end
end
```

双端口存储器设计(3)




- □(续)模块实现部分
 - □ 存储器读操作

```
// wire we = we0 | we1; ---- 防止写时读
// Second Port of RAM output : When we = 0, oe1 = 1, cs1 = 1
assign dout1 = (cs1 && oe1 && !we) ? data1 : 8'bz;
// Read Operation : When we1 = 0, oe 1 = 1, cs 1 = 1
always @ (posedge clk) begin : MEM READ 1
    if (cs1 && oe1 && !we ) begin
        data1 <= mem[address1];</pre>
    end
    else begin
        data1 <= 8'b0;
    end
end
```

endmodule // End of Module DualPortRAM


双端口RAM综合(1)

☐ Synplify Pro E-2011.03-SP2




双端口RAM综合(2)

☐ Precision_Synthesis RTL Plus 2014a.1_64-bit




堆栈(LIFO)

- □ 存储器——实现"后入先出(last in, first out)"算法
 - □ 顺序将数据逐个存入存储区
 - □ 地址指针总指向最后一个压入堆栈的数据单元
 - □ 存放这个地址指针的寄存器就称为堆栈指示器
 - □ 开始放入数据的单元称为"栈底"
- □ 压入 (push)
 - □ 在压栈的过程中,数据逐个地存入,
 - □ 每一个压入堆栈的数据,放在与前一个单元相连的后一个单元中
 - □ 堆栈指示器中的地址自动加1
- □ 弹出 (pop)
 - □ 按照堆栈指示器中的地址读取数据,堆栈指示器中的地址数自动减1



LIFO 设计



```
module LIFO(output reg [7:0] dout, // 输出数据
       output reg full,
                         // 栈满标志
       output reg empty,
                            // 栈空标志
                          // 时钟信号
       input clk,
        input clr,
                          // 清零
                          // 输入数据
        input [7:0] din,
                          // 压栈
        input push,
                          // 出栈
        input pop
        );
  reg [7:0] stack [0:7]; // 堆栈存储空间
  reg [3:0] addr; // 堆栈指针, 栈底为 0
```

```
always @(posedge clk) begin
     if (clr) begin // 清零
         dout <= 8'h0;
         addr \le 4'h0;
        full <= 1'b0;
        empty <= 1'b1;</pre>
     end
     else begin
        case ( {pop, push} )
            2'b01: begin
                             // 压栈
                    if (!full ) begin
                        if (addr < 4'h8) begin
                                                  // 存入数据
                           stack[addr] <= din;</pre>
                                                  // 指针 + 1
                           addr \le addr + 1'b1;
                          empty <= 1'b0;</pre>
                        end
                       else begin
                          full <= 1'b1;
                        end
                     end
                 end
                    begin // 出栈
            2'b10:
                     if ( !empty ) begin
                        if ( addr > 4'h0 ) begin
                          dout <= stack[addr-1]; // 输出数据
                          addr <= addr - 1'b1; // 指针 - 1
                          full <= 1'b0;
                        end
                       else begin
                          empty <= 1'b1;</pre>
                          dout <= 8'h0;
                        end
                    end
                 end
            default::
         endcase
     end
   end
endmodule
```

有限状态机(FSM, finite state machine)

- □ 状态机 —— 时序电路的通称
 - □ 有限 —— 状态数是有限的
 - □同步、异步
- □ 时钟同步状态机(clocked synchronous state machine)
 - □最常用
 - □ 状态改变 —— 在时钟信号的触发边沿出现的时候,才改变状态
- □状态机的结构
 - □ 最常用的两种模型:
 - ◆ Mealy 机
 - ◆ Moore 机


时钟同步状态机结构 —— Mealy 机

- □ 状态储存器
 - □ 储存状态机当前状态的一组触发器
 - ◆ n 个触发器具有 2ⁿ 种不同的状态
 - □ 所有触发器都连接到一个公共时钟信号
- □ 下一状态逻辑(next-state logic)F
 - □ 输入变换 —— 当前状态和输入的函数
- □ 输出逻辑(output logic)G
 - □ 输出变换 —— 当前状态和输入的函数
- □ F和G都是组合逻辑电路

Mealy 机:

输出同时取决于状态和输入

下一状态 = F(当前状态,输入) 输出 = G(当前状态,输入)




时钟同步状态机结构 —— Moore 机



■ Moore机

□ 输出只由状态决定

输出=G(当前状态)



□ 两种状态机模型可以互相转换

□ 实际设计中,准确地分类并不重要,关键是满足设计目标的需要

状态图



□ 表示在各种输入条件下的状态转换

- □ 每个状态用一组状态变量表示
- □ 每一个状态用于一个圆圈表示
 - ◆ 圈内有标识该状态名字的符号(状态名)
 - ◆ 二进制值——状态变量的值
- □ 从一个状态到另一个状态的转换用有向弧表示
 - ◆ 引起状态变化的输入和作为结果的输出标注在有向弧旁边


□ 状态变量 —— 触发器的输出


- □ 现态
 - ◆ 在下一时钟边沿(脉冲)到来之前的某个时刻 t, 一组状态变量改变前的二进制值
- □ 次态
 - ◆ 在下一个时钟脉冲到来之后的某个时刻 t+1, 所有状态变量呈现的新值

Mealy 机的状态图表示

- □ 例
 - □ 单输入、单输出的 Mealy 机
 - □ X —— 输入变量
 - □ Y —— 输出变量
 - □ A和B 表示状态的符号, 也就是状态名
 - □ X/Y 输入/输出
 - ◆ 左边 —— 输入变量
 - ◆ 右边 —— 输出的结果
 - □ 现态:可以是 A,也可以是 B
 - □ 次态: A 或 B
- □ 由于输出既是现态的函数,又是 输入变量的函数 —— Mealy机
- Mealy机的输出值


□ 当状态机处于所示的状态,并在 所示的输入作用下,就一直会产 生图中所列的输出值





Mealy 机的Verilog 模块

endmodule




```
module mealy( output reg yout, input clk, rst, xin );
    parameter A=2'b01, B=2'b10;
    reg [1:0] state;
    always @(posedge clk) begin
        if (!rst) begin state <= A; yout <= 1'b0; end
        else
            case(state)
                A:
                         if (xin) begin yout <= 1'b1; state <= B; end</pre>
                         else begin yout <= 1'b0; state <= A; end
                         if (xin) begin yout <= 1'b0; state <= A; end
                B:
                         else begin yout <= 1'b1; state <= B; end
                default:begin yout <= 1'b0; state <= A; end</pre>
            endcase
    end
```

Mealy 机的综合结果

□ 综合结果

Vot.	From State	To State	
1	В	В	rst@!xin
2	Á	В	rst&xin
3	В	A	xin
4	В	A	!rst
5	A	A	!xin
6	A	A	!rst

endmodule




```
module mealy( output reg yout, input clk, rst, xin );
    parameter A=2'b01, B=2'b10;
    reg [1:0] state;
    always @(posedge clk) begin
         if (!rst) begin state <= A; yout <= 1'b0; end</pre>
        else
             case (state)
                          if (xin) begin yout <= 1'b1; state <= B; end</pre>
                 A:
                          else begin yout <= 1'b0; state <= A; end</pre>
                          if (xin) begin yout <= 1'b0; state <= A; end
                 B:
                          else begin yout <= 1'b1; state <= B; end</pre>
                 default:begin yout <= 1'b0; state <= A; end</pre>
             endcase
    end
```

Moore 机的状态图表示

■ JK触发器的Moore 电路表示


- □ 状态 A: QQ'= 01
- □ 状态 B: QQ'= 10
- □ 输入 JK = 00, 01, 10, 11




正边沿触发式 J-K' 触发器真值表

_					
Ξ	J	K	CLK	Q	QN
	Χ	Х	0	上一个Q值	上一个 QN 值
	Х	Х	1	上一个Q值	上一个 QN 值

0	0		上一个Q值	上一个 QN 值
0	1	_	0	1
1	0	_	1	0
1	1	_	上一个 QN 值	上一个Q值





Moore 机的的Verilog 模块

```
module Moore JK( output reg q, qn, input clk, rst, j, k );
    parameter A=2'b01, B=2'b10;
    reg [1:0] state;
    always @(posedge clk) begin
        if (!rst) begin {q,qn} <= 2'b01; state <= A; end</pre>
       else begin
         case (state)
              A: begin
                  {q,qn} \le 2'b01;
                  state <= (j==1'b1) ? B : A;
                    end
              B: begin
                  {q,qn} \le 2'b10;
                   state <= (k==1'b1) ? A : B;
                    end
                                                                        00.10
                                              00,01
              default: ;
                                                           10, 11
           endcase
       end
    end
                                                                     В
                                                    A
endmodule
                                                    0
                                                           01, 11
```

利用状态图设计同步状态机的基本步骤

□ 利用状态图进行设计的基本步骤


- ①根据功能(问题描述)要求,确定:
 - ◆ 输入变量的个数 —— 选择输入变量
 - ◆ 输出变量的个数 —— 选择输出变量
 - ◆ 状态变量的个数
- 2 对状态进行编号,或用标识符(助记符)给状态命名
- ③ 构造状态图
 - ◆ n 个输入变量的状态转换数为 2ⁿ
 - ◆ 对于一个有 s 位状态及 k 位输入的状态机, 共有 2s+k 状态/输入组合
 - ◆ 对于大量的输入变量,只表示引起状态变换或输出变化的变量组合
 - 未指定的输入变量组合默认为状态机保持现态
- 4 选择一组状态变量
- ⑤状态分配(或,状态编码, state encoding)
 - ▶ 对每个状态赋给一个状态变量的取值组合
 - ◆ 有多种方案可以选择 —— 通常采用独热码 (one-hot encoding)
- ⑥设计 Verilog 模块

根据状态图设计 Verilog 模块

- □ 首先根据要求选择状态机的置位与复位方式
 - □ 两种方式: 异步、同步
 - □ 两种方式的 Verilog 模块的事件控制方法不同
- □ 异步置位与复位
 - □ 置位与复位与时钟信号无关
 - □ 当置位与复位脉冲到来时,立即将触发器的输出端置1或0
- □ 实现异步置位与复位的事件控制语法:
 - always @(边沿关键字 clock or 边沿关键字 reset or 边沿关键字 set)
 - □ 边沿关键字
 - ◆ 正边沿: posedge
 - ◆ 负边沿: negedge


状态机设计方法

- □ 根据状态图
 - □ 未指定的输入变量组合默认为状态机保持现态
- Mealy 机
 - □ 输出既依赖于现态,又取决于输入
- □ 输入
 - □ 复位 Reset: 记为 R
 - □ 控制 Ctrl: 记为 C
- □ 输出
 - \square Y_1 , Y_0
- □ 在设计时,使用同步复位



```
module FSM( output reg [1 : 0] Y, input clk, ctrl, reset );
   reg [3 : 0] state;
   parameter IDLE = 4'b0001, START = 4'b0010, STOP = 4'b0100, CLEAR = 4'b1000;
   always @(posedge clk)
       if (!reset) begin
           state <= IDLE; Y <= 2'b00;
       end
       else
           case (state)
              IDLE: begin
                         if (ctrl) begin
                             state <= START; Y <= 2'b01;</pre>
                         end
                      else
                         state <= IDLE;</pre>
                      end
              START: begin
                         if (!ctrl) begin
                             state <= STOP; Y <= 2'b10;
                         end
                         else state <= START;</pre>
                      end
              STOP:
                      begin
                         if (ctrl) begin
                             state \leq CLEAR; Y = 2'b11;
                         end
                         else state <= STOP;</pre>
                      end
              CLEAR: begin
                         if (!ctrl) begin
                             state \leq IDLE; Y = 2'b00;
                         end
                         else state <= CLEAR;</pre>
                      end
              default: state <= IDLE;</pre>
           endcase
endmodule
```

FSM的 Verilog 模块



```
timescale 1ns / 100ps
`include "FSM.v"
                                                                                                                 FSM的仿真波形
module FSM tb();
    wire [1 : 0] p y;
    reg p_c, p_res, p_clk;
    reg [7:0] p_data;
    initial begin
                                                                                                                                       Start
        p clk = 0;
                                                                                                                                                            \bar{C}/Y_1\bar{Y}_0
                                                                                                                 C/\overline{Y_1}Y_0
         forever begin
            p_clk = #6 1; p_clk = #4 0;
                                                                                                                              \overline{R}/\overline{Y_1}\overline{Y_0}
         end
    end
                                                                                             ar{R}/ar{Y}_1ar{Y}_0
                                                                                                                                          \bar{R}/\bar{Y}_1\bar{Y}_0
    initial begin
                                                                                                                                                           Stop
                                                                                                                    Idle
        pc = 0;
        forever begin
             #6 p c = ~p c;
            p data = {$random} % 256;
             #1 p_res = p_data[3];
                                                                                                                                                            C/Y_1Y_0
         end
                                                                                                            (\bar{R}\,|\,\bar{C})/\bar{Y}_{\scriptscriptstyle \parallel}\bar{Y}_{\scriptscriptstyle \parallel}
                                                                                                                                       Clear
    end
    initial
         $monitor("At time %t, Y=%b, CLK=%b, CTRL=%b, RESET=%b, state=%b",
                    $time, p_y, p_clk, p_c, p_res, u0.state );
    FSM u0( .Y(p_y), .clk(p_clk), .ctrl(p_c), .reset(p_res) );
endmodule
  CLK
                St0
   🎱 CTRL
                St0
      RESET
                St1
                                                                                     18
                                                                                                                                  121
      state
         [3]
         [2]
                                        (OT
                                                              ľn
                                                                                     ľЗ
                                                                                                Xσ
                                                        50 ns
                                                                                   100 ns
                                                                                                                150 ns
```

序列检测器(1)



- □ 将一个指定的序列从输入数字序列中检测出来
- ① 功能描述
 - □ 检测串行输入数字序列中的指定序列: 10010
 - 如果在输入序列中检测到一个指定序列,则设置发现标志为1,否则,置0
 - □ 指定序列以重叠形式出现时,也认为是有效的被检测序列
 - 如: 10010010


② 输入/输出

- □ 3个输入变量:
 - ◆ CLK —— 时钟信号
 - ◆ RESET —— 异步复位信号
 - ◆ S_IN 表示输入序列,如: 110010010000100101...
- □ 1个输出变量
 - ◆ FLAG —— 检出标志
 - 如果检测到一个指定序列,则置1,否则,置0

序列检测器(2)

- ③ 采用Mealy型状态机,构造状态图
 - □ 如果无法先确定状态的个数,先构造状态图
 - 然后,确定状态个数、状态变量的个数
 - □ 构造过程
 - ◆ 状态 Idle: 等待第一个 1,...
- ④ 状态个数:5
- ⑤ 状态命名(编号): IDLE、A、B、C、D

10010010




0001<u>10010</u>0010000<u>10010</u>010100010...

序列检测器(3)

- ⑥ 选择一组状态变量
 - □ 使用 5 个状态变量: state[4:0]
- ⑦ 状态分配(编码)
 - □ 采用独热码
 - 0_0001, 0_0010, 0_0100, 0_1000, 1_0000
- ⑧ Verilog 模块设计:
 - □ 使用异步复位
 - ◆ 非阻塞性赋值
 - 分成两部分设计
 - ① 状态转换部分 —— always 和 case 语句结构
 - 正边沿触发方式
 - 每一个状态转换用一个 case 选项
 - ② 状态、输入/输出组合逻辑变换部分

序列检测器 Verilog 模块设计





```
module seq recognize ( output reg flag, input clk, reset, seq);
    parameter IDLE = 5'b0 0001, A = 5'b0 0010, B = 5'b0 0100,
                   C = 5'b0 1000, D = 5'b1 0000;
    reg [4 : 0] state;
    always @(posedge clk, negedge reset)
        if (!reset) begin flag <= 1'b0; state <= IDLE; end</pre>
        else begin
            case (state)
            IDLE:
                      if (seq) begin flag <= 1'b0; state <= A; end
                      else begin flag <= 1'b0; state <= IDLE; end</pre>
                      if (seg) begin flag <= 1'b0; state <= A; end
               A:
                      else begin flag <= 1'b0; state <= B; end
                      if (seq) begin flag <= 1'b0; state <= A; end
               B:
                      else begin flag <= 1'b0; state <= C; end
                      if (seq) begin flag <= 1'b0; state <= D; end</pre>
               C:
                      else begin flag <= 1'b0; state <= IDLE; end</pre>
                      if (seq) begin flag <= 1'b0; state <= A; end
               D:
                      else begin flag <= 1'b1; state <= B; end</pre>
            default: begin flag <= 1'b0; state <= IDLE; end</pre>
        endcase
    end
endmodule
```

序列检测器模块仿真


```
module seq recognize tb;
    wire p flag;
    reg p clk, p rst, p s;
    initial begin p rst = 1'b0; #25 p rst = 1'b1; end
    initial begin p clk = 0; forever #10 p_clk = ~p_clk; end
    parameter SIZE = 32;
    reg [SIZE-1 : 0] data = 32'b0110 0100 1000 0100 1010 1011 0001 0100
    initial begin: SERIES
        integer i;
        p s = 0;
        #30:
        for (i = 0; i < SIZE; i = i+1) begin
            p s = data[SIZE -1];
           data = data << 1;</pre>
            #20;
        end
    end
    seq recognize u( .flag(p flag), .clk(p clk), .reset(p rst), .seq(p s) );
endmodule
```

序列检测器模块测试






□ 输入序列: 0110_0100_1000_0100_1010_1011_0001_0100



用Moore型状态机设计序列检测器(1)

- □ 序列检测器的Moore型状态机的状态个数: 6
 - □ Mealy型状态机的状态个数: 5
- □ 状态命名(编号): IDLE、A、B、C、D、E

0001<u>10010</u>0010000<u>10010</u>010100010...




1/0 1/0 B 0/0 C 1/0 D

10010010

用Moore型状态机设计序列检测器(2)

```
module seq recognize ( output reg flag, input clk, rst n, seq);
    localparam IDLE = 6'b00 0001, A = 6'b00 0010, B = 6'b00 0100,
                  C = 6'b00 1000, D = 6'b01 0000, E = 6'b10 0000;
    reg [5:0] state;
    always @ (posedge clk, negedge rst n) begin
        if (!rst n) begin
            flag \leq 1'b0;
            state <= IDLE;</pre>
        end
        else begin
            flag \le (state == E) ? 1'b1 : 1'b0;
            case (state)
                IDLE: state <= (seq) ? A : IDLE;</pre>
                A: state <= (seq) ? A : B;
                B:
                      state <= (seq) ? A : C;
                C: state <= (seq) ? D : IDLE;</pre>
                D: state <= (seq) ? A : E;
                       state <= (seq) ? A : C;
                E:
                default:state <= IDLE;</pre>
            endcase
        end
    end
endmodule
```

Mealy型与Moore型状态机比较



序列检测器使用Mealy型状态机(1)

```
| module seq recognize ( output reg flag, input clk, reset, seq);
     parameter IDLE = 5'b0 0001, A = 5'b0 0010, B = 5'b0 0100,
                    C = 5'b0 1000, D = 5'b1 0000;
     reg [4 : 0] p state, n state;
                                                           IDLE
                                                           1/0
     always @(posedge clk, negedge reset)
         if (!reset) p state <= IDLE;</pre>
         else p state <= n state;</pre>
                                                                         0/1
     always @(*) begin
         case (p state)
              IDLE: n state = (seq) ? A : IDLE;
                 A: n \text{ state} = (\text{seq}) ? A : B;
                 B: n \text{ state} = (seq) ? A : C;
                 C: n \text{ state} = (seq) ? D : IDLE;
                 D: n \text{ state} = (seq) ? A : B;
              default:n state = IDLE;
         endcase
         flag = ((p state == D) && (seq == 1'b0)) ? 1'b1 : 1'b0;
     end
 endmodule
                                                       状态储存器
                                          下一状态逻辑
                                                                    输出逻辑
                                                              当前状态
                                                   激励
                                                          Μ
                                                                             ► 输出
                                                                      G
                                             F
                                                        时钟输入
```


时钟信号


序列检测器使用Mealy型状态机(2)

```
module seq recognize ( output flag, input clk, reset, seq);
    parameter IDLE = 5'b0 0001, A = 5'b0 0010, B = 5'b0 0100,
                    C = 5'b0 1000, D = 5'b1 0000;
    reg [4 : 0] p_state, n state;
    always @(posedge clk, negedge reset)
         if (!reset) p state <= IDLE;</pre>
                                                                   0/0
                                                           IDLE
         else p state <= n state;</pre>
                                                                 1/0
                                                           1/0
    always @(*) begin
                                                               0/0
         case (p state)
             IDLE: n state = (seq) ? A : IDLE;
                                                                1/0
                A: n \text{ state} = (\text{seq}) ? A : B;
                B: n \text{ state} = (\text{seq}) ? A : C;
                C: n state = (seq) ? D : IDLE;
                D: n \text{ state} = (seq) ? A : B;
             default:n state = IDLE;
         endcase
    end
    assign flag = ((p state == D) && (seq == 1'b0)) ? 1'b1 : 1'b0;
endmodule
                                                       状态储存器
                                          下一状态逻辑
                                                                     输出逻辑
                                   输入 -
                                                              当前状态
                                                   激励
                                                          Μ
                                                                             ► 输出
                                                                      G
                                             F
                                                        时钟输入
```


时钟信号

序列检测器使用Mealy型状态机仿真






ModelSim 32bit(上)与 64bit(下)仿真结果



物理不可克隆函数

- □ 物理不可克隆函数(Physical Unclonable Function, PUF))
 - □ 用于从复杂的物理系统特性中提取秘密信息
- □ 由于生产工艺的随机偏差,没有任何两个集成电路相同
 - □ 即使它们使用相同版图 (layout) 之中
 - □制造过程中产生的偏差是固有
 - □ 难以消除或预测
 - □ 随着制造工艺的越来越复杂,其相应的偏差不断增加
- □ 基于延时的硅基 PUF 的概念
 - □ 从每个处理器芯片的唯一延迟特性产生密钥



什么是 PUFs?




- □ PUF 能用于生成唯一的密钥或 ID
 - □ 高度安全,无需专门的设计进行处理
 - □ 成本低廉,无需特殊制造技术
- □ PUF无需利用加密就可实现安全,低成本的认证
 - □ PUF作为一个函数实现映射: challenge ⇒ response
 - □ 只有真实的IC才能生成对应于挑战(输入数据)的正确响应(输出数据)

□问题

- □ 如何设计一个 PUF 电路?
- □ PUF想法是否可行(可靠性和安全性)?
- □ 如何使用PUF进行密钥生成和认证?


环形振荡器(Ring Oscillator)





- □ 在IC中广泛使用环形振荡器产生时钟或特征性能
- □ 即使采用相同的掩模制造的多个振荡器,每个环形振荡器都具有唯一的频率

使用环形振荡器的PUF电路



比较两个振荡器的频率 → 哪个振荡器的频率更快是由制造工艺的偏差确定随机的