

به نام خدا



جبرانی پایان ترم

درس: طراحی سیستم های دیجیتال

استاد: مهندس فصحتی

نویسنده: شمیم رحیمی

شماره دانشجویی: ۴۰۱۱۰۵۹۵۶

سوال ۷)

برای ساخت یک پردازنده‌ی آرایه‌ای ۵۱۲ بیتی ابتدا ۳ بخش اصلی آن را طراحی می‌کنیم:

۱- یک رجیستر فایل با قابلیت ذخیره سازی ۴ آرایه‌ی ۵۱۲ بیتی با نام های A1 تا A4

ماژول طراحی شده به این شکل است:

```
module Register_File(  
    input wire clk,  
    input wire reset,  
    input wire [1:0] write_sel,  
    input wire [511:0] write_data,  
    input wire [1:0] write_sel2,  
    input wire [511:0] write_data2,  
    input wire write_en,  
    input wire write_en2,  
    input wire [1:0] read_sel,  
    output wire [511:0] read_data,  
    output signed [511:0] A1,  
    output signed [511:0] A2,  
    output signed [511:0] A3,  
    output signed [511:0] A4  
);  
  
    reg signed [511:0] registers [0:3];  
  
    always @(posedge clk or posedge reset) begin  
        if(reset) begin  
            registers[0] <= 512'b0;  
            registers[1] <= 512'b0;  
            registers[2] <= 512'b0;  
            registers[3] <= 512'b0;  
        end else begin  
            if (write_en) begin  
                registers[write_sel] <= write_data;  
            end  
            if (write_en2) begin  
                registers[write_sel2] <= write_data2;  
            end  
        end  
    end  
  
    assign read_data = registers[read_sel];  
    assign A1 = registers[0];  
    assign A2 = registers[1];  
    assign A3 = registers[2];  
    assign A4 = registers[3];  
  
endmodule
```

توضیح ماژول رجیستر فایل:

ابتدا ورودی و خروجی های لازم را تعریف میکنیم. طبقاً دو ورودی clock و reset دارد. می‌خواهیم ماژول همزمان بتواند روی دو رجیستر عملیات نوشتن را انجام دهد پس از ورودی های write enable، write address(select) و write data دو تا داریم. برای عملیات خواندن هم read data و read select(register number) داریم. همچنین چون می‌خواهیم در ماژول نهایی تست‌بنچ، محتوای رجیسترها را نمایش دهیم، خود رجیسترها را نیز خروجی می‌گیریم.

آدرس هایی که شماره‌ی رجیستر مقصد را مشخص می‌کنند (write sel, write sel2, read sel2)، دو بیتی هستند زیرا باید بتوانیم ۴ عدد را با آنها نمایش دهیم چون ۴ رجیستر داریم.

همچنین دیتا های ورودی برای نوشتن و خروجی برای خواندن هم ۵۱۲ بیتی هستند زیرا این پردازنده ۵۱۲ بیتی است.

در ابتدا ۴ رجیستر ۵۱۲ بیتی تعریف می‌کنیم.

سپس در بلاک always که به لبه‌ی بالارونده‌ی clk و reset حساس است، بررسی می‌کنیم که reset یک شده‌است یا خیر. اگر یک بود همه‌ی رجیستر ها را ریست و صفر می‌کنیم و در غیر این صورت در صورت یک بودن هر کدام از write_enable ها، عملیات write مربوطه انجام می‌شود.

و در انتها یک دستور اساین داریم که محتوای رجیستری که توسط read_sel مشخص شده‌است را داخل read_dara میریزد که خروجی رجیستر فایل است. همچنین محتوای رجیسترها را نیز در خروجی های مربوط به خودشان میریزیم.

۲- یک واحد ALU که قابلیت ضرب و جمع دارد. دقت کنید که این ALU در اصل ورودی های ۵۱۲ بیتی دارد اما چون طول کلمه ها ۳۲ بیت است، در اصل روی ۱۶ تا کلمه ی ۳۲ بیتی عملیات انجام می دهد.

```
module ALU(  
    input signed [511:0] A1,  
    input signed [511:0] A2,  
    input wire [1:0] operation, // 00: Addition, 01: Multiplication  
    output signed [1023:0] output_data  
);  
  
    reg [1023 : 0] ALUOut;  
    integer i, j;  
    assign output_data = ALUOut;  
  
    always @(*) begin  
        case (operation)  
            2'b00: begin  
                for (i = 0; i < 16; i = i + 1) begin  
                    ALUOut[i * 64 +: 64] <= (A1[i * 32 +: 32]) + (A2[i * 32 +: 32]);  
                end  
            end  
            2'b01: begin  
                for (j = 0; j < 16; j = j + 1) begin  
                    ALUOut[j * 64 +: 64] <= (A1[j * 32 +: 32]) * (A2[j * 32 +: 32]);  
                end  
            end  
            default: begin  
                ALUOut = 1024'b0;  
            end  
        endcase  
    end  
endmodule
```

این ماژول دو ورودی رجیستر ۵۱۲ بیتی دارد. (دو وکتور شامل ۱۶ عدد صحیح علامت دار ۳۲ بیتی) یک ورودی ۲ بیتی که عملیات آن را مشخص می کند و یک وکتور ۱۰۲۴ بیتی شامل ۱۶ عدد ۶۴ بیتی که همان نتایج عملیات ها روی ۱۶ عدد ۳۲ بیتی هستند.

ابتدا نیاز داریم که یک reg ۱۰۲۴ بیتی تعریف کنیم تا بتوانیم مقدار آن را در بلاک always تغییر دهیم و مقدار این reg را داخل خروجی assign می کنیم.

این یک مدار ترکیبی هستند با تغییر هر کدام از ورودی ها کار می کند. داخل بلاک always اگر operation == 00 یعنی جمع باید انجام شود و اگر operation == 01 بود یعنی ضرب و در غیر این صورت مقادیر خروجی را صفر می کند. این واحد، عملیات حسابی را میان مولفه های ۳۲ بیتی متناظر بردارها انجام می دهد و حاصل ۶۴ بیتی را در مولفه ی متناظر بردار خروجی قرار می دهد.

۳- یک حافظه با عمق ۵۱۲ و عرض ۳۲ بیت:

```
module Memory(  
    input wire clk,  
    input wire reset,  
    input wire write_en,  
    input wire read_en,  
    input [8:0] address, // 9 bits for 512 locations  
    input signed [511:0] write_data,  
    output reg signed [511:0] read_data  
);  
  
    reg [31:0] mem [0:511];  
  
    always @(posedge clk) begin  
        if(reset) begin  
            mem[0] <= 32'h0;  
            mem[1] <= 32'h0;  
            mem[2] <= 32'hFFFFFFF;  
            mem[3] <= 32'hF0000000;  
            mem[4] <= 32'hF0000000;  
            mem[5] <= 32'h0000000F;  
            mem[6] <= 32'h1;  
            mem[7] <= 32'h1;  
            mem[8] <= 32'h80000000;  
            mem[9] <= 32'h0F0000F0;  
            mem[10] <= 32'h0F0000F0;  
        end else begin  
            if (write_en) begin  
                for (i = 0; i < 16; i = i + 1) begin  
                    mem[(i + address) % 512] <= (write_data[32 * i +: 32]);  
                end  
            end  
  
            if (read_en) begin  
                for (j = 0; j < 16; j = j + 1) begin  
                    read_data[32 * j +: 32] = mem[(j + address) % 512];  
                end  
            end  
        end  
    end  
endmodule
```

توضیح ماژول حافظه:

این ماژول ورودی های کلاک و ریست دارد. write enable و read enable دارد که مشخص می کنند عملیات خواندن و نوشتن انجام شوند یا خیر. همچنین چون عمق آن ۵۱۲ بیتی است پس ۹ بیت برای آدرس دهی نیاز دارد. ۵۱۲ بیت دیتای ورودی برای نوشتن و ۵۱۲ بیت دیتای خروجی برای خواندن.

ابتدا ۳۲ خانه ی ۵۱۲ بیتی که همان حافظه ی ما است را تعریف می کنیم.

دقت کنید که برای initialize کردن حافظه می توانیم از دستور

```
$readmemh("file.txt", mem);
```

استفاده کنیم و محتوای فایل txt ما به صورت رندوم با یک کد پایتون تولید شده باشد. اما در اینجا چون می خواهیم مقادیر مرزی و بسیار بزرگ و بسیار کوچک را تست کنیم، ۱۱ خانه ی اول حافظه را هنگام ریست، به صورت دستی با مقادیر مرزی و حساس مقداردهی می کنیم.

اگر write enable فعال باشد، می نویسم و اگر read enable فعال باشد، می خوانیم. دقت کنید که عملیات خواندن و نوشتن به صورت چرخشی انجام می شود. ما آدرس پایه را به حافظه می دهیم و خروجی حافظه یک وکتور ۵۱۲ بیتی شامل ۱۶ عدد صحیح ۳۲ بیتی است که در ۱۶ خانه ی متوالی هستند که آدرس ابتدای آن همان آدرس پایه است.

حال که این سه ماژول مورد نیاز را ساختیم، این ها را کنار هم می گذاریم تا پردازنده ی اصلی ساخته شود. ۴ دستور داریم: load, store, add, multiply پس دستورات ما ۲ بیت آپکد می خواهند. دو بیت برای مشخص کردن شماره ی رجیستر مورد نیاز در دستورات load و store و همچنین ۹ بیت برای آدرس دهی. دقت کنید که دستورات add و multiply فقط با همان دو بیت آپکد مشخص می شوند و ورودی و خروجی های آنها از قبل در صورت سوال مشخص شده اند.

12	11 10	9 8	0
opcode	register number	memory address	

پس ماژول پردازنده به این شکل است: (در ۲ عکس)

```

module Vector_Processor(
    input wire clk,
    input wire reset,
    input wire [12:0] instruction, // 00: load, 01: store, 10: addition, 11: multiplication
    output signed [511 : 0] A1,
    output signed [511 : 0] A2,
    output signed [511 : 0] A3,
    output signed [511 : 0] A4
);

    wire signed [511 : 0] RF_out;
    reg [511 : 0] RF_in;
    reg [511 : 0] RF_in2;
    wire signed [511 : 0] RF_A1;
    wire signed [511 : 0] RF_A2;
    wire signed [511 : 0] RF_A3;
    wire signed [511 : 0] RF_A4;
    reg[1:0] write_sel;
    reg[1:0] write_sel2;
    reg[1:0] read_sel;
    reg write_en, write_en2;
    Register_File register_file(clk, reset, write_sel, RF_in, write_sel2, RF_in2, write_en, write_en2,
    read_sel, RF_out, RF_A1, RF_A2, RF_A3, RF_A4);

    reg [511 : 0] ALU_in_1;
    reg [511 : 0] ALU_in_2;
    reg [1:0] ALUOp;
    wire signed [1023 : 0] ALU_out;
    ALU alu (ALU_in_1, ALU_in_2, ALUOp, ALU_out);

    reg signed [511 : 0] DM_in;
    wire signed [511 : 0] DM_out;
    reg [8 : 0] DM_address;
    reg DM_write_enable;
    reg DM_read_enable;
    Memory data_memory (clk, reset, DM_write_enable, DM_read_enable, DM_address, DM_in, DM_out);

```

این ماژول ورودی و خروجی های کلاک و ریست و دستور را دارد. همچنین محتوای رجیستر ها را برای نمایش در تست بنچ، خروجی می گیریم.

ورودی ها و خروجی های سه ماژول ساخته شده را نیز تعریف می کنیم و آنها (رجیستر فایل، ALU و حافظه) را می سازیم.

```

assign A1 = RF_A1;
assign A2 = RF_A2;
assign A3 = RF_A3;
assign A4 = RF_A4;

```

همچنین خروجی های رجیستر فایل را به خروجی های ماژول اساین می کنیم.

```

integer i;
always @(posedge clk) begin
    #5
    case (instruction[12:11])
        2'b00: begin // load
            DM_write_enable <= 0;
            DM_read_enable <= 1;
            DM_address <= instruction[8:0];
            write_en <= 1;

            write_sel <= instruction[10:9];
            #5
            RF_in <= DM_out;
        end
        2'b01: begin // store
            DM_write_enable <= 1;
            DM_read_enable <= 0;
            DM_address <= instruction[8:0];
            write_en <= 0;
            read_sel <= instruction[10:9];
            #1
            DM_in <= RF_out;
        end
        2'b10: begin // addition
            DM_write_enable <= 0;
            DM_read_enable <= 0;
            write_en <= 1;
            write_en2 <= 1;
            write_sel <= 2'b10;
            write_sel2 <= 2'b11;
            ALUOp = 2'b00;
            ALU_in_1 <= RF_A1;
            ALU_in_2 <= RF_A2;
            #5
            for(i = 0; i < 16; i = i + 1) begin
                RF_in[32 * i +: 32] <= ALU_out[64 * i +: 32];
                RF_in2[32 * i +: 32] <= ALU_out[64 * i + 32 +: 32];
            end
        end
        2'b11: begin // multiplication
            DM_write_enable <= 0;
            DM_read_enable <= 0;
            write_en <= 1;
            write_en2 <= 2;
            write_sel <= 2'b10;
            write_sel2 <= 2'b11;
            ALUOp = 2'b01;
            ALU_in_1 <= RF_A1;
            ALU_in_2 <= RF_A2;
            #5
            for(i = 0; i < 16; i = i + 1) begin
                RF_in[32 * i +: 32] <= ALU_out[64 * i +: 32];
                RF_in2[32 * i +: 32] <= ALU_out[64 * i + 32 +: 32];
            end
        end
    endcase
end
endmodule

```

در این بلاک، در هر کلاک به آپکد نگاه می‌کنیم. اگر آپکد 00 باشد یعنی load. پس می‌خواهیم از حافظه داخل رجیستر فایل بنویسیم. پس read enable مربوط به حافظه و write enable مربوط به رجیستر فایل را ۱ می‌کنیم. آدرس حافظه را به memory و آدرس رجیستر را به register file

می‌دهیم تا عملیات انجام شود و در نهایت خروجی حافظه را پس از مدتی تاخیر برای اطمینان از خروجی، در ورودی رجیسترفایل میریزیم تا در رجیستر مشخص شده نوشته شود.

اگر آپکد 01 باشد یعنی store. پس می‌خواهیم از رجیستر فایل داخل حافظه بنویسیم. پس write enable مربوط به حافظه را ۱ می‌کنیم و write enable مربوط به رجیسترفایل را ۰ می‌کنیم. آدرس حافظه را به memory و آدرس رجیستر را به register file می‌دهیم تا عملیات انجام شود و در نهایت خروجی رجیسترفایل را پس از مدتی تاخیر برای اطمینان از خروجی، در ورودی حافظه میریزیم تا در خانه‌ی مشخص شده نوشته شود.

اگر آپکد 10 باشد یعنی add. پس با حافظه کاری نداریم. Write enable های رجیستر فایل را یک می‌کنیم و شماره‌ی رجیستر های A3 و A4 را برای ذخیره‌ی خروجی به آن می‌دهیم. ALUOp را 00 می‌کنیم تا جمع انجام دهد و A1 و A2 را به ورودی های ALU می‌دهیم. در نهایت خروجی ALU را پس از مدتی تاخیر برای اطمینان از خروجی، در ورودی رجیسترفایل میریزیم تا در رجیسترهای مشخص شده نوشته شود.

اگر آپکد 11 باشد یعنی multiply. پس با حافظه کاری نداریم. Write enable های رجیستر فایل را یک می‌کنیم و شماره‌ی رجیستر های A3 و A4 را برای ذخیره‌ی خروجی به آن می‌دهیم. ALUOp را 01 می‌کنیم تا ضرب انجام دهد و A1 و A2 را به ورودی های ALU می‌دهیم. در نهایت خروجی ALU را پس از مدتی تاخیر برای اطمینان از خروجی، در ورودی رجیسترفایل میریزیم تا در رجیسترهای مشخص شده نوشته شود.

حال ماژول تست‌بنچ را طراحی می‌کنیم:

```
module TB;
    reg clk;
    reg reset;
    reg [12:0] instruction;
    wire [511:0] A1;
    wire [511:0] A2;
    wire [511:0] A3;
    wire [511:0] A4;

    Vector_Processor processor (clk, reset, instruction, A1, A2, A3, A4);

    initial
    |   clk = 0;
    always
    |   #25 clk = ~clk;
```

کلاک و ریست و محتوای رجیسترها را می‌سازیم و با این‌ها یک instance از پردازنده‌ی ساخته شده می‌گیریم.

```
initial begin
    reset <= 1;
    #45
    reset <= 0;
    instruction <= 100000000000; // A4:A3 = A1 + A2
    #40
    instruction <= 110000000000; // A4:A3 = A1 * A2
    #40
    instruction <= 000000000001; // A1 <= memory[000000001]
    #40
    instruction <= 000100000100; // A2 <= memory[000001000]
    #40
    instruction <= 010000000000; // A4:A3 = A1 + A2
    #40
    instruction <= 011000000001; // memory[000000001] <= A3
    #40
    instruction <= 011100000100; // memory[000001000] <= A4
    #40
    instruction <= 000000000010; // A1 <= memory[000000010]
    #40
    instruction <= 000100000001; // A2 <= memory[000000011]
    #40
    instruction <= 110000000000; // A4:A3 = A1 * A2
    #40
    instruction <= 011000000010; // memory[000000010] <= A3
    #40
    instruction <= 011100000011; // memory[000000011] <= A4

    $stop;
end

initial
    $monitor($time, ":\nA1 = %h\nA2 = %h\nA3 = %h\nA4 = %h",
              A1, A2, A3, A4);

endmodule
```

به این ترتیب این دستورات را اجرا می‌کنیم. کنار هرکدام نوشته شده که چه کاری انجام می‌دهند. خروجی تست:

