硬體描述語言設計與模擬

Homework #4 Title: Finite State Machine

班級:電子二B

學號: B10713138

姓名:蔡尚哲


教師:許明華老師

繳交日期:2019/11/10

電路原理

利用有限狀態機作設計,當輸入出現 **11000** 的連續數字,輸出為 **1**,其餘狀態輸出皆為 **0**。

電路架構




SO 是最初始的階段,S 後面的數字代表已經配對出幾個數字,中間只要有一個數字不符合,則跳回 SO,當到 S5 時即輸出 1,S5 時如輸入出現 1 就跳到 S1 為下一輪的判斷。


程式擷取畫面

```
ModelSim - INTEL FPGA STARTER EDITION 10.5b
 File Edit View Compile Simulate Add Source Tools Layout Bookmarks Window Help
  ▼ | 3 - 3 - 3 - 4 | X → X B ×
C:/intelFPGA/17.0/homework2/Finite_State_Machine.v (/test_Finite_State_Machine/Finite_State_Machine) - Default
                                                                                                                                 년 • 419 ps 원
       module Finite_State_Machine(out,in,clock);
        output reg out;
        input in,clock;
reg[2:0]condition1,condition2;
         condition_s0 = 3'b000, condition_s1 = 3'b001, condition_s2 = 3'b010, condition_s3 = 3'b011, condition_s4 = 3'b100, condition_s5 = 3'b101;
       begin
        condition1 = condition_s0;
        always @(posedge clock)
  condition1 = condition2;
        always @(condition1)
       begin
         condition_s0:
         out = 0;
condition_s1:
         condition_s2:
                     out = 0;
         condition s3:
         out = 0;
condition_s4:
Transcript X M Finite_State_Machine.v X M test_Finite_State_Machine.v X Project X sim X Wave X
   오 닭 🧲 📜 👩 🔤 🧩 📆 🐠
```


主程式(上)




主程式(中)



主程式(下)




測試檔(上)



測試檔(下)

執行結果



心得(100字以上)

這一次的作業相對於前幾次稍微容易一些,一部份原因應該是已經有 好幾次作業的經驗所以熟能生巧,過程中還是有出現很多非預期的狀 況,除錯的時間還是很久,這方面是目前我需要改善的地方,之後或 多或少一定還是會需要這個能力,如現在不改善,以後打程式效率會 大幅降低。