

HC32F460 系列

32 位 ARM® Cortex®-M4 微控制器

HC32F460PETB-LQFP100

HC32F460KETA-LQFP64

HC32F460KEUA-QFN60TR

HC32F460JETA-LQFP48

HC32F460JEUA-QFN48TR

数据手册



产品特性

ARM Cortex-M4 32bit MCU+FPU, 210DMIPS, 512KB Flash, 192KB SRAM, USB FS (Device/Host), 14 Timers, 2 ADCs, 1 PGA, 3 CMPs, 20 个通信接口

- ARMv7-M 架构 32bit Cortex-M4 CPU,集成 FPU、MPU,支持 SIMD 指令的 DSP,及 CoreSight 标准调试单元。最高工作主频 168MHz,Flash加速单元实现0-wait程序执行,达到 210DMPIS 或 485Coremarks 的运算性能
- 内置存储器
 - 最大 512KByte 的 Flash memory, 支持安全 保护及数据加密*1
 - 最大 192KByte 的 SRAM,包括 32KByte 的 168MHz 单周期访问高速 RAM,4KByte Retention RAM
- 电源,时钟,复位管理
 - 系统电源 (Vcc): 1.8-3.6V
 - 6 个独立时钟源:外部主时钟晶振(4-24MHz),外部副晶振(32.768kHz),内部高速 RC(16/20MHz),内部中速 RC(8MHz),内部低速 RC(32kHz),内部 WDT 专用 RC(10kHz)
 - 包括上电复位 (POR), 低电压检测复位 (LVDR), 端口复位 (PDR) 在内的 14 种 复位源,每个复位源有独立标志位
- 低功耗运行
 - 外设功能可以独立关闭或开启
 - 三种低功耗模式: Sleep, Stop, Power down 模式
 - Run 模式和 Sleep 模式下支持高速模式、超低速模式之间的切换
 - 待机功耗: Stop 模式 typ.90uA@25°C, Power down 模式最低至 1.8uA@25°C
 - Power down 模式下,支持 16 个端口唤醒, 支持超低功耗 RTC 工作,4KByte SRAM 保 持数据
 - 待机快速唤醒, Stop 模式唤醒最快至 2us, Power down 模式唤醒最快至 20us
- 外设运行支持系统显著降低 CPU 处理负荷
 - 8 通道双主机 DMAC

- USBFS 专用 DMAC
- 数据计算单元(DCU)
- 支持外设事件相互触发(AOS)
- 高性能模拟
 - 2 个独立 12bit 2MSPS ADC
 - 1个可编程增益放大器(PGA)
 - 3 个独立电压比较器 (CMP), 支持 2 路内部 基准电压
 - 1个片上温度传感器(OTS)
- Timer
 - 3 个多功能 16bit PWM Timer (Timer6)
 - 3 个 16bit 电机 PWM Timer (Timer4)
 - 6个16bit 通用 Timer (TimerA)
 - 2个16bit 基础 Timer (Timer0)
- 最大 83 个 GPIO
 - CPU 单周期访问,最大 100MHz 输出
 - 最大 81 个 5V-tolerant IO
- 最大 20 个通信接口
 - 3 个 I2C,支持 SMBus 协议
 - 4个USART,支持ISO7816-3协议
 - 4 个 SPI
 - 4 个 I2S, 内置音频 PLL 支持音频级采样精度
 - 2个SDIO,支持SD/MMC/eMMC格式
 - 1 个 QSPI, 支持 168Mbps 高速访问 (XIP)
 - 1个CAN,支持ISO11898-1标准协议
 - 1个USB 2.0 FS, 内置 PHY, 支持 Device/Host
- 数据加密功能
 - AES/HASH/TRNG
- 封装形式:

LQFP100 (14×14mm) LQFP64 (10×10mm)
QFN60 (7×7mm) QFN48 (5×5mm)
LQFP48 (7×7mm)

^{*1:} 关于 Flash 安全保护及数据加密的具体规格,请咨询销售窗口。



前言

- ▶ 华大半导体有限公司(以下简称: "HDSC")保留随时更改、更正、增强、修改华大半导体产品和/或本文档的权利,恕不另行通知。用户可在下单前获取最新相关信息。HDSC产品依据购销基本合同中载明的销售条款和条件进行销售。
- ▶ 用户对 HDSC 产品的选择和使用承担全部责任,用户将 HDSC 产品用于其自己或指定第三方产品上的,HDSC 不提供服务支持且不对此类产品承担任何责任。
- ▶ HDSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- ▶ HDSC产品的转售,若其条款与此处规定不同,HDSC对此类产品的任何保修承诺无效。
- ▶ 任何带有"®"或"™"标识的图形或字样是 HDSC 的商标。所有其他在 HDSC 产品上显示的产品或服务 名称均为其各自所有者的财产。
- 本通知中的信息取代并替换先前版本中的信息。

©2019 华大半导体有限公司 - 保留所有权利



目 录

产。	品特性			2
前	言			3
目	录			4
1	简介	Overview	w)	10
	1.1	型号命	3名规则	11
	1.2	型号功	b能对比表	12
	1.3	功能相	E图	14
	1.4	功能简	5介	15
		1.4.1	CPU	15
		1.4.2	总线架构(BUS)	
		1.4.3	复位控制(RMU)	16
		1.4.4	时钟控制(CMU)	16
		1.4.5	电源控制(PWC)	17
		1.4.6	初始化配置(ICG)	17
		1.4.7	嵌入式 FLASH 接口 (EFM)	18
		1.4.8	内置 SRAM(SRAM)	18
		1.4.9	通用 IO(GPIO)	18
		1.4.10	中断控制(INTC)	19
		1.4.11	键盘扫描(KEYSCAN)	20
		1.4.12	存储保护单元(MPU)	20
		1.4.13	DMA 控制器(DMA)	20
		1.4.14	电压比较器(CMP)	21
		1.4.15	模数转换器(ADC)	21
		1.4.16	温度传感器(OTS)	22
		1.4.17	高级控制定时器(Timer6)	22
		1.4.18	通用控制定时器(Timer4)	23
		1.4.19	紧急刹车模块(EMB)	23
		1.4.20	通用定时器(TimerA)	23
		1.4.21	通用定时器 (Timer0)	23
		1.4.22	实时时钟(RTC)	24
		1.4.23	看门狗计数器(WDT)	24
		1.4.24	串行通信接口(USART)	24
		1.4.25	集成电路总线(I2C)	24
		1.4.26	串行外设接口(SPI)	24
		1.4.27	四线式串行外设接口(QSPI)	25
		1.4.28	集成电路内置音频总线(I2S)	25
		1.4.29	CAN 通信接口(CAN)	25
		1.4.30	USB2.0 全速模块(USB FS)	26
		1.4.31	加密协处理模块(CPM)	26
		1.4.32	数据计算单元(DCU)	26



		1.4.33	CRC 计算单元(CRC)	26
		1.4.34	SDIO 控制器(SDIOC)	27
2	引脚型	记置及功能	性(Pinouts)	28
	2.1	引脚酯	己置图	28
	2.2	引脚功	小能表	32
	2.3	引脚功	b能说明	40
	2.4	引脚便	b 用说明	43
3	电气物	寺性		44
	3.1	参数争	~件	44
		3.1.1	最小值和最大值	
		3.1.2	典型值	
		3.1.3	典型曲线	
		3.1.4	负载电容	
		3.1.5	引脚输入电压	
		3.1.6	电源方案	46
		3.1.7	电流消耗测量	
	3.2	绝对最	是大额定值	50
	3.3	工作象	}件	
		3.3.1	通用工作条件	
		3.3.2	上电/掉电时的工作条件	53
		3.3.3	复位和电源控制模块特性	
		3.3.4	供电电流特性	
		3.3.5	电气敏感性	
			5.1 静电放电 (ESD)	
		3.3.	5.2 静态 Latch-up	
		3.3.6	低功耗模式唤醒时序	
		3.3.7	I/O 端口特性	
		3.3.8	USART 接口特性	
		3.3.9	I2S 接口特性	
		3.3.10	I2C 接口特性	
		3.3.11	SPI 接口特性	
		3.3.12	USB 接口特性	
		3.3.13	PLL 特性	
		3.3.14	JTAG 接口特性	
		3.3.15	外部时钟源特性	
			15.1 外部源产生的高速外部用户时钟	
			15.2 晶振 / 陶瓷谐振器产生的高速外部时钟	
			15.3 晶振/陶瓷谐振器产生的低速外部时钟	
		3.3.16	内部时钟源特性	
			16.1 内部高速 (HRC) 振荡器	
			16.2 内部中速(MRC)振荡器	
		3.3.	16.3 内部低速(LRC) 振荡器	84



	3.3.	16.4 SWDT 专用内部低速 (SWDTLRC)	振荡器	84
	3.3.17	12 位 ADC 特性		84
	3.3.18	DAC 特性		92
	3.3.19	比较器特性		92
	3.3.20	增益可调放大器特性		93
	3.3.21			
	3.3.22	存储器特性		95
	3.3.2	22.1 闪存		95
5	订购信息			.01
修订	丁内容		1	.02
版ス	k信息 & 联系方	7式		03



表目录

表	1-1	型号功能对比表	13
表	2-1	引脚功能表	36
表	2-2	Func32~63 表	37
表	2-3	端口配置	38
表	2-4	通用功能规格	39
表	2-5	引脚功能说明	42
表	2-6	引脚使用说明	43
表	3-1	VCAP_1/VCAP_2 工作条件	49
表	3-2	电压特性	50
表	3-3	电流特性	51
表	3-4	热特性	
表	3-5	通用工作条件	
表	3-6	上电 / 掉电时的工作条件	53
表	3-7	复位和电源控制模块特性	
表	3-8	高速模式电流消耗 1	
表	3-9	高速模式电流消耗 2	
表	3-10	高速模式电流消耗 3	59
表	3-11	超低速模式电流消耗 1	
表	3-12	超低速模式电流消耗 2	
表	3-13	低功耗模式电流消耗	63
表	3-14	模拟模块电流消耗	
表	3-15	ESD 特性	
表	3-16	静态 Latch-up 特性	
表	3-17	低功耗模式唤醒时间	65
表	3-18	I/O 静态特性	66
表	3-19	输出电压特性	67
表	3-20	I/O 交流特性	68
表	3-21	USART AC 时序	70
表	3-22	I2S 电气特性	71
		I2C 电气特性	
		SPI 电气特性	
表	3-25	USB Full-Speed 电气特性	76
		USB Low-Speed 电气特性	
表	3-27	PLL 主要性能指标	78
表	3-28	JTAG 接口特性	79
		高速外部用户时钟特性	
表	3-30	XTAL 4-24 MHz 振荡器特性	81
表	3-31	XTAL32 振荡器特性	82
表	3-32	HRC 振荡器特性	83
表	3-33	MRC 振荡器特性	83

FDSC 华大半导体

表 3-34	LRC 振荡器特性	84
表 3-35	SWDTLRC 振荡器特性	84
表 3-36	ADC 特性	84
表 3-37	ADC 特性 (续)	85
表 3-38	ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f _{ADC} =60MHz	86
表 3-39	ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f _{ADC} =30MHz	86
表 3-40	ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f _{ADC} =30MHz	86
表 3-41	ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f _{ADC} =8MHz	87
表 3-42		
表 3-43		
表 3-44	ADC1_IN12~15、ADC12_IN8~11 输入通道精度@ f _{ADC} =30MHz	88
表 3-45	ADC1_IN12~15、ADC12_IN8~11 输入通道精度@ f _{ADC} =8MHz	88
表 3-46		
表 3-47	ADC1_IN0~3、ADC12_IN4~IN7 输入通道输入通道动态精度@ f _{ADC} =30MHz	89
表 3-48		
表 3-49		
表 3-50		92
表 3-51	增益可调放大器特性	
表 3-52		
表 3-53		
表 3-54		
表 3-55		
表 4-1	LQFP100L 14 x 14 mm 100-pin package mechanical data	96
表 4-2	LQFP64L 10 x 10 mm 64-pin package mechanical data	97
表 4-3	LQFP48L 7 x 7 mm 48-pin package mechanical data	
表 4-4	QFN60L 7 x 7 mm 60-pin package mechanical data	
表 4-5	QFN48L 5 x 5 mm 48-pin package mechanical data	. 100



图目录

图	1-1	功能框图	. 14
图	2-1	封装示意图	. 31
图	3-1	引脚负载条件(左)与输入电压测量(右)	. 45
图	3-2	电源方案(HC32F460PETB-LQFP100)	. 46
图	3-3	电源方案(HC32F460KETA-LQFP64)	. 47
图	3-4	电源方案(HC32F460ZEUA-QFN60TR、	. 48
图	3-5	电流消耗测量方案	. 49
图	3-6	I/O 交流特性定义	
图	3-7	USART 时钟时序	. 70
图	3-8	USART (CSI) 输入输出时序	
图	3-9	I2S 从模式时序(Philips 协议)	
图	3-10	I2S 主模式时序(Philips 协议)	. 72
图	3-11	I2C 总线时序定义	. 73
图	3-12	SCK Clock 定义	
图	3-13	SPI 接口时序要求	
图	3-14	USB 上升/下降时间及 Cross Over 电压定义	. 77
图	3-15	JTAG TCK 时钟	. 79
图	3-16	JTAG 输入输出	
图	3-17	采用8 MHz 晶振的典型应用	
图	3-18	ADC 精度特性	
图	3-19	使用 ADC 的典型连接	. 91
图	3-20	电源和参考电源去耦例	. 91
图	4-1	LQFP100L 14 x 14 mm 100-pin package outline	. 96
图	4-2	LQFP64L 10 x 10 mm 64-pin package outline	. 97
图	4-3	LQFP48L 7 x 7 mm 48-pin package outline	. 98
图	4-4	QFN60L 7 x 7 mm 60-pin package outline	. 99
图	4-5	QFN48L 5 x 5 mm 48-pin package outline	100



1 简介(Overview)

HC32F460 系列是基于 ARM® Cortex®-M4 32-bit RISC CPU,最高工作频率 168MHz 的高性能 MCU。Cortex-M4 内核集成了浮点运算单元(FPU)和 DSP,实现单精度浮点算术运算,支持所有 ARM 单精度数据处理指令和数据类型,支持完整 DSP 指令集。内核集成了 MPU 单元,同时叠加 DMAC 专用 MPU 单元,保障系统运行的安全性。

HC32F460系列集成了高速片上存储器,包括最大512KB的Flash,最大192KB的SRAM。 集成了Flash访问加速单元,实现CPU在Flash上的单周期程序执行。轮询式总线矩阵 支持多个总线主机同时访问存储器和外设,提高运行性能。总线主机包括CPU,DMA, USB专用DMA等。除总线矩阵外,支持外设间数据传递,基本算术运算和事件相互触 发,可以显著降低CPU的事务处理负荷。

HC32F460 系列集成了丰富的外设功能。包括 2 个独立的 12bit 2MSPS ADC, 1 个增益可调 PGA, 3 个电压比较器(CMP), 3 个多功能 16bit PWM Timer(Timer6)支持 6 路互补 PWM 输出, 3 个电机 PWM Timer(Timer4)支持 18 路互补 PWM 输出, 6 个 16bit 通用 Timer(TimerA)支持 3 路 3 相正交编码输入及 48 路 Duty 独立可设 PWM 输出, 11 个串行通信接口(I2C/UART/SPI), 1 个 QSPI 接口, 1 路 CAN, 4 个 I2S 支持音频 PLL, 2 个 SDIO, 1 个 USB FS Controller 带片上 FS PHY 支持 Device/Host。

HC32F460 系列支持宽电压范围(1.8-3.6V),宽温度范围(-40-105℃)和各种低功耗模式。Run 模式和 Sleep 模式下可切换高速模式(8-168MHz)和超低速模式(<8MHz)。 支持低功耗模式的快速唤醒,STOP 模式唤醒最快至 2us,Power Down 模式唤醒最快至 20us。

典型应用

HC32F460 系列提供 48pin、64pin、100pin 的 LQFP 封装,48pin、60pin 的 QFN 封装,适用于高性能电机变频控制、智能硬件、IoT 连接模块等领域。



1.1 型号命名规则





1.2 型号功能对比表

			产品	型号 型号										
J 	力能	HC32F460PETB	HC32F460KETA	HC32F460KEUA	HC32F460JExx									
引。	脚数	100	64	60	48									
GP	IO数	83	52	50	38									
5V Tolera	nnt GPIO数	81	50	48	36									
卦	対 装	LQFP	LQFP	QFN	LQFP/QFN									
温度		-40-105℃		-40-85°C										
电源电	1压范围		1.8 ~ 3	3.6 V										
	Flash		5121	KB										
Memory	OTP	960Byte												
	SRAM	192KB												
D.	MA	2unit * 4ch												
外部站	- 岩口中断	EIRQ * 16vec + NMI * 1ch												
	UART	4ch (2)												
	SPI		4ch	(3)										
Communcation Interfaces	I2C	3ch (2)												
(括号内是每	I2S	4ch (3)												
个ch最少所需	CAN	1ch (2)												
IO数)	QSPI		1ch ((6)										
1090	SDIO		2ch ((3)										
	USB-FS		1ch (2)										
	Timer0	2unit												
	TimerA		6ur	nit										
	Timer4		3ur	nit										
Timers	Timer6		3ur	nit										
	WDT		1c	h										
	SWDT		1c	h										
	RTC		1c	h										
	12bit ADC	2unit , 16ch	2unit, 16ch	2unit, 15ch	2unit, 10ch									
Analog	PGA	1ch												
Allalog	CMP	3ch												
	OTS	√												
AE	S128	√												
HASH (SHA256)		V											
TF	RNG		V											
频率监测模	莫块(FCM)		V											
可编程电压机	捡测功能(PVD)		V											
调证	【接口		SW	D										



JTAG

表 1-1 型号功能对比表





1.3 功能框图




图 1-1 功能框图



1.4 功能简介

1.4.1 CPU

HC32F460 系列集成了最新一代的嵌入式 ARM® Cortex®-M4 with FPU 32bit 精简指令 CPU,实现了管脚少功耗低的同时,提供出色的运算性能和迅速的中断反应能力。片上集成的存储容量可以充分发挥出 ARM® Cortex®-M4 with FPU 出色的指令效率。CPU 支持 DSP 指令,可以实现高效信号处理运算和复杂算法。单点精度 FPU (Floating Point Unit)单元可以避免指令饱和,加快软件开发。

1.4.2 总线架构 (BUS)

主系统由 32 位多层 AHB 总线矩阵构成,可实现以下主机总线和从机总线的互连。 主机总线

- Cortex-M4F 内核 CPUI 总线, CPUD 总线, CPUS 总线
- 系统 DMA 1 总线, 系统 DMA 2 总线
- USB DMA 总线

从机总线

- Flash ICODE 总线
- Flash DCODE 总线
- Flash MCODE 总线(除 CPU 以外其他主机访问 Flash 的总线)
- SRAMH 总线(SRAMH 32kB)
- SRAMA 总线(SRAM1 64KB)
- SRAMB 总线(SRAM2 64KB,SRAM3 28KB,Ret SRAM 4KB)
- APB1 外设总线(EMB/Timers/SPI/USART/I2S)
- APB2 外设总线(Timers/SPI/USART/I2S)
- APB3 外设总线(ADC/PGA/TRNG)
- APB4 外设总线(FCM/WDT/CMP/OTS/RTC/WKTM/I2C)
- AHB1 外设总线(KEYSCAN/INTC/DCU/GPIO/SYSC)
- AHB2 外设总线(CAN/SDIOC)
- AHB3 外设总线(AES/HASH/CRC/USB FS)



- AHB4 外设总线(SDIOC)
- AHB5 外设总线(QSPI)

借助总线矩阵,可以实现主机总线到从机总线高效率的并发访问。

1.4.3 复位控制 (RMU)

芯片配置了14种复位方式。


- 上电复位(POR)
- NRST 引脚复位(NRST)
- 欠压复位 (BOR)
- 可编程电压检测 1 复位 (PVD1R)
- 可编程电压检测 2 复位 (PVD2R)
- 看门狗复位(WDTR)
- 专用看门狗复位(SWDTR)
- 掉电唤醒复位(PDRST)
- 软件复位(SRST)
- MPU 错误复位(MPUR)
- RAM 奇偶校验复位(RAMPR)
- RAMECC 复位(RAMECCR)
- 时钟异常复位(CKFER)
- 外部高速振荡器异常停振复位(XTALER)

1.4.4 时钟控制 (CMU)

时钟控制单元提供了一系列频率的时钟功能,包括:一个外部高速振荡器,一个外部低速振荡器,两个PLL时钟,一个内部高速振荡器,一个内部中速振荡器,一个内部低速振荡器,一个 SWDT 专用内部低速振荡器,时钟预分频器,时钟多路复用和时钟门控电路。

时钟控制单元还提供时钟频率测量功能(FCM)。时钟频率测量电路使用测定基准时钟 对测定对象时钟进行监视测定。在超出设定范围时发生中断或者复位。

AHB、APB和 Cortex-M4时钟都源自系统时钟,系统时钟的源可选择6个时钟源:





- 1) 外部高速振荡器(XTAL)
- 2) 外部低速振荡器(XTAL32)
- 3) MPLL 时钟(MPLL)
- 4) 内部高速振荡器(HRC)
- 5) 内部中速振荡器 (MRC)
- 6) 内部低速振荡器(LRC)

系统时钟的最大运行时钟频率可以达到 168MHz。SWDT 有独立的时钟源: SWDT 专用内部低速振荡器(SWDTLRC)。实时时钟(RTC)使用外部低速振荡器或者内部低速振荡器作为时钟源。USB-FS 的 48MHz 时钟,I2S 通信时钟可以选择系统时钟,MPLL,UPLL 作为时钟源。

对于每一个时钟源,在未使用时都可以单独打开和关闭,以降低功耗。

1.4.5 电源控制 (PWC)

电源控制器用来控制芯片的多个电源域在多个运行模式和低功耗模式下的电源供给、切换、检测。电源控制器由功耗控制逻辑(PWC)、电源电压检测单元(PVD)构成。

芯片的工作电压(VCC)为 1.8V 到 3.6V。电压调节器(LDO)为 VDD 域和 VDDR 域供电, VDDR 电压调压器(RLDO)在掉电模式时为 VDDR 域供电。芯片通过功耗控制逻辑(PWC) 提供了高速、超低速两种运行模式,睡眠、停止和掉电等三种低功耗模式。

电源电压检测单元(PVD)提供了上电复位(POR)、掉电复位(PDR)、欠压复位(BOR)、可编程电压检测 1(PVD1)、可编程电压检测 2(PVD2)等功能,其中 POR、PDR、BOR 通过检测 VCC 电压,控制芯片复位动作。PVD1 通过检测 VCC 电压,根据寄存器设定使芯片产生复位或者中断。PVD2 通过检测 VCC 电压或者外部输入检测电压,根据寄存器选择产生复位或者中断。

VDDR区域在芯片进入掉电模式后可以通过 RLDO 维持电源,保证实时时钟模块(RTC)、唤醒定时器(WKTM)能够继续动作,保持 4KB 的低功耗 SRAM(Ret-SRAM)的数据。模拟模块配备了专用供电引脚,提高了模拟性能。

1.4.6 初始化配置 (ICG)

芯片复位解除后,硬件电路会读取 FLASH 地址 0x00000400H~0x0000041FH(其中



0x00000408~0x0000041F 为预留功能地址,该 24byte 地址需要用户设定全 1 以确保证芯片动作正常) 把数据加载到初始化配置寄存器,用户需要编程或擦除 FLASH 扇区 0 来修改初始化配置寄存器。

1.4.7 嵌入式 FLASH 接口(EFM)

FLASH 接口通过 AHB I-CODE 和 D-CODE 对 FLASH 进行访问,可对 FLASH 执行编程,擦除和全擦除操作;通过指令预取和缓存机制加速代码执行。 主要特性:

- 512KByte FLASH 空间
- I-CODE 总线 16Byte 预取值
- I-CODE 和 D-CODE 总线上的共享 64 个缓存(1Kbyte)
- 提供 960Bbyte 一次性编程区域(OTP)
- 支持低功耗读操作
- 支持引导交换功能
- 支持安全保护及数据加密*1
 - *1: 关于 Flash 安全保护及数据加密的具体规格,请咨询销售窗口

1.4.8 内置 SRAM (SRAM)

本产品带有 4KB 掉电模式保持 SRAM (Ret_SRAM) 和 188KB 系统 SRAM (SRAMH/SRAM1/SRAM2/SRAM3)。

SRAM 可按照字节、半字(16 位)或全字(32 位)访问。读写操作以 CPU 速度执行,可插入等待周期。

Ret_SRAM 可在 Power down 模式下提供 4KB 的数据保持空间。

SRAM3 带有 ECC 校验(Error Checking and Correcting),ECC 校验为纠一检二码,即可以纠正一位错误,检查两位错误;SRAMH/SRAM1/SRAM2/Ret_SRAM 带有奇偶校验(Even-parity check),每字节数据带有一位校验位。

1.4.9 通用 IO (GPIO)

GPIO 主要特性:



- 每组 Port 配有 16 个 I/O Pin,根据实际配置可能不足 16 个
- 支持上拉
- 支持推挽, 开漏输出模式
- 支持高,中,低型驱动模式
- 支持外部中断的输入
- 支持 I/O pin 周边功能复用,每个 I/O pin 最多 16 个可选择的复用功能,部分 I/O 最多 64 个功能可选
- 各个 I/O pin 可独立编程
- 各个 I/O pin 可以选择 2 个功能同时有效 (不支持 2 个输出功能同时有效)

1.4.10 中断控制 (INTC)

中断控制器(INTC)的功能为选择中断事件请求作为中断输入到 NVIC, 唤醒 WFI; 作为事件输入, 唤醒 WFE。选择中断事件请求作为低功耗模式(休眠模式和停止模式)的唤醒条件; 外部管脚 NMI 和 EIRQ 的中断控制功能; 软件中断的中断/事件选择功能。

主要规格:

- 1) NVIC 中断向量:实际使用中断向量数请参考 12.3.1 中断向量表(不包括 Cortex™-M4F 的 16 根中断线),每个中断向量可以根据中断选择寄存器选择对应的外设中断事件请求。更多关于异常和 NVIC 编程的说明,请参考《ARM Cortex™-M4F 技术参考手册》中的第 5 章:异常和第 8 章:嵌套向量中断控制器。
- 2) 可编程优先级: 16个可编程优先级(使用了4位中断优先级)。
- 3) 不可屏蔽中断:除 NMI 管脚作为不可屏蔽中断源以外,可以独立选择多种系统中断事件请求作为不可屏蔽中断,且各中断事件请求配备独立的使能选择,挂起,清除挂起寄存器。
- 4) 配备 16 个外部管脚中断。
 - 5) 配置多种外设中断事件请求,具体请参考中断事件请求序号列表。
- 6) 配备 32 个软件中断事件请求。
- 7) 中断可唤醒系统休眠模式和停止模式。



1.4.11 键盘扫描 (KEYSCAN)

KEYSCAN 模块支持键盘行列扫描,同外部中断 IRQ 组合可以实现按键识别功能,最大可以支持 16*8 的键盘阵列。

1.4.12 存储保护单元 (MPU)

MPU 可以提供对存储器的保护,通过阻止非授权的访问,可以提高系统的安全性。本产品内置了四个针对主机的 MPU 单元和一个针对 IP 的 MPU 单元。

其中 ARM MPU 提供 CPU 对全部 4G 地址空间的访问权限控制。

DMA MPU(DMPU)提供 DMA_1/DMA_2/USB FS DMA 对全部 4G 地址空间的读写访问权限控制。对禁止空间发生访问时,可以设置 MPU 动作为无视/总线错误/不可屏蔽中断/复位。

IP MPU 提供非特权模式时对系统 IP 和安全相关 IP 的访问权限控制。。

1.4.13 DMA 控制器 (DMA)

DMA 用于在存储器和外围功能模块之间传送数据,能够在 CPU 不参与的情况下实现存储器之间,存储器和外围功能模块之间以及外围功能模块之间的数据交换。

- DMA 总线独立于 CPU 总线,按照 AMBA AHB-Lite 总线协议传输
- 拥有 8 个独立通道(DMA_1 和 DMA_2 各 4 个通道),可以独立操作不同的 DMA 传输功能
- 每个通道的启动请求源通过独立的触发源选择寄存器配置
- 每次请求传输一个数据块
- 数据块最小为1个数据,最多可以是1024个数据
- 每个数据可配置为 8bit, 16bit 或 32bit
- 可以配置最多 65535 次传输
- 源地址和目标地址可以独立配置为固定,自增,自减,循环或指定偏移量的跳转
- 可产生3种中断,块传输完成中断,传输完成中断,传输错误中断。每种中断都可以配置是否屏蔽。其中块传输完成,传输完成可作为事件输出,用作其它具有硬件触发功能外围模块的触发源输入



- 支持连锁传输功能,可实现一次请求传输多个数据块
- 支持外部事件触发通道重置
- 不使用时可设置进入模块停止状态以降低功耗

1.4.14 电压比较器 (CMP)

CMP 是将两个模拟电压 INP 和 INM 进行比较,并输出比较结果的外设模块。CMP 共有 3 个独立的比较通道,每个比较通道的模拟电压 INP 和 INM 均有 4 个输入源。使用时可以选定一个 INP 与一个 INM 进行单一比较,也可以将多个 INP 与同一个 INM 进行扫描比较。比较结果可通过寄存器读取,也可输出到外部管脚,还可产生中断和事件。

1.4.15 模数转换器 (ADC)

12 位 ADC 是一种采用逐次逼近方式的模拟数字转换器。它最大拥有 16 个模拟输入通道,可以转换外部端口和内部的模拟信号。这些通道可以任意组合成一个序列进行逐次扫描转换,序列可以进行单次,或者连续扫描的转换。支持对任意指定通道进行连续多次转换并对转换结果进行平均。ADC 模块还搭载模拟看门狗功能,对任意指定通道的转换结果进行监视,检测是否超出用户设定的阀值。

ADC 主要特性

- 高性能
 - 可配置 12 位、10 位和 8 位分辨率
 - 周边时钟 PCLK4 和 A/D 转换时钟 ADCLK 的频率比可选择:
 - PCLK4: ADCLK=1: 1, 2: 1, 4: 1, 8: 1, 1: 2, 1: 4
 - ADCLK 可选与系统时钟 HCLK 异步的 PLL,此时 PCLK4 与 ADCLK 的时钟源同时被固定为 PLL,且频率比为 1:1,原分频设定无效
 - 2MSPS(PCLK4=ADCLK=60MHz, 12 位,采样 17 周期)
 - 各通道采样时间独立编程
 - 各通道独立数据寄存器
 - 数据寄存器可配置数据对齐方式
 - 连续多次转换平均功能



- 模拟看门狗,监视转换结果
- 不使用时可以将 ADC 模块设定成停止状态
- 模拟输入通道
 - 最大16个外部模拟输入通道
 - 1个内部基准电压
- 转换开始条件
 - 软件设置转换开始
 - 周边外设同步触发转换开始
 - 外部引脚触发转换开始
- 转换模式
 - 2个扫描序列 A、B,可任意指定单个或多个通道
 - 序列 A 单次扫描
 - 序列 A 连续扫描
 - 双序列扫描,序列 A、B 独立选择触发源,序列 B 优先级高于 A
 - 同步模式(适用于具有两个或三个 ADC 的设备)
- 中断与事件信号输出
 - 序列 A 扫描结束中断 EOCA INT 和事件 EOCA EVENT
 - 序列 B 扫描结束中断 EOCB INT 和事件 EOCB EVENT
 - 模拟看门狗通道比较中断 CHCMP_INT 和事件 CHCMP_EVENT, 序列比较中断 SEQCMP INT 和事件 SEQCMP EVENT
 - 上述 4 个事件均可启动 DMA

1.4.16 温度传感器 (OTS)

OTS 可以获取芯片内部的温度,以支持系统的可靠性操作。使用软件或者硬件触发启动测温后,OTS 提供一组与温度相关的数字量,通过计算公式可以计算得到温度值。

1.4.17 高级控制定时器(Timer6)

高级控制定时器 6(Timer6)是一个 16 位计数宽度的高性能定时器,可用于计数产生不同形式的时钟波形,输出以供外部使用。该定时器支持三角波和锯齿波两种波形模



式,可生成各种 PWM 波形;单元间可实现软件同步计数和硬件同步计数;各基准值 寄存器支持缓存功能;支持 2 相正交编码和 3 相正交编码;支持 EMB 控制。本系列 产品中搭载 3 个单元的 Timer6。

1.4.18 通用控制定时器(Timer4)

通用控制定时器 4 (Timer4) 是一个用于三相电机控制的定时器模块,提供各种不同应用的三相电机控制方案。该定时器支持三角波和锯齿波两种波形模式,可生成各种PWM 波形;支持缓存功能;支持 EMB 控制。本系列产品中搭载 3 个单元的 Timer4。

1.4.19 紧急刹车模块(EMB)

紧急刹车模块是在满足一定条件时通知定时器,以使定时器停止向外部电机输出 PWM 信号的功能模块,下列事件用于产生通知:

- 外部端口输入电平变化
- PWM 输出端口电平发生同相(同高或同低)
- 电压比较器比较结果
- 外部振荡器停止振荡
- 写寄存器软件控制

1.4.20 通用定时器 (TimerA)

通用定时器 A(TimerA)是一个具有 16 位计数宽度、8 路 PWM 输出的定时器。该定时器支持三角波和锯齿波两种波形模式,可生成各种 PWM 波形;支持软件同步启动计数;比较基准值寄存器支持缓存功能;支持 2 相正交编码计数和 3 相正交编码计数。本系列产品搭载 6 个单元 TimerA,最大可实现 48 路 PWM 输出。

1.4.21 通用定时器 (Timer0)

通用定时器 0(Timer0)是一个可以实现同步计数、异步计数两种方式的基本定时器。 定时器内含 2 个通道,可以在计数期间产生比较匹配事件。该事件可以触发中断,也 可作为事件输出来控制其它模块等。本系列产品中搭载 2 个单元的 Timer0。



1.4.22 实时时钟(RTC)

实时时钟 (RTC) 是一个以 BCD 码格式保存时间信息的计数器。记录从 00 年到 99 年间的具体日历时间。支持 12/24 小时两种时制,根据月份和年份自动计算日数 28、29 (闰年)、30 和 31 日。

1.4.23 看门狗计数器(WDT)

看门狗计数器有两个,一种是计数时钟源为专用内部 RC(WDTCLK:10KHz)的专用看门狗计数器(SWDT),另一种是计数时钟源为 PCLK4 的通用看门狗计数器(WDT)。专用看门狗和通用看门狗是 16 位递减计数器,用来监测由于外部干扰或不可预见的逻辑条件造成的应用程序背离正常的运行而产生的软件故障。

两个看门狗都支持窗口功能。在计数开始前可预设窗口区间,计数值位于窗口区间时,可刷新计数器,计数重新开始。

1.4.24 串行通信接口(USART)

本产品搭载串行通信接口模块(USART)4个单元。串行通信接口模块(USART)能够灵活地与外部设备进行全双工数据交换;本 USART 支持通用异步串行通信接口(UART),时钟同步通信接口,智能卡接口(ISO/IEC7816-3)。支持调制解调器操作(CTS/RTS操作),多处理器操作。

1.4.25 集成电路总线 (I2C)

本产品搭载集成电路总线(I2C)3个单元。I2C 用作微控制器和 I2C 串行总线之间的接口。提供多主模式功能,可以控制所有 I2C 总线的协议、仲裁。支持标准模式、快速模式。

1.4.26 串行外设接口(SPI)

本产品搭载 4 个通道的串行外设接口 SPI,支持高速全双工串行同步传输,方便地与外围设备进行数据交换。用户可根据需要进行三线/四线,主机/从机及波特率范围的设置。



1.4.27 四线式串行外设接口(QSPI)

四线式串行外设接口(QSPI)是一个存储器控制模块,主要用于和带 SPI 兼容接口的串行 ROM 进行通信。其对象主要包括有串行闪存,串行 EEPROM 以及串行 FeRAM。

1.4.28 集成电路内置音频总线(I2S)

I2S(Inter_IC Sound Bus),集成电路内置音频总线,该总线专责于音频设备之间的数据传输。本产品搭载 4 个 I2S,具有以下特性。

功能	主要特性
通信方式	支持全双工和半双工通信支持主模式或从模式操作
数据格式	 可选通道长度: 16/32 位 可选传送数据长度: 16/24/32 位 数据移位顺序: MSB 开始
波特率	 8 位可编程线性预分频器,可实现精确的音频采样频率 支持采样频率 192k, 96k, 48k, 44.1k, 32k, 22.05k, 16k, 8k 可输出驱动时钟以驱动外部音频元件,比率固定为 256*Fs(Fs 为音频采样频率)
支持 I2S 协议	 I2S Philips 标准 MSB 对齐标准 LSB 对齐标准 PCM 标准
数据缓冲	• 带有 2 字深, 32 位宽的输入输出 FIFO 缓冲区域
时钟源	• 可使用内部 I2SCLK(UPLLR/UPLLQ/UPLLP/MPLLR/MPLLQ/MPLLP); 也可由 I2S_EXCK 引脚上的外部时钟提供
中断	发送缓冲区有效空间达到报警阈值时产生中断接收缓冲区有效空间达到报警阈值时产生中断接收数据区域已满仍有写入数据请求,接收上溢
	发送数据区域已空仍有发送请求,发送下溢发送数据区域已满仍有写入数据请求,发送上溢

1.4.29 CAN 通信接口 (CAN)

本产品搭载 CAN 通信接口模块 (CAN) 1 个单元, 并为 CAN 配备 512Byte 的 RAM 用于存储发送/接收消息。支持 ISO11898-1 规定的 CAN2.0B 协议和 ISO11898-4 规定 TTCAN 协议。



1.4.30 USB2.0 全速模块(USB FS)

本产品搭载 USB2.0 全速模块(USBFS)1 个单元,内置片上全速 PHY。USBFS 是一款双角色(DRD)控制器,同时支持从机功能和主机功能。主机模式下,USBFS 支持全速和低速收发器,而从机模式下仅支持全速收发器。

本产品搭载的 USB FS 模块在主机模式成功发送 SOF 令牌或从机模式成功接收到 SOF 令牌时可以产生 SOF 事件。

1.4.31 加密协处理模块(CPM)

加密协处理模块(CPM)包括 AES 加解密算法处理器,HASH 安全散列算法,TRNG 真随机数发生器三个子模块。

AES 加解密算法处理器遵循标准的数据加密解密标准,可以实现 128 位密钥长度的加密运算和解密运算。

HASH 安全散列算法是 SHA-2 版本的 SHA-256(Secure Hash Algorithm),符合美国国家标准和技术局发布的国家标准"FIPS PUB 180-3",可以对长度不超过 2^64 位的消息产生 256 位的消息摘要输出。

TRNG 真随机数发生器是以连续模拟噪声为基础的随机数发生器,提供 64bit 随机数。

1.4.32 数据计算单元 (DCU)

数据计算单元(Data Computing Unit)是一个不借助于 CPU 的简单处理数据的模块。每个 DCU 单元具有 3 个数据寄存器,能够进行 2 个数据的加减和比较大小,以及窗口比较功能。本产品搭载 4 个 DCU 单元,每个单元均可独立完成自身功能。

1.4.33 CRC 计算单元 (CRC)


本模块 CRC 算法遵从 ISO/IEC13239 的定义,分别采用 32 位和 16 位的 CRC。CRC32 的生成多项式为 $X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$ 。CRC16 的生成多项式为 $X^{16}+X^{12}+X^5+1$ 。



1.4.34 SDIO 控制器 (SDIOC)

SDIO 控制器是 SD/SDIO/MMC 通信协议中的主机。本产品具有 2 个 SDIO 控制器,每个 SDIO 控制器各提供了一个主机接口,用于和支持 SD2.0 协议的 SD 卡,SDIO 设备以及支持 eMMC4.51 协议的 MMC 设备进行通信。SDIOC 特点如下:

- 支持 SDSC, SDHC, SDXC 格式 SD 卡及 SDIO 设备
- 支持一线式(1bit)和四线式(4bit)SD 总线
- 支持一线式(1bit), 四线式(4bit)和八线式(8bit)MMC 总线
- 具有卡识别和硬件写保护功能






2 引脚配置及功能(Pinouts)


2.1 引脚配置图

HC32F460PETB-LQFP100






HC32F460KETA-LQFP64





HC32F460ZEUA-QFN60TR





HC32F460JETA-LQFP48 / HC32F460JEUA-QFN48TR




图 2-1 封装示意图



2.2 引脚功能表

			LQF					Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16~31	Func32~63
LQF P100	LQF P64	QFN 60	P/QF N48	Pin Name	Analog	EIRQ/W KUP	TRACE/JTA G/SWD	GPO	other	TIM4	TIM6	TIMA	TIMA	EMB,TIMA	USART/SPI/ QSPI	KEY	SDIO	USBFS/I2S	-	-	-	EVNTPT	EVENTOUT	-	Communicati on Funcs
—			1140	DES		EIDO3	TD A CECL V	GPO				TIMA_3_PW											EVENTOUT		
1	-	-	-	PE2		EIRQ2	TRACECLK	GPO				M5			USART3_CK								EVENTOUT		Func_Grp2
2	-	-	-	PE3		EIRQ3	TRACEDAT A0	GPO				TIMA_3_PW M6			USART4_CK			. 4					EVENTOUT		Func_Grp2
3	-	-	-	PE4		EIRQ4	TRACEDAT	GPO				TIMA_3_PW											EVENTOUT		Func_Grp2
							A1 TRACEDAT					M7 TIMA_3_PW													
4	-	-	-	PE5		EIRQ5	A2	GPO				M8											EVENTOUT		Func_Grp2
5	-	-	-	PE6		EIRQ6	TRACEDAT A3	GPO															EVENTOUT		Func_Grp2
6	1	1	1	PH2		EIRQ2		GPO	FCMREF	TIM4_2_CLK		TIMA_4_PW M7		EMB_IN4			SDIO2_D4	I2S3_EXCK					EVENTOUT		Func_Grp2
7	2	2	2	PC13		EIRQ13		GPO	RTC_OUT			TIMA_4_PW M8					SDIO2_CK	I2S3_MCK				EVNTP313			Func_Grp2
8	3	3	3	PC14	XTAL32_ OUT	EIRQ14		GPO				TIMA_4_PW M5										EVNTP314			
9	4	4	4	PC15	XTAL32_I	EIRQ15		GPO				TIMA_4_PW M6										EVNTP315			
10	-	-	-	VSS	N							MO													
11	-	-	-	VCC																					
12	5	5	5	PH0	XTAL_IN	EIRQ0		GPO					TIMA_5_PW M3												
13	6	6	6	PH1	XTAL_O	EIRQ1		GPO					TIMA_5_PW M4												
14	7	7	7	NRST	UT								M4												
				141031	ADC12_I																				
15	8	8	-	PC0	N10/CMP 3_INP3	EIRQ0		GPO				TIMA_2_PW M5					SDIO2_D5					EVNTP300	EVENTOUT		Func_Grp1
16	9	9	-	PC1	ADC12_I N11	EIRQ1		GPO				TIMA_2_PW M6					SDIO2_D6					EVNTP301	EVENTOUT		Func_Grp1
17	10	10	-	PC2	ADC1_IN	EIRQ2		GPO				TIMA_2_PW M7		EMB_IN3			SDIO2_D7					EVNTP302	EVENTOUT		Func_Grp1
					ADC1_IN							TIMA_2_PW													
18	11	-	-	PC3	13/CMP1_ INM2	EIRQ3		GPO				M8					SDIO1_WP					EVNTP303	EVENTOUT		Func_Grp1
19	-	-	-	VCC																					
20	12	11	8	AVSS																					
21	-	-	-	VREFH				V /																	
22	13	12	9	AVCC																					
23	14	13	10	PA0	ADC1_IN 0/CMP1_I NP1	EIRQ0/W KUP0_0		GPO		TIM4_2_OU H		TIMA_2_PW M1/TIMA_2_ CLKA		TIMA_2_TRI G	SPI1_SS1		SDIO2_D4					EVNTP100	EVENTOUT		Func_Grp1
24	15	14	11	PAI	ADC1_IN 1/CMP1_I NP2	EIRQI		GPO		TIM4_2_OUL		TIMA_2_PW M2/TIMA_2_ CLKB	TIMA_3_TRI		SPI1_SS2		SDIO2_D5					EVNTP101	EVENTOUT		Func_Grp1



		_	LOE	11071	DA SEMICOND			Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16~31	Func32~63
LQF	LQF	QFN	LQF P/QF	Pin	Analog	EIRQ/W	TRACE/JTA								USART/SPI/				FullC11	Func12	Funcis			runcio~31	Communicati
P100	P64	60	N48	Name	Analog	KUP	G/SWD	GPO	other	TIM4	TIM6	TIMA	TIMA	EMB,TIMA	OSPI	KEY	SDIO	USBFS/I2S	-		-	EVNTPT	EVENTOUT	-	on Funcs
					ADC1_IN					TT144 2 014		TD 44 2 DW	TIMA_5_PW												
25	16	15	12	PA2	2/CMP1_I	EIRQ2		GPO		TIM4_2_OV H		TIMA_2_PW M3	M1/TIMA_5_		SPI1_SS3		SDIO2_D6					EVNTP102	EVENTOUT		Func_Grp1
					NP3					н		IVI3	CLKA												
					ADC1_IN								TIMA_5_PW												1 !
26	17	16	13	PA3	3/PGAVS	EIRQ3		GPO		TIM4_2_OVL		TIMA_2_PW	M2/TIMA_5_				SDIO2_D7					EVNTP103	EVENTOUT		Func_Grp1
					S/CMP1_I							M4	CLKB				_								
					NP4																				
27	18	-	-	AVSS																					
28	19	-	-	AVCC																					
					ADC12_I																•				
					N4/CMP2					TIM4_2_OW			TIMA_3_PW												!
29	20	17	14	PA4	_INP1/CM	EIRQ4		GPO		Н			M5		USART2_CK	KEYOUTO		I2S1_EXCK				EVNTP104	EVENTOUT		Func_Grp1
			<u> </u>		P3_INP4										\										
					ADC12_I					TIM4_2_OW		TIMA_2_PW	TIMA_3_PW	TIMA_2_TRI											
30	21	18	15	PA5	N5/CMP2	EIRQ5		GPO		L		M1/TIMA_2_	M6	G		KEYOUTI		12S1_MCK				EVNTP105	EVENTOUT		Func_Grp1
					_INP2							CLKA													ļ
31	22	19	16	PA6	ADC12_I N6/CMP2	EIRQ6		GPO					TIMA_3_PW M1/TIMA_3	EMB_IN2		KEYOUT2	SDIO1_CMD					EVNTP106	EVENTOUT		E. Gal
31	22	19	10	FAO	_INP3	EIKQo		Gro					CLKA	EMD_IN2		KE10012	SDIOI_CMD					EVINITIOO	EVENTOUT		Func_Grp1
					ADC12 I								CLICI								••••••	•			
					N7/CMP1																				
32	22	20	1.7	PA7	_INM1/C	EIDO7		CDO		TIMA I OUT	TIM6_1_PW	TIMA_1_PW	TIMA_3_PW M2/TIMA_3_	EMB_IN3		KEYOUT3	CDIO2 WD					EVALUED 107	EMENTOUT		E. Gal
32	23	20	17	PA/	MP2_INM	EIRQ7		GPO		TIM4_1_OUL	MB	M5	CLKB	EMB_IN3		KEYOU13	SDIO2_WP					EVNTP107	EVENTOUT		Func_Grp1
					1/CMP3_I								CEKB												
					NM1																				
					ADC1_IN					TIM4_2_OU			TIMA_3_PW	\											
33	24	21	-	PC4	14/CMP2_ INM2	EIRQ4		GPO		Н			M7		USART1_CK		SDIO2_CD					EVNTP304	EVENTOUT		Func_Grp1
					ADC1 IN																				
34	25	22		PC5	15/CMP3_	EIRQ5		GPO		TIM4_2_OUL			TIMA_3_PW				SDIO2_CMD					EVNTP305	EVENTOUT		Func_Grp1
J.	23			103	INM2	Lings		0.0		11.111_2_002			M8				bbioz_cmb					211111303	E VENTOUT		rune_Grp1
					ADC12_I													• • • • • • • • • • • • • • • • • • • •				•			
35	26	23	18	PB0	N8/CMP3	EIRQ0		GPO		TIM4_1_OVL	TIM6_2_PW MB	TIMA_1_PW M6	TIMA_3_PW M3		USART4_CK	KEYOUT4	SDIO2_CMD					EVNTP200	EVENTOUT		Func_Grp1
					_INP1						МВ	M6	M3												
					ADC12_I	EIRQ1/W				TIM4_1_OW	TIM6_3_PW	TIMA_1_PW	TIMA 3 PW												
36	27	24	19	PB1	N9/CMP3	KUP0_1		GPO		L	MB	M7	M4		QSPI_QSSN	KEYOUT5	SDIO2_D3	I2S2_EXCK				EVNTP201	EVENTOUT		Func_Grp1
					_INP2																				
37	28	25	20	PB2	PVD2EXI	EIRQ2/W		GPO	VCOUT123		TIM6_TRIGB	TIMA_1_PW		EMB_IN1	QSPI_QSIO3		SDIO2_D2	I2S2_MCK				EVNTP202	EVENTOUT		Func_Grp1
					NP	KUP0_2						M8													
38	-	-	-	PE7		EIRQ7		GPO	ADTRG1		TIM6_TRIGA	TIMA_1_TRI			USART1_CK								EVENTOUT		
											TIM6_1_PW	TIMA_1_PW													
39	-	-	-	PE8		EIRQ8		GPO		TIM4_1_OUL	MB	M5											EVENTOUT		
												TIMA 1 PW													
40	-	-	-	PE9		EIRQ9		GPO		TIM4_1_OU H	TIM6_1_PW	M1/TIMA_1_											EVENTOUT		
										Н	MA	CLKA													
41	_	_	_	PE10		EIRQ10		GPO		TIM4_1_OVL	TIM6_2_PW	TIMA_1_PW											EVENTOUT		
71	-	-	ļ	1210		211(Q10		3.0			MB	M6											27211001		
										TIM4_1_OV	TIM6_2_PW	TIMA_1_PW													1
42	-	-	-	PE11		EIRQ11		GPO		Н	MA	M2/TIMA_1_											EVENTOUT		
			.			ļ				TIMA I OU	TIME 2 DW	CLKB	l				<u> </u>	<u> </u>							
43	-	-	-	PE12		EIRQ12		GPO		TIM4_1_OW	TIM6_3_PW MB	TIMA_1_PW M7			SPI1_SS1								EVENTOUT		Func_Grp2
I			L	L		L	L	L	L	L ==	Г.,,т.	I	L	L	L	L	L	L	L	l	.L	I	L	L	L

HC32F460 系列数据手册 v1.1



LQF	LQF	QFN	LQF	Pin		EIRQ/W	TRACE/JTA	Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7	Func8	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16~31	Func32~63
P100	P64	60	P/QF N48	Name	Analog	KUP	G/SWD	GPO	other	TIM4	TIM6	TIMA	TIMA	EMB,TIMA	USART/SPI/ OSPI	KEY	SDIO	USBFS/I2S				EVNTPT	EVENTOUT	-	Communicati on Funcs
44	-	-	-	PE13		EIRQ13		GPO		TIM4_1_OW	TIM6_3_PW	TIMA_1_PW M3			SPI1_SS2								EVENTOUT		Func_Grp2
45		-	-	PE14		EIRQ14		GPO		TIM4_1_CLK	MA	TIMA_1_PW			SPI1_SS3		SDIO1_CD						EVENTOUT		Func_Grp2
						-				TIW4_I_CLK		M4 TIMA_1_PW	TIMA_5_TRI												
46	-	26	-	PE15		EIRQ15		GPO				M8	G	EMB_IN2	USART4_CK		SDIO1_WP						EVENTOUT		Func_Grp2
47	29	27	21	PB10		EIRQ10		GPO	ADTRG2	TIM4_2_OV H		TIMA_2_PW M3	TIMA_5_PW M8		QSPI_QSIO2		SDIO1_D7	I2S3_EXCK				EVNTP210	EVENTOUT		Func_Grp2
48	30	28	22	VCAP_																					
49	31	29	23	VSS																					
50	32	30	24	VCC																					
51	33	31	25	PB12		EIRQ12		GPO	VCOUT1	TIM4_2_OVL	TIM6_TRIGB	TIMA_1_PW M8		EMB_IN2	QSPI_QSIO1		SDIO2_D1	I2S3_MCK				EVNTP212	EVENTOUT		Func_Grp2
52	34	32	26	PB13		EIRQ13		GPO	VCOUT2	TIM4_1_OUL	TIM6_1_PW	TIMA_1_PW M5			QSPI_QSIO0		SDIO2_D0					EVNTP213	EVENTOUT		Func_Grp2
53	35	33	27	PB14		EIRQ14		GPO	VCOUT3	TIM4_1_OVL	MB TIM6_2_PW	TIMA_1_PW			QSPI_QSCK		SDIO1_D6					EVNTP214	EVENTOUT		Func_Grp2
						-				TIM4_1_OW	MB TIM6_3_PW	M6 TIMA_1_PW	TIMA_6_TRI												
54	36	34	28	PB15		EIRQ15		GPO	RTC_OUT	L	MB	M7	G	EMB_IN4	USART3_CK		SDIO1_CK					EVNTP215	EVENTOUT		Func_Grp2
55	-	-	-	PD8		EIRQ8		GPO		TIM4_3_OUL			TIMA_6_PW M1/TIMA_6_		QSPI_QSIO0	KEYOUT7						EVNTP408	EVENTOUT		Func_Grp2
													CLKA TIMA_6_PW												
56	-	-	-	PD9		EIRQ9		GPO		TIM4_3_OVL			M2/TIMA_6_ CLKB	*	QSPI_QSIO1	KEYOUT6						EVNTP409	EVENTOUT		Func_Grp2
57	_	_	_	PD10		EIRQ10		GPO		TIM4_3_OW			TIMA_6_PW		QSPI_QSIO2	KEYOUT5						EVNTP410	EVENTOUT		Func_Grp2
										L			M3 TIMA_6_PW												
58	-	-	-	PD11		EIRQ11		GPO		TIM4_3_CLK		TIMA_4_PW	M4		QSPI_QSIO3	KEYOUT4						EVNTP411	EVENTOUT		Func_Grp2
59	-	-	-	PD12		EIRQ12		GPO				M1/TIMA_4_	TIMA_5_PW M5									EVNTP412	EVENTOUT		
												CLKA TIMA_4_PW													
60	-	-	-	PD13		EIRQ13		GPO				M2/TIMA_4_ CLKB	TIMA_5_PW M6									EVNTP413	EVENTOUT		
61	-	-	-	PD14		EIRQ14		GPO				TIMA_4_PW	TIMA_5_PW									EVNTP414	EVENTOUT		
												M3 TIMA_4_PW	M7 TIMA_5_PW												
62	-	-	-	PD15		EIRQ15		GPO				M4 TIMA_3_PW	M8									EVNTP415	EVENTOUT		
63	37	-	-	PC6		EIRQ6		GPO				M1/TIMA_3_	TIMA_5_PW M8		QSPI_QSCK	KEYOUT3	SDIO1_D6					EVNTP306	EVENTOUT		Func_Grp2
												CLKA TIMA_3_PW													
64	38	35	-	PC7		EIRQ7		GPO		TIM4_2_CLK		M2/TIMA_3_ CLKB	TIMA_5_PW M7		QSPI_QSSN	KEYOUT2	SDIO1_D7	I2S2_EXCK				EVNTP307	EVENTOUT		Func_Grp2
65	39	36	-	PC8		EIRQ8		GPO		TIM4_2_OW		TIMA_3_PW	TIMA_5_PW		USART3_CK	KEYOUTI	SDIO1_D0	I2S2_MCK				EVNTP308	EVENTOUT		Func_Grp2
									V 500 5	H TIM4_2_OW		M3 TIMA_3_PW	M6 TIMA_5_PW												
66	40	37	-	PC9		EIRQ9		GPO	MCO_2	L		M4	M5			KEYOUT0	SDIO1_D1					EVNTP309	EVENTOUT		Func_Grp1
67	41	38	29	PA8		EIRQ8/W KUP2_0		GPO	MCO_1	TIM4_1_OU H	TIM6_1_PW MA	TIMA_l_PW M1/TIMA_l_			USART1_CK		SDIO1_D1	USBFS_SOF				EVNTP108	EVENTOUT		Func_Grp1
L						1	<u> </u>			L	*	CLKA	<u>[</u>	L	<u> </u>		<u> </u>		<u> </u>	<u> </u>		<u> </u>	<u> </u>	<u> </u>	ıJ

HC32F460 系列数据手册 v1.1



		\neg	1.05					Eum : 0	Func1	Euma2	Euro2	Eumo4	Euro E	Funct	France 7	Erm of	Euma0	Euro10	Func11	Func12	E 12	Funct 4	Func15	E-ma16 21	Func32~63
LQF		QFN	LQF P/QF	Pin	Analog	EIRQ/W	TRACE/JTA	Func0	Func1	Func2	Func3	Func4	Func5	Func6	Func7 USART/SPI/	Func8	Func9	Func10	Funcil	runc12	Func13	Func14	Func15	Func16~31	Func32~63 Communicati
P100	P64	60	N48	Name	Analog	KUP	G/SWD	GPO	other	TIM4	TIM6	TIMA	TIMA	EMB,TIMA	QSPI	KEY	SDIO	USBFS/I2S		-	-	EVNTPT	EVENTOUT	-	on Funes
						EIRQ9/W				TIMA 1 OV	TIM6_2_PW	TIMA_1_PW						USBFS_VBU							
68	42	39	30	PA9		KUP2_1		GPO		TIM4_1_OV H	MA	M2/TIMA_1_					SDIO1_D2	S S				EVNTP109	EVENTOUT		Func_Grp1
												CLKB							$\overline{}$						
69	43	40	31	PA10		EIRQ10/ WKUP2_3		GPO		TIM4_1_OW H	TIM6_3_PW MA	TIMA_1_PW M3	TIMA_5_TRI G				SDIO1_CD	USBFS_ID				EVNTP110	EVENTOUT		Func_Grp1
						EIRQ11/						TIMA_1_PW													
70	44	41	32	PA11		WKUP2_4		GPO		TIM4_1_CLK		M4		EMB_IN1			SDIO2_CD	USBFS_DM				EVNTP111	EVENTOUT		Func_Grp1
						EIRQ12/				TIM4_3_OW		TIMA 1 TRI	TIMA_6_PW												
71	45	42	33	PA12		WKUP3_0		GPO		L	TIM6_TRIGA	TIMA_l_TRI G	M1/TIMA_6_ CLKA				SDIO2_WP	USBFS_DP				EVNTP112	EVENTOUT		Func_Grp1
													TIMA_6_PW												
72	46	43	34	PA13		EIRQ13/	TMS_SWDIO	GPO				TIMA_2_PW	M2/TIMA_6_		SPI2_SS1		SDIO2_D3					EVNTP113	EVENTOUT		Func_Grp1
						WKUP3_1						M5	CLKB												
73	_		_	VCAP_																					
				2																					
74	47	44	35	VSS																					
75	48	45	36	VCC														· ·							
76	49	46	37	PA14		EIRQ14/	TCK_SWCL	GPO				TIMA_2_PW	TIMA_6_PW	TIMA_4_TRI	SPI2_SS2		SDIO2_D2	I2S1_EXCK				EVNTP114	EVENTOUT		Func_Grp1
70	47	40		1714		WKUP3_2	K	Gro				M6	M3	G	3112_332		3DIO2_D2	1231_EACK				EVIVIT114	EVENTOUT		runc_Grp1
	50	45	20	D. 15		EIRQ15/	mp.	ano				TIMA_2_PW	TIMA_6_PW	TIMA_2_TRI	anta ana		aprox pr	1201 1401				EV DVERDI I S			
77	50	47	38	PA15		WKUP3_3	TDI	GPO				M1/TIMA_2_ CLKA	M4	G	SPI2_SS3		SDIO2_D1	I2S1_MCK				EVNTP115	EVENTOUT		Func_Grp1
													TIMA 5 PW												
78	51	48	-	PC10		EIRQ10		GPO		TIM4_3_OU H		TIMA_2_PW M7	M1/TIMA_5_				SDIO1_D2					EVNTP310	EVENTOUT		Func_Grp1
										н		M/	CLKA												
										TIM4_3_OV		TIMA_2_PW	TIMA_5_PW	`											
79	52	49	-	PC11		EIRQ11		GPO		Н		M8	M2/TIMA_5_ CLKB				SDIO1_D3					EVNTP311	EVENTOUT		Func_Grp1
										TIM4_3_OW		TIMA_4_TRI	TIMA_5_PW												
80	53	50	-	PC12		EIRQ12		GPO		H		G	M3				SDIO1_CK					EVNTP312	EVENTOUT		Func_Grp1
81	_	_	-	PD0		EIRQ0		GPO	VCOUT123				TIMA_5_PW									EVNTP400	EVENTOUT		Func_Grp1
				100		LINQO		Gro	10001123				M4									L 11111 400	LVENTOCI		runc_orpr
82	-	-	-	PD1		EIRQ1		GPO				TIMA_3_TRI	TIMA_6_PW M5									EVNTP401	EVENTOUT		Func_Grp1
												TIMA_2_PW	TIMA_6_PW												
83	54	-	-	PD2		EIRQ2		GPO				M4	M6				SDIO1_CMD					EVNTP402	EVENTOUT		Func_Grp1
84	_	-	-	PD3		EIRQ3		GPO	VCOUT1				TIMA_6_PW									EVNTP403	EVENTOUT		
				103		LINQS		GI O	100011				M7									LV1111405	LVENTOCI		
85	-	-	-	PD4		EIRQ4		GPO	VCOUT2	`			TIMA_6_PW M8									EVNTP404	EVENTOUT		
86				PD5		FIDOS		GDO	VGOUTT				1916									ENDERD 405	EVENTOUT		
	-	-	-			EIRQ5		GPO	VCOUT3													EVNTP405	EVENTOUT		
87	-	-	-	PD6		EIRQ6		GPO							USART2_CK							EVNTP406	EVENTOUT		<u> </u>
88	-	-	-	PD7		EIRQ7		GPO							USART2_CK							EVNTP407	EVENTOUT		i
						EIDO24V	TDO TRACE					TIMA_2_PW	TIMA (DIV												
89	55	51	39	PB3		EIRQ3/W KUP0_3	TDO_TRACE SWO	GPO	FCMREF	TIM4_3_CLK		M2/TIMA_2_	TIMA_6_PW M5				SDIO2_D0					EVNTP203	EVENTOUT		Func_Grp2
						-1019_3						CLKB	-14-0					<u> </u>				_			
90	56	52	40	PB4		EIRQ4/W	nTRST	GPO		TIM4_3_OW		TIMA_3_PW	TIMA_6_PW				SDIO1_D0					EVNTP204	EVENTOUT		Funo C2
90	.00	32	40	rD4		KUP1_0	111111	Gro		L		M1/TIMA_3_ CLKA	M6				חבוטותנים "					EVINTP204	EVENTOUT		Func_Grp2
						ETD OF AT				mn		TIMA_3_PW													
91	57	53	41	PB5		EIRQ5/W KUP1_1		GPO		TIM4_3_OW H		M2/TIMA_3_	TIMA_6_PW M7				SDIO1_D3	I2S4_EXCK				EVNTP205	EVENTOUT		Func_Grp2
L]	1				KUI 1_1			L		<u> </u>	CLKB	191/			<u> </u>	<u> </u>	<u> </u>	<u> </u>		<u> </u>		<u> </u>		<u>1</u>



		r 1	LOD	1	OADA SENICONI	1		F0	F1	Func2	Func3	Func4	F5	Func6	Func7	E0	Func9	Func10	Func11	Func12	Func13	Func14	Func15	Func16~31	Func32~63
	LQF P64	QFN 60	LQF P/QF N48	Pin Name	Analog	EIRQ/W KUP	TRACE/JTA G/SWD	Func0 GPO	Func1 other	TIM4	TIM6	TIMA	Func5	EMR TIMA	IISART/SPI/	Func8 KEY	SDIO	USBFS/I2S	- Funcii	- runc12	- Funcis	EVNTPT	EVENTOUT	-	Communicati on Funcs
92	58	54	42	PB6		EIRQ6/W KUP1_2		GPO	ADTRG2	TIM4_3_OVL		TIMA_4_PW M1/TIMA_4_ CLKA	TIMA_6_PW M8				SDIO2_CK	12S4_MCK				EVNTP206	EVENTOUT		Func_Grp2
93	59	55	43	PB7		EIRQ7/W KUP1_3		GPO	ADTRG1	TIM4_3_OV H		TIMA_4_PW M2/TIMA_4_ CLKB					SDIO1_D0					EVNTP207	EVENTOUT		Func_Grp2
94	60	56	44	PB11/M D		NMI																EVNTP211			
95	61	57	45	PB8		EIRQ8		GPO		TIM4_3_OUL		TIMA_4_PW M3				KEYOUT7	SDIO1_D4	USBFS_DRV VBUS				EVNTP208	EVENTOUT		Func_Grp2
96	62	58	46	PB9		EIRQ9		GPO		TIM4_3_OU H			TIMA_6_TRI G		SPI2_SS1	KEYOUT6	SDIO1_D5					EVNTP209	EVENTOUT		Func_Grp2
97	-	-	-	PE0		EIRQ0		GPO	MCO_1			TIMA_4_TRI G			SPI2_SS2								EVENTOUT		Func_Grp2
98	-	-	-	PE1		EIRQ1		GPO	MCO_2	TIM4_3_CLK					SPI2_SS3								EVENTOUT		Func_Grp2
99	63	59	47	VSS																					
100	64	60	48	VCC																					

表 2-1 引脚功能表

注:

上表中,有64个引脚支持Func32~63 功能选择,Func32~63 主要为串行通信功能(包含 USART, SPI, I2C, I2S, CAN),
 分成两组Func_Grp1,Func_Grp2。详细请参考表 2-2。



	Func32	Func33	Func34	Func35	Func36	Func37	Func38	Func39	Func40	Func41	Func42	Func43	Func44	Func45	Func46	Func47
Func_Grp	USART1_	USART1_	USART1_R	USART1_C	USART2_	USART2_	USART2_R	USART2_C	SPI1_MO	SPI1_MIS	apyl ago	SPI1_SC	SPI2_MO	SPI2_MIS	abia ado	SPI2_SC
1	TX	RX	TS	TS	TX	RX	TS	TS	SI	0	SPI1_SS0	K	SI	0	O SPI2_SS0	K
Func_Grp	USART3_	USART3_	USART3_R	USART3_C	USART4_	USART4_	USART4_R	USART4_C	SPI3_MO	SPI3_MIS	anya aga	SPI3_SC	SPI4_MO	SPI4_MIS	apri ago	SPI4_SC
2	TX	RX	TS	TS	TX	RX	TS	TS	SI	0	SPI3_SS0	K	SI	О	SPI4_SS0	K

	Func48	Func49	Func50	Func51	Func52	Func53	Func54	Func55	Func56	Func57	Func58	Func59	Func60	Func61	Func62	Func63
Func_Grp 1	I2C1_SDA	I2C1_SCL	I2C2_SDA	I2C2_SCL	I2S1_SD	I2S1_SDIN	I2S1_WS	12S1_CK	I2S2_SD	I2S2_SDI N	12S2_WS	I2S2_CK				
Func_Grp	I2C3_SDA	I2C3_SCL	CAN_TxD	CAN_RxD	I2S3_SD	I2S3_SDIN	12S3_WS	1283_CK	I2S4_SD	I2S4_SDI N	12S4_WS	I2S4_CK				

表 2-2 Func32~63 表



Darlana	Port								В	its								Pin	Count
Package	Group	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		Total
LQFP100	PortA	О	0	o	0	0	0	О	0	0	О	0	0	О	О	О	0	16	83
	PortB	О	O	O	O	O	0	O	О	O	O	О	О	O	О	О	О	16	
	PortC	О	O	o	O	O	O	O	О	O	O	О	О	O	О	О	o	16	
	PortD	О	0	O	0	O	0	0	О	O	O	О	О	O	О	o	0	16	
	PortE	О	0	o	0	O	0	0	0	0	o	0	0	O	0	o	0	16	
	PortH	-	-	-	-	-	-	-	-	-	-	-	-	-	0	o	O	3	
LQFP64	PortA	0	O	o	o	О	O	О	О	О	O	О	О	O	0	О	О	16	52
	PortB	О	0	0	0	0	0	0	0	0	0	0	0	O	0	o	0	16	
	PortC	О	0	o	0	o	0	0	0	0	o	О	0	0	o	О	0	16	
	PortD	-	-	-	-	-	-	-	-		-	\-	- <	_	О	-	-	1	
	PortH	-	-	-	-	-	-	-	-	-	-	_	-	-	О	О	0	3	
QFN60	PortA	О	0	О	0	0	0	0	o	0	О	0	0	0	o	0	0	16	50
	PortB	О	0	o	o	o	o	O	o	О	0	О	О	0	О	О	О	16	
	PortC	О	0	0	0	O	o	0	0	o	-	0	0	-	0	О	0	14	
	PortE	-	-	-	-	-	\-	-	-	_)) -	-	-	-	-	-	О	1	
	PortH	-	-	-	-	-	-	-	-	-	-	-	-	-	О	0	o	3	
LQFP48	PortA	0	0	0	0	O	0	0	0	0	O	0	0	О	0	О	0	16	38
QFN48	PortB	0	O	0	0	o	0	0	0	0	O	0	0	o	0	О	0	16	
	PortC	0	o	o	_	_	_	-	-	-	-	-	-	-	-	-	-	3	
	PortH	-	-	-	-	-	-	-	-	-	-	-	-	-	0	0	0	3	
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		

表 2-3 端口配置




	Port	上拉	开漏输出	驱动能力	5V 耐压	备注
PortA	PA0~PA10	支持	支持	低,中,高	支持 *	
	PA13~PA15					
	PA11, PA12	支持	支持	低,中,高	不支持	
PortB	PB0~PB10,	支持	支持	低,中,高	支持 *	
	PB12~PB15					
	PB11	支持	-	-	支持	输入专用
PortC	PC0~PC15	支持	支持	低,中,高	支持 *	
PortD	PD0~PD15	支持	支持	低,中,高	支持	
PortE	PE0~PE15	支持	支持	低,中,高	支持	
PortH	PH0~PH2	支持	支持	低,中,高	支持	

表 2-4 通用功能规格

注:

- 用作模拟功能时,输入电压不得高于 VREFH/AVCC。





2.3 引脚功能说明

类别	功能名	I/O	说明
Power	VCC	I	电源
	VSS	I	电源地
	VCAP_1~2	Ю	内核电压
	AVCC	I	模拟电源
	AVSS	I	模拟电源地
	VREFH	I	模拟参考电压
	VREFL	I	模拟参考电压
System	NRST	I	复位引脚,低有效
	MD	I	模式引脚
PVD	PVD2EXINP	I	PVD2 外部输入比较电压
Clock	XTAL_IN	I	外部主时钟振荡器接口
	XTAL_OUT	0	
	XTAL32_IN	I	外部副时钟(32K)振荡器接口
	XTAL32_OUT	0	
	MCO_1~2	О	内部时钟输出
GPIO	GPIOxy (x= A~E,H, y=0~15)	Ю	通用输入输出
EVENTOUT	EVENTOUT	O	Cortex-M4 CPU 事件输出
EIRQ	EIRQx (x=0~15)	I	可屏蔽外部中断
	WKUPx_y (x,y=0~3)	I	PowerDown 模式外部唤醒输入
	NMI	I	非可屏蔽外部中断
Event Port	EVNTPxy (x=1~4, y=0~15)	Ю	事件端口输入输出功能
Key	KEYOUTx(x=0~7)	О	KEYSCAN 扫描输出信号
JTAG/SWD	TCK_SWCLK	I	在线调试接口
1 X	TMS_SWDIO	Ю	
	TDO_TRACESWO	О	
	TDI	I	
	nTRST	I	
TRACE	TRACECLK	О	跟踪调试同步时钟输出
	TRACEDATA0~3	О	跟踪调试数据输出
FCM	FCMREF	I	时钟频率计测用外部基准时钟输入
RTC	RTCOUT	О	1Hz 时钟输出
Timer4	TIM4_x_CLK	I	计数时钟端口输入



类别	功能名	I/O	说明
(x=1~3)	TIM4_x_OUH	Ю	PWM 端口 U 相输出
	TIM4_x_OUL	IO	PWM 端口 U 相输出
	TIM4_x_OVH	IO	PWM 端口 V 相输出
	TIM4_x_OVL	Ю	PWM 端口 V 相输出
	TIM4_x_OWH	Ю	PWM 端口 W 相输出
	TIM4_x_OWL	Ю	PWM 端口 W 相输出
Timer6	TIM6_TRIGA	I	外部事件触发 A 输入
(x=1~3)	TIM6_TRIGB	I	外部事件触发 B 输入
	TIM6_x_PWMA	Ю	外部事件触发输入或 PWM 端口输出
	TIM6_x_PWMB	Ю	外部事件触发输入或 PWM 端口输出
TimerA	TIMA_x_TRIG	I	外部事件触发输入
(x=1~6)	TIMA_x_PWM1/TIMA_x_CLKA	Ю	外部事件触发输入或 PWM 端口输出或计数时钟端口输
	TIMA_x_PWM2/TIMA_x_CLKB	Ю	外部事件触发输入或 PWM 端口输出或计数时钟端口输
	TIMA_x_PWMy (y=3~8)	Ю	外部事件触发输入或 PWM 端口输出
EMB	EMB_INx (x=1~4)	I	Groupx(x=1~4)端口输入控制信号
USARTx	USARTx_TX	IO	发送数据
$(x=1\sim4)$	USARTx_RX	Ю	接收数据
	USARTx_CK	IO	通信时钟
	USARTx_RTS	0	请求发送信号
	USARTx_CTS	I	清除发送信号
SPIx	SPIx_MISO	IO	主输入/从输出数据传输引脚
$(x=1\sim4)$	SPIx_MOSI	Ю	主输出/从输入数据传输引脚
	SPIx_SCK	Ю	传输时钟
	SPIx_SS0	Ю	从机选择输入输出引脚
	SPIx_SS1~3	0	从机选择输出引脚
QSPI	QSPI_QSIO0~3	Ю	数据线
	QSPI_QSCK	0	时钟输出
	QSPI_QSSN	О	从机选择
I2Cx	I2Cx_SCL	Ю	时钟线
(x=1~3)	I2Cx_SDA	Ю	数据线
I2Sx	I2Sx_SD	Ю	串行数据
(x=1~4)	I2Sx_SDIN	I	全双工串行数据输入
	I2Sx_WS	IO	字选择
	I2Sx_CK	Ю	串行时钟



类别	功能名	I/O	说明
	I2Sx_EXCK	I	外部时钟源
	I2Sx_MCK	О	主时钟
CAN	CAN_TxD	О	发送数据
	CAN_RxD	I	接收数据
SDIOx	SDIOx_Dy (y=0~7)	Ю	SD 数据信号
	SDIOx_CK	О	SD 时钟输出信号
	SDIOx_CMD	Ю	SD 命令和回复信号
	SDIOx_CD	I	SD 卡识别状态信号
	SDIOx_WP	I	SD 卡写保护状态信号
USBFS	USBFS_DM	Ю	USBFS 片上全速 PHY D-信号
	USBFS_DP	Ю	USBFS 片上全速 PHY D+信号
	USBFS_VBUS	I	USBFS VBUS 信号
	USBFS_ID	I	USBFS ID 信号
	USBFS_SOF	0	USBFS SOF 脉冲输出信号
	USBFS_DRVVBUS	О	USBFS VBUS 驱动许可信号
CMPx	VCOUT1	0	模拟比较通道 1 结果输出
$(x=1\sim3)$	VCOUT2	О	模拟比较通道 2 结果输出
	VCOUT3	O	模拟比较通道 3 结果输出
	VCOUT123	O	模拟比较通道 1~3 结果 OR 输出
	CMPx_INPy	I	模拟比较器通道 x 正端电压 y 输入
	CMPx_INMy	I	模拟比较器通道 x 负端电压 y 输入
ADC	ADTRG1	I	ADC1 AD 转换外部启动源
	ADTRG2	I	ADC2 AD 转换外部启动源
	ADC1_INx (x=0~3,12~15)	I	ADCI 外部模拟输入端口
	ADC12_INx (x=4~11)	I	ADC1 与 ADC2 共用外部模拟输入端口
1 X	PGAVSS	I	PGA Ground 输入


表 2-5 引脚功能说明



2.4 引脚使用说明

引脚名	使用说明
VCC	电源,接 1.8V~3.6V 电压,并就近与 VSS 引脚接去耦电容(参考电气特性)
VSS	电源地,接 0V
VCAP_1~2	内核电压,就近与 VSS 引脚接电容,以稳定内核电压(参考电气特性)
AVCC	模拟电源,给模拟模块供电,接与 VCC 相同电压(参考电气特性)
	不使用模拟模块时,请与 VCC 短接
AVSS/VREFL	模拟电源地/参考电压,接与 AVSS 相同电压(参考电气特性)
	不使用模拟模块时,请与 VSS 短接
VREFH	ADC1, ADC2 的模拟参考电压,接不高于 AVCC 的电压
	不使用 ADC 时,请与 AVCC 短接
PB11/MD	模式输入,固定为输入状态。复位引脚(NRST)解除(从低电平变为高电平)
	时,本管脚必须固定为高电平。推荐接电阻(4.7KΩ)到 VCC(上拉)
NRST	复位引脚,低有效。不使用时接电阻到 VCC(上拉)
Pxy, x=A~E,H,	通用引脚。用作输入功能时,输入电压不要超过 5V。用作模拟输入时,模拟电压不
y=0~15	要超过 VREFH/AVCC
	不使用时悬空,或者接电阻到 VCC(上拉)/VSS(下拉)

表 2-6 引脚使用说明





3 电气特性

3.1 参数条件

若无另行说明,所有电压都以 VSS 为基准。

3.1.1 最小值和最大值

除非特别说明,所有器件的最小值和最大值在最坏的环境温度、供电电压和时钟频率条件下由设计保证或者特性测试保证。

3.1.2 典型值

除非特别说明,典型数据都是在 TA=25 °C、VCC=3.3 V 条件下通过设计或者特性测试分析得到。

3.1.3 典型曲线

除非特别说明,否则所有典型曲线未经测试,仅供设计参考。

3.1.4 负载电容

图 3-1 (左) 中显示了用于测量引脚参数的负载条件。



3.1.5 引脚输入电压

图 3-1(右)中显示了器件引脚上输入电压的测量方法。




图 3-1 引脚负载条件(左)与输入电压测量(右)





3.1.6 电源方案




图 3-2 电源方案(HC32F460PETB-LQFP100)






图 3-3 电源方案(HC32F460KETA-LQFP64)






图 3-4 电源方案(HC32F460ZEUA-QFN60TR、 HC32F460JETA-LQFP48/HC32F460JEUA-QFN48TR)

- 1. 4.7μF 陶瓷电容必须连至 VCC 引脚之一。
- 2. AVSS=VSS.
- 3. 每个电源对(例如 VCC/VSS, AVCC/AVSS...) 必须使用上述的滤波陶瓷电容去耦。这些电容必须尽量靠近或低于 PCB 下面的适当引脚,以确保器件正常工作。不建议去掉滤波电容来降



低 PCB 尺寸或成本。这可能导致器件工作不正常。

- 4. 芯片的 VCAP_1/VCAP_2 管脚使用的电容如下: 1) 同时存在 VCAP_1 和 VCAP_2 管脚的芯片,每个管脚可以使用 0.047uF 或者 0.1uF 电容(总容量为 0.094uF 或者 0.2uF)。2)只有 VCAP_1 管脚的芯片,可以使用 0.1uF 或者 0.22uF 电容。从掉电模式唤醒时,内核电压建立过程中需要给 VCAP_1/VCAP_2 充电。一方面,较小的 VCAP_1/VCAP_2 总容量能够缩短充电时间,为应用带来快速响应能力;另一方面,较大的 VCAP_1/VCAP_2 总容量会延长充电时间,但是也提供更强的电磁兼容性(EMC)。用户可以根据电磁兼容性和系统响应速度的要求,选择较大或者较小的电容值。芯片的 VCAP_1/VCAP_2 总容量必须与 PWR_PWRC3.PDTS位的赋值相匹配。VCAP_1/VCAP_2 的总容量为 0.2uF 或者 0.22uF 时,需要在进入掉电模式之前确保 PWR_PWRC3.PDTS 位清零。VCAP_1/VCAP_2 的总容量为 0.094uF 或者 0.1uF 时,需要在进入掉电模式之前确保 PWR_PWRC3.PDTS 位置位。
- 5. 主调压器的稳定性是通过将外部电容连接到 VCAP_1 (或 VCAP_1/VCAP_2) 引脚实现的,电容值 CEXT 根据系统的稳定性要求确定。电容值 CEXT 和 ESR 要求如下:

符号	参数	条件
C _{EXT}	外部电容的电容值	0.047μF / 0.1μF / 0.22uF
ESR	外部电容的等效串联电阻ESR	< 0.3 Ω

表 3-1 VCAP 1/VCAP 2 工作条件

3.1.7 电流消耗测量




图 3-5 电流消耗测量方案



3.2 绝对最大额定值

如果加在器件上的载荷超过表 3-2 电压特性、表 3-3 电流特性和表 3-4 热特性中列出的绝对最大额定值,则可能导致器件永久损坏。这些数值只是额定应力,并不意味着器件在这些条件下功能正常。长期工作在最大额定值条件下可能会影响器件的可靠性。

符号	项目	最小值	最大值	单位
V _{CC} -V _{SS}	外部主电源电压(包括 AVCC、VCC) ⁽¹⁾	-0.3	4.0	Y
	5V耐压引脚上的输入电压 ⁽²⁾	V _{SS} -0.3	VCC+4.0(最大5.8V)	V
$V_{ m IN}$	PA11/USBFS_DM和PA12/USBFS_DP引脚上 的输入电压	V _{SS} -0.3	4.0	
V _{ESD(HBM)}	静电放电电压(人体模型)	请参考 3.3.5	5 电气敏感性	-

表 3-2 电压特性

- 1. 在允许的范围内,所有主电源(VCC、AVCC)和接地(VSS、AVSS)引脚必须始终连接到外部电源。
- 2. 必须始终遵循 V_{IN} 的最大值。有关允许的最大注入电流值的信息,请参见表 3-3。




符号	项目	最大值	单位
ΣI_{VCC}	流入所有 VCC _X 电源线的总电流 (拉电流) ⁽¹⁾	240	
ΣI_{VSS}	流出所有 VSS _X 接地线的总电流 (灌电流) ⁽¹⁾	-240	
I _{VCC}	流入每个 VCCx 电源线的最大电流 (拉电流) ⁽¹⁾	100	
I _{VSS}	流出每个 VSSx 接地线的最大电流 (灌电流) ⁽¹⁾	-100	
	任意 I/O 和控制引脚的输出灌电流	40	mA
I_{IO}	任意 I/O 和控制引脚的输出拉电流	-40	
	所有 I/O 和控制引脚上的总输出灌电流	120	
ΣI_{IO}	所有 I/O 和控制引脚上的总输出拉电流	-120	

表 3-3 电流特性

1. 在允许的范围内,所有主电源(VCC、AVCC)和接地(VSS、AVSS)引脚必须始终连接到外部电源。

符号		项目	数值	单位
T _{STG}	储存温度范围		-55 到 +125	°C
T _J	最大结温		125	°C

表 3-4 热特性





3.3 工作条件

3.3.1 通用工作条件

符号	参数	条件	Min.	Тур.	Max.	単位
		高速模式 [1]				
		PWRC2.DVS=11	0	-	168	
£	古郊 AID 时始顿交	PWRC2.DDAS=1111				MHz
f_{HCLK}	内部 AHB 时钟频率	超低速模式				MHZ
		PWRC2.DVS=10	0	-	8	
		PWRC2.DDAS=1000				
V_{CC}	标准工作电压	-	1.8		3.6	
V _{AVCC} ⁽²⁾	模拟工作电压	-	1.8		3.6	
	5V耐压引脚上的输入电	2 V ≤ VCC ≤ 3.6 V	-0.3	_	5.5	V
	压(3)	VCC ≤ 2 V	-0.3	-	5.2	V
$V_{ m IN}$	PA11/USBFS_DM					
	PA12/USBFS_DP		-0.3	-	V _{CC} +0.3	
	引脚的输入电压					
T_{J}	结温范围		-40	-	125	°C

表 3-5 通用工作条件

- 1. 量产测试保证。
- 2. 若存在 VREFH 引脚,则必须考虑下述条件: V_{AVCC}-V_{REFH} < 1.2 V。
- 3. 要使电压保持在高于 Vcc+0.3, 必须禁止内部上拉/下拉电阻。



3.3.2 上电 / 掉电时的工作条件

TA 服从一般工作条件。

符号	参数	最小值	最大值	单位
tvcc	VCC 上升时间速率	20	20000	
	VCC 下降时间速率	20	20000	μs/V

表 3-6 上电 / 掉电时的工作条件





3.3.3 复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
		ICG1.BOR_LEV[1:0]=00	1.80	1.90	2.00	V
		ICG1.BOR_LEV [1:0]=01	1.90	2.00	2.10	V
V_{BOR}	BOR的监测电压	ICG1.BOR_LEV [1:0]=10	2.00	2.10	2.20	V
		ICG1.BOR_LEV [1:0]=11	2.20	2.30	2.40	V
		PVD1LVL[2:0]=000	1.90	2.00	2.10	V
		PVD1LVL[2:0]=001	2.00	2.10	2.20	V
		PVD1LVL[2:0]=010	2.20	2.30	2.40	V
**	DV ID 1 11/2 Not to IT (3)	PVD1LVL[2:0]=011	2.43	2.55	2.67	V
V_{PVD1}	PVD1监测电压 ⁽³⁾	PVD1LVL[2:0]=100	2.53	2.65	2.77	V
		PVD1LVL[2:0]=101	2.63	2.75	2.87	V
		PVD1LVL[2:0]=110	2.73	2.85	2.97	V
		PVD1LVL[2:0]=111	2.83	2.95	3.07	V
		PVD2LVL[2:0]=000	2.00	2.10	2.20	V
		PVD2LVL[2:0]=001	2.20	2.30	2.40	V
		PVD2LVL[2:0]=010	2.43	2.55	2.67	V
		PVD2LVL[2:0]=011	2.53	2.65	2.77	V
$ m V_{PVD2}$	PVD2监测电压 ⁽³⁾	PVD2LVL[2:0]=100	2.63	2.75	2.87	V
		PVD2LVL[2:0]=101	2.73	2.85	2.97	V
X		PVD2LVL[2:0]=110 (1)	2.83	2.95	3.07	V
		PVD2LVL[2:0]=111 ⁽²⁾	1.00	1.10	1.20	V
V _{pvd} hyst	PVD1,2的迟滞 ⁽³⁾		-	100	-	mV
45		上升沿VPOR	1.60	1.68	1.76	V
$V_{POR}^{(1)}$	上电/掉电复位阈值	下降沿VPDR	1.56	1.64	1.72	V
V _{POR} hyst	POR 迟滞		-	40	-	mV



符号	参数	条件	最小值	典型值	最大值	单位
$I_{ m RUSH}$	调压器上电时的浪涌电流 (POR或从待机唤醒)		-	100	150	mA
T _{NRST}	NRST复位最低宽度		500	-	-	ns
T_{RIPT}	内部复位时间		140	160	200	us
T _{RSTTAO}	上电复位解除时间		-	2500	3000	us

表 3-7 复位和电源控制模块特性

- 1. 量产测试保证。
- 2. PVD2LVDL[2:0] = 111 时,比较电压是 PVD2EXINP 管脚的外部输入比较电压
- 3. PVD1 监测电压是 VCC 电压下降时的监测电压;在 PVD2LVL[2:0]设置为 111 时 PVD2 监测电压是 PVDEXINP 电压下降时的监测电压,在 PVD2LVD[2:0]设置为 111 之外的值时 PVD2 监测电压是 VCC 电压下降时的监测电压。
- 4. PVD1,2 的迟滞是 VCC 上升时的监测电压与 VCC 下降时的监测电压的差值。

VCC 上升时的 PVD1 监测电压=Vpvd1+Vpvdhyst;

VCC 上升时的 PVD2 监测电压=Vpvd2+Vpvdhyst。




3.3.4 供电电流特性

电流消耗受多个参数和因素影响,其中包括工作电压、环境温度、I/O 引脚负载、器件软件配置、工作频率、I/O 引脚开关速率、程序在存储器中的位置以及运行的代码等。图 3-5 中介绍了电流消耗的测量方法。本节所述各种运行模式下的电流消耗测量值都是在实验室条件下通过一套运行在 FLASH 的测试代码得出。

具体条件如下:

- 1) 所有 I/O 引脚都处于输入模式, VCC 或 VSS 上为静态值 (无负载)。
- 2) 时钟频率选择高速模式 f_{HCLK}=168MHz/120MHz/24MHz 和超低速模式 f_{HCLK}=8MHz/1MHz。
- 3) 功耗模式分为: 正常工作模式 ICC_RUN,休眠模式 ICC_SLEEP,停止模式 ICC_STP, 掉电模式 ICC PD 以及 Dhrystone 工作模式 ICC DHRYSTONE。
- 4) 外设时钟 ON/OFF 请参考具体电流测试项目。
- 5) 高速模式 f_{HCLK}=168MHz/120MHz 下 PLL 处于开启状态。





4-44	D	S. alal	夕 体	Ta		产品规		Unit
模式	Parameter	Symbol	条件	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
高速	f _{HCLK} =	raa nyny	while(1),全模块时钟OFF	-40	-	13	-	mA
模式	168MHz	ICC_RUN	while(1),全模块时钟ON	-40	-	23	-	mA
			CACHE OFF	-40	-	14	-	mA
		ICC_DHRYSTONE	CACHE ON	-40	-	15		mA
		ICC CLEED	全模块时钟OFF	-40	-	9	4-1	mA
		ICC_SLEEP	全模块时钟ON	-40	-	19	V - Z	mA
		ICC PURI	while(1),全模块时钟OFF	25	-	13	-	mA
		ICC_RUN	while(1),全模块时钟ON	25		23		mA
		IGG DUDUGTOVE	CACHE OFF	25		14	-	mA
		ICC_DHRYSTONE	CACHE ON	25	- 1	15	-	mA
		ICC CLEED	全模块时钟OFF	25	-	9	-	mA
		ICC_SLEEP	全模块时钟ON	25	-	19	-	mA
		ICC DIDI	while(1),全模块时钟OFF	85	-	-	18	mA
		ICC_RUN	while(1),全模块时钟ON	85	-	-	28	mA
		ICC DUDVCTOVIE	CACHE OFF	85	-	-	18	mA
		ICC_DHRYSTONE	CACHE ON	85	-	-	20	mA
		TOG GLEED	全模块时钟OFF	85	-	-	14	mA
		ICC_SLEEP	全模块时钟ON	85	-	-	24	mA
			while(1),全模块时钟OFF	105	-	-	20	mA
		ICC_RUN	while(1),全模块时钟ON	105	-	-	31	mA
	1 3	IGG DUBYGTOV	CACHE OFF	105	-	-	19	mA
		ICC_DHRYSTONE	CACHE ON	105	-	-	23	mA
		100 0175-	全模块时钟OFF	105	-	-	17	mA
		ICC_SLEEP	全模块时钟ON	105	-	-	27	mA

表 3-8 高速模式电流消耗 1

- 1. Typ 电压条件 V_{CC}=3.3V
- 2. Max 电压条件 V_{CC}=1.8~3.6V



模式	Parameter	Symbol	条件	Ta		产品规格	f	Unit
快八	rarameter	Symbol	宋件	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
高速	f _{HCLK} =	IGG BUD	while(1),全模块时钟OFF	-40	-	9.5	-	mA
模式	120MHz	ICC_RUN	while(1),全模块时钟ON	-40	1	16.5	-	mA
		ICC DUDYCTONE	CACHE OFF	-40	1	10	-	mA
		ICC_DHRYSTONE	CACHE ON	-40	-	11.5		mA
		100 01 PPP	全模块时钟OFF	-40	-	7	1-k	mA
		ICC_SLEEP	全模块时钟ON	-40	-	14.5	V	mA
			while(1),全模块时钟OFF	25	-	9.5	-	mA
		ICC_RUN	while(1),全模块时钟ON	25	-	16.5	\-	mA
		ICC DUDYCTONE	CACHE OFF	25		10	-	mA
		ICC_DHRYSTONE	CACHE ON	25	-	11.5	-	mA
		ICC OLDER	全模块时钟OFF	25	-	7	-	mA
		ICC_SLEEP	全模块时钟ON	25		14.5	-	mA
			while(1),全模块时钟OFF	85	-	-	14	mA
		ICC_RUN	while(1),全模块时钟ON	85	-	-	22	mA
		ICC DUDYCTOVE	CACHE OFF	85	-	-	14	mA
		ICC_DHRYSTONE	CACHE ON	85	-	-	17	mA
		TOO OF LIND	全模块时钟OFF	85	-	-	12	mA
		ICC_SLEEP	全模块时钟ON	85	-	-	20	mA
			while(1),全模块时钟OFF	105	-	-	16	mA
		ICC_RUN	while(1),全模块时钟ON	105	1	1	25	mA
	J 3	ICC DURYCTOVE	CACHE OFF	105	-	-	15	mA
		ICC_DHRYSTONE	CACHE ON	105	-	-	19	mA
		IOG GLEET	全模块时钟OFF	105	-	-	15	mA
		ICC_SLEEP	全模块时钟ON	105	-	-	22	mA

表 3-9 高速模式电流消耗 2

- 1. Typ 电压条件 V_{CC}=3.3V
- 2. Max 电压条件 V_{CC}=1.8~3.6V



模式	Decreased	C alal	条件	Ta		产品规构	<u>各</u>	TT .*4
快八	Parameter	Symbol	余件	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
高速	$f_{HCLK}=$	raa prov	while(1),全模块时钟OFF	-40	-	3	-	mA
模式	24MHz	ICC_RUN	while(1),全模块时钟ON	-40	-	6	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	3.5	-	mA
		ICC CLEED	全模块时钟OFF	-40	-	2		mA
		ICC_SLEEP	全模块时钟ON	-40	-	5.5		mA
		raa prov	while(1),全模块时钟OFF	25	-	3	V	mA
		ICC_RUN	while(1),全模块时钟ON	25	-	6		mA
		ICC_DHRYSTONE	CACHE OFF	25	<u></u>	3.5	\.	mA
			全模块时钟OFF	25	A -4	2	-	mA
		ICC_SLEEP	全模块时钟ON	25	-	5.5	-	mA
		raa prov	while(1),全模块时钟OFF	85	-	_	8	mA
		ICC_RUN	while(1),全模块时钟ON	85		-	12	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	7	mA
		100 01 777	全模块时钟OFF	85	-	-	8	mA
		ICC_SLEEP	全模块时钟ON	85	-	-	11	mA
		ICC PURI	while(1),全模块时钟OFF	105	-	-	10	mA
		ICC_RUN	while(1),全模块时钟ON	105	-	-	14	mA
		ICC_DHRYSTONE	CACHE OFF	105	-	-	8	mA
		Tog guns	全模块时钟OFF	105	-	-	10	mA
		ICC_SLEEP	全模块时钟ON	105	-	-	14	mA

表 3-10 高速模式电流消耗 3

- 1. Typ 电压条件 V_{CC}=3.3V
- 2. Max 电压条件 V_{CC}=1.8~3.6V



4-44	D	Cl l	₽ IIL	Ta		产品规构	各	TT .*4
模式	Parameter	Symbol	条件	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
超低速	f _{HCLK} =		while(1),全模块时钟OFF	-40	-	1	-	mA
模式	8MHz	ICC_RUN	while(1),全模块时钟ON	-40	-	3.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	1.5	-	mA
			全模块时钟OFF	-40	-	1.2		mA
		ICC_SLEEP	全模块时钟ON	-40	-	3.2	4- R	mA
			while(1),全模块时钟OFF	25	-	1		mA
		ICC_RUN	while(1),全模块时钟ON	25	-	3.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	25		1.5		mA
			全模块时钟OFF	25		1.2	-	mA
		ICC_SLEEP	全模块时钟ON	25	-	3.2	-	mA
			while(1),全模块时钟OFF	85	-	_	4	mA
		ICC_RUN	while(1),全模块时钟ON	85		-	6	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	4	mA
			全模块时钟OFF	85	-	-	3.5	mA
		ICC_SLEEP	全模块时钟ON	85	-	-	6	mA
			while(1),全模块时钟OFF	105	1	-	6	mA
		ICC_RUN	while(1),全模块时钟ON	105	1	-	7	mA
	•	ICC_DHRYSTONE	CACHE OFF	105	1	-	4.5	mA
			全模块时钟OFF	105	-	-	4	mA
		ICC_SLEEP	全模块时钟ON	105	-	-	6.5	mA

表 3-11 超低速模式电流消耗 1

- 1. Typ 电压条件 V_{CC}=3.3V
- 2. Max 电压条件 V_{CC}=1.8~3.6V



4-44	Developed	C. whol	AT IN	Ta		产品规构	 各	TI .*4
模式	Parameter	Symbol	条件	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
超低速	f _{HCLK} =	, aa nyn	while(1),全模块时钟OFF	-40	-	0.7	-	mA
模式	1MHz	ICC_RUN	while(1),全模块时钟ON	-40	-	2.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	-40	-	0.9	-	mA
			全模块时钟OFF	-40	-	0.9		mA
		ICC_SLEEP	全模块时钟ON	-40	-	2.4	4-13	mA
			while(1),全模块时钟OFF	25	-	0.7	-	mA
		ICC_RUN	while(1),全模块时钟ON	25	-	2.5	-	mA
		ICC_DHRYSTONE	CACHE OFF	25	-	0.9	\-	mA
			全模块时钟OFF	25		0.9	-	mA
		ICC_SLEEP	全模块时钟ON	25	4	2.4	-	mA
		100 717	while(1),全模块时钟OFF	85	-	_	4	mA
		ICC_RUN	while(1),全模块时钟ON	85		-	5	mA
		ICC_DHRYSTONE	CACHE OFF	85	-	-	3.5	mA
			全模块时钟OFF	85	-	-	3.5	mA
		ICC_SLEEP	全模块时钟ON	85	-	-	5	mA
		100 717	while(1),全模块时钟OFF	105	-	-	5	mA
		ICC_RUN	while(1),全模块时钟ON	105	-	-	5.5	mA
		ICC_DHRYSTONE	CACHE OFF	105	-	-	4	mA
			全模块时钟OFF	105	-	-	5	mA
		ICC_SLEEP	全模块时钟ON	105	-	-	5.5	mA

表 3-12 超低速模式电流消耗 2

- 1. Typ 电压条件 V_{CC}=3.3V
- 2. Max 电压条件 V_{CC}=1.8~3.6V



halle in	_		th the many a second	Ta		产品规格	f	
模式 	Parameter	Symbol	条件(VCC=3.3V)	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
停止模式	-	ICC_STP	PWR_PWRC1.STPDAS=00	-40	-	160	-	uA
			PWR_PWRC1.STPDAS=11	-40	-	30	-	uA
			PWR_PWRC1.STPDAS=00	25	-	220	-	uA
			PWR_PWRC1.STPDAS=11	25	-	80		uA
			PWR_PWRC1.STPDAS=00	85	-	- 7	3600	uA
			PWR_PWRC1.STPDAS=11	85	-	- \	3400	uA
			PWR_PWRC1.STPDAS=00	105	-	-	4800	uA
			PWR_PWRC1.STPDAS=11 ⁽³⁾	105	_	_	4600	uA
掉电模式	-	ICC_PD	掉电模式1	-40		10	-	uA
			掉电模式2	-40	4	4	-	uA
			掉电模式3	-40	-	1.8	-	uA
			掉电模式4	-40		1.8	-	uA
			掉电模式2+XTAL32+RTC	-40	-	6	-	uA
			掉电模式2+LRC+RTC	-40	-	9	-	uA
			掉电模式1	25	-	10	-	uA
			掉电模式2	25	-	4	-	uA
			掉电模式3	25	-	1.8	-	uA
			掉电模式4	25	-	1.8	-	uA
			掉电模式2+XTAL32+RTC	25	-	6	-	uA
			掉电模式2+LRC+RTC	25	-	9	-	uA
			掉电模式1	85	-	-	21	uA
			掉电模式2	85	-	-	19	uA
			掉电模式3	85	-	-	19	uA
			掉电模式4	85	-	-	19	uA
			掉电模式2+XTAL32+RTC	85	-	-	21	uA
			掉电模式2+LRC+RTC	85	-	-	21	uA
			掉电模式1	105	-	-	25	uA
			掉电模式2	105	-	-	23	uA



模式	Damamatan	Cb al	Ta			产品规格	<u></u>	TI:4
快 八	Parameter	Symbol	条件(VCC=3.3V)	(°C)	Min	Typ ⁽¹⁾	Max ⁽²⁾	Unit
			掉电模式3	105		-	20.5	uA
			掉电模式4 ^[3]	105	,	-	20.5	uA
			掉电模式2+XTAL32+RTC	105	1	1	25	uA
			掉电模式2+LRC+RTC	105	ı		25	uA

表 3-13 低功耗模式电流消耗

- 1. Typ 电压条件 Vcc=3.3V
- 2. Max 电压条件 V_{CC}=1.8~3.6V
- 3. 量产测试保证。

T4	Decreased	CLl	Although Augus 2300	Ta		产品规格		T T .*4
Item	Parameter	Symbol	条件(VCC=AVCC=3.3V)	(₀C)	Min	Тур	Max	Unit
模块	-	ICC_MODULE	XTAL振荡模式大驱动24MHz	25	-	1.8	-	mA
电流			振荡模式中驱动16MHz	25		1	-	mA
			振荡模式小驱动10MHz	25	-	0.8	-	mA
			振荡模式超小驱动8MHz	25	-	0.6	-	mA
			XTAL 32K	25	-	0.5	-	mA
			HRC	25	-	0.35	-	mA
			PLL (@480MHz)	25	-	2.3	-	mA
			PLL (@240MHz)	25	-	1.4	-	mA
			ADC	25	-	1.2	-	mA
			DAC	25	-	70	-	uA
			СМР	25	-	0.11	-	mA
	X / 2.		PGA	25	-	1	-	mA
4			USBFS ⁽¹⁾	25	-	6	1	mA

表 3-14 模拟模块电流消耗

1. 包含控制部分与 USBPHY 通信时的电流。



3.3.5 电气敏感性

使用特定的测量方法对芯片进行不同的测试 (ESD、LU),以确定其在电气敏感性方面的性能。

3.3.5.1 静电放电 (ESD)

根据每种引脚组合,对每个样本的引脚施加静电放电。此项测试符合 JESD22-A114/C101 标准。

符号	参数	条件	最大值	単位
V _{ESD(HBM)}	静电放电电压(人体模型)	T _A =+25 °C,符合 JESD22-A114 标准	4000	V
V _{ESD(CDM)}	静电放电电压(充电设备模型)	T _A =+25 °C,符合 JESD22-C101 标准	1000	V

表 3-15 ESD 特性

3.3.5.2 静态 Latch-up

为评估静态 Latch-up 性能,需要对芯片执行两项互补的静态 Latch-up 测试:

- 对每个电源和模拟输入引脚施加过压
- 对其他输入、输出和可配置 I/O 引脚施加电流注入

这些测试符合 EIA/JESD 78A IC Latch-up 标准。

符号	参数	条件	最大值	单位
LU	静态Latch-up	T _A =+105 ℃,符合 JESD78A 标准	200	mA

表 3-16 静态 Latch-up 特性



3.3.6 低功耗模式唤醒时序

唤醒时间测量方法为,从唤醒事件触发至 CPU 执行的第一条指令:

- 对于停止或睡眠模式:唤醒事件为 WFE。
- WKUP 引脚用于从待机、停止、睡眠模式唤醒。所有时序均在环境温度及 VCC=3.3 V 测试得出。

符号	参数	条件	典型值	最大值	单位
		PWR_PWRC1.VHRCSD=1且.			
T _{STOP1}	从停止模式唤醒	PWR_PWRC1.VPLLSD=1,系统时钟为MRC,程	2	5	
		序在RAM上执行			
T_{STOP2}	从停止模式唤醒	系统时钟为MRC,程序在Flash上执行	8	15	
T (1)		VCAP_1/VCAP_2总容量为0.094uF或者0.1uF	15	25	
$T_{PD1}^{(1)}$	从掉电模式1唤醒	VCAP_1/VCAP_2总容量为0.2uF或者0.22uF	20	30	us
$T_{PD2}^{(1)}$	从掉电模式2唤醒	VCAP_1/VCAP_2总容量为0.094uF或者0.1uF	40	50	
1 PD2	<u> </u>	VCAP_1/VCAP_2总容量为0.2uF或者0.22uF	45	55	
T (1)		VCAP_1/VCAP_2总容量为0.094uF或者0.1uF	2500	3000	
T _{PD3} ⁽¹⁾ 从掉电模式3唤醒	VCAP_1/VCAP_2总容量为0.2uF或者0.22uF	2500	3000		
_ (1)		VCAP_1/VCAP_2总容量为0.094uF或者0.1uF	65	75	
$T_{PD4}^{(1)}$	从掉电模式4唤醒	VCAP_1/VCAP_2总容量为0.2uF或者0.22uF	70	80	

表 3-17 低功耗模式唤醒时间

1. 芯片的 VCAP_1/VCAP_2 总容量必须与 PWR_PWRC3.PDTS 位的赋值相匹配。 VCAP_1/VCAP_2 的总容量为 0.2uF 或者 0.22uF 时,需要在进入掉电模式之前确保 PWR_PWRC3.PDTS 位清零。VCAP_1/VCAP_2 的总容量为 0.094uF 或者 0.1uF 时,需要在进入掉电模式之前确保 PWR_PWRC3.PDTS 位置位。



3.3.7 I/O 端口特性

常规输入/输出特性

符号		参数	条件	最小值	典型值	最大值.	单位
$V_{IL}^{(1)}$	输入低电	平	1.8≤V _{CC} ≤3.6	-	-	$0.2V_{CC}$	V
$V_{\text{IH}}^{(1)}$	输入高电	平	1.8≤V _{CC} ≤3.6	$0.8V_{\rm CC}$	-	J -A	V
V_{HYS}	输入迟滞		1.8≤V _{CC} ≤3.6	-	0.2	4	V
7 (1)	7/2 th > >	1 = 1. \	$V_{SS} \leq V_{IN} \leq V_{CC}$	-	-	±1	uA
$I_{LKG}^{(1)}$	I/O输入泄	过露 电流	$V_{IN} = 5.5V^{(2)}$	-	-	5	uA
		USBFS_DP、					
	弱上拉 等效电 阻	USBFS_DM	-	S -A	1.5	-	ΚΩ
$R_{PU}^{(1)}$		除了的USBFS_DP和					
		USBFS_DM的其他输入	$V_{IN} = V_{SS}$		30	-	ΚΩ
		引脚					
		PA11/USBFS_DM					
C _{IO}	I/O引脚 电容	PA12/USBFS_DP	-	-	10	-	pF
		除了PA11/USBFS_DM和					
		PA12/USBFS_DP的其他		-	5	-	pF
		输入引脚					

表 3-18 I/O 静态特性

- 1. 量产测试保证。
- 2. 要使电压保持在高于 Vcc+0.3 V, 必须禁止内部上拉 / 下拉电阻。



输出电压

驱动设置	符号	参数	条件	最小值	典型值	最大值	单位
	$V_{OL}^{(1)(2)}$	低电平输出		-	-	0.4	
	$V_{OH}^{(1)(3)}$	高电平输出	I _{IO} =±1.5mA, 1.8≤V _{CC} <2.7	V _{CC} -0.4	-	-	
低驱动	$V_{OL}^{(1)(2)}$	低电平输出		-	-	0.4	
	$V_{\mathrm{OH}^{(1)(3)}}$	高电平输出	I _{IO} =±3mA, 2.7≤V _{CC} ≤3.6	V _{CC-} 0.4	- 4		
	$V_{OL}^{(1)(2)}$	低电平输出		-	-	1.3	
	$V_{OH}^{(1)(3)}$	高电平输出	$I_{IO}=\pm 6$ mA, $2.7 \le V_{CC} \le 3.6$	V _{CC} -1.3	-	-	
	$V_{OL}^{(1)(2)}$	低电平输出		- ^	-	0.4	
	$V_{\rm OH}^{(1)(3)}$	高电平输出	$I_{IO}=\pm 3$ mA, $1.8 \le V_{CC} \le 2.7$	V _{CC} -0.4	-	-	
	$V_{OL}^{(1)(2)}$	低电平输出		-	-	0.4	
中驱动	$V_{\mathrm{OH}^{(1)(3)}}$	高电平输出	$I_{IO} = \pm 5 \text{mA}, 2.7 \le V_{CC} \le 3.6$	V _{CC} -0.4	-	-	V
	$V_{OL}^{(1)(2)}$	低电平输出		1	-	1.3	
	$V_{OH}^{(1)(3)}$	高电平输出	I_{IO} =±12mA, 2.7≤ V_{CC} ≤3.6	V _{CC} -1.3	2	-	
	$V_{OL}^{(1)(2)}$	低电平输出			-	0.4	
	$V_{OH}^{(1)(3)}$	高电平输出	I _{IO} =±6mA, 1.8≤V _{CC} <2.7	V _{CC} -0.4	-	-	
``	$V_{OL}^{(1)(2)}$	低电平输出		-	-	0.4	
高驱动	$V_{OH}^{(1)(3)}$	高电平输出	$I_{IO}=\pm 8$ mA, $2.7 \le V_{CC} \le 3.6$	V _{CC} -0.4	-	-	
	$V_{OL}^{(1)(2)}$	低电平输出	1 100 107 01 006	-	-	1.3	
	$V_{\mathrm{OH}^{(1)(3)}}$	高电平输出	$I_{IO}=\pm 20$ mA, $2.7 \le V_{CC} \le 3.6$	V _{CC} -1.3	-	-	

表 3-19 输出电压特性

- 1. 量产测试保证。
- 2. 器件的 I_{IO} 灌电流必须一直考虑表 3-3 中规定的绝对最大额定。 I_{IO} (I/O 端口和控制引脚)之和一定不能超过 I_{VSS} 。
- 3. 器件的 I_{IO} 拉电流必须始终遵循表 3-3 所列的绝对最大额定值, I_{IO} (I/O 端口和控制引脚)的总和不得超过 I_{VCC} 。



输入/输出交流特性


驱动设置	符号	参数	条件(3)	最小值	典型值	最大值	单位	
			$C_L=30 \text{ pF}, V_{CC} \ge 2.7V$	-	-	20		
	2 (72)		C _L =30 pF, V _{CC} ≥1.8V	-	-	10		
	f _{max} (IO)out	最大频率(1)	C _L =10pF, V _{CC} ≥2.7V	-	-	40	MHz	
			C _L =10pF, V _{CC} ≥1.8V	-	->	20		
低驱动			C _L =30 pF, V _{CC} ≥2.7V	-	- <	15		
	t _f (IO)out	输出高至低电平下	C _L =30 pF, V _{CC} ≥1.8V		-	25		
	t _r (IO)out	降时间及输出低至	C _L =10pF, V _{CC} ≥2.7V	-	-	7.5	ns	
		高电平上升时间	C _L =10pF, V _{CC} ≥1.8V	-	_	15		
	f _{max} (IO)out			$C_L=30 \text{ pF}, V_{CC} \ge 2.7V$	-	1	45	
		最大频率(1)	C _L =30 pF, V _{CC} ≥1.8V	-	-	22.5	MHz	
			$C_L=10pF, V_{CC}\geq 2.7V$	-	-	90		
			C _L =10pF, V _C c≥1.8V	-	-	45		
中驱动	$t_f(IO)$ out $t_r(IO)$ out	输出高至低电平下 降时间及输出低至 高电平上升时间	C _L =30 pF, V _{CC} ≥2.7V	-	-	7.5	ns	
			$C_L=30 \text{ pF}, V_{CC}\geq 1.8 \text{V}$	-	-	12		
			$C_L=10pF, V_{CC}\geq 2.7V$	ı	ı	4		
			$C_L=10pF, V_{CC}\geq 1.8V$	-	-	7.5		
			C _L =30 pF, V _{CC} ≥2.7V	-	-	100		
	((IO) 4	見上版家 (1)	C _L =30 pF, V _{CC} ≥1.8V	-	-	50	NATT	
	f _{max} (IO)out	最大频率 (1)	C _L =10pF, V _{CC} ≥2.7V	-	-	180	MHz	
高驱动			$C_L=10pF, V_{CC}\geq 1.8V$	-	-	100		
	输出高	於山京云紅由亚丁	C _L =30 pF, V _{CC} ≥2.7V	-	-	4		
		降时间及输出低至	C _L =30 pF, V _{CC} ≥1.8V	-	-	6	ns	
	t _r (IO)out		$C_L=10pF, V_{CC}\geq 2.7V$	-	-	2.5		
			C _L =10pF, V _{CC} ≥1.8V	-	-	4		

表 3-20 I/O 交流特性

- 1. 最大频率在 图 3-6 中定义。
- 2. 负载电容 CL 必须将 PCB 和 MCU 引脚的电容考虑在内(引脚与电路板的电容可粗略地估算



为 10 pF)。



最大频率条件: $(t_r + t_f) \le (2/3)T$ 并且Duty cycle= $50\% \pm 5\%$ (负载电容 C_L 在"输入/输出交流特性"表格的"条件"一栏中标明)

图 3-6 I/O 交流特性定义



3.3.8 USART 接口特性

符号	参	数	最小值	最大值	单位
	输入时钟周期数	UART	4	1	+
t _{cyc}		CSI	6	-	t _{PCLK1}
t_{CKw}	输入时钟宽度		0.4	0.6	$t_{ m Scyc}$
t_{CKr}	输入时钟上升时间		-	5	ns
t_{CKf}	输入时钟下降时间		-	5	ns
t _{TD}	发送延迟时间	CSI	-	28	ns
t _{RDS}	接收数据建立时间	CSI	15		ns
t _{RDH}	接收数据保持时间	CSI	5	-	ns

表 3-21 USARTAC 时序




图 3-7 USART 时钟时序




图 3-8 USART (CSI) 输入输出时序



3.3.9 I2S 接口特性

符号	性能指标	条件	Min	Max	Unit
f_{MCK}	I2S main clock output	-	256 *8K	256*Fs	MHz
	120 1 1 0	Master data: 32 bits	20	64*Fs) di
f_{CK}	I2S clock frequency	Slave data: 32 bits	- 4	64*Fs	MHz
D _{CK}	I2S clock frequency duty cycle	Slave receiver	30	70	%
$t_v(WS)$	WS valid time	Master mode	0	-	
t _h (WS)	WS hold time	Master mode	0	-	
t _{su} (WS)	WS setup time	Slave mode	1		
t _h (WS)	WS hold time	Slave mode	0	-	
t _{su} (SD_MR)		Master receiver	7.5	-	
t _{su} (SD_SR)	Data input setup time	Slave receiver	2	-	
t _h (SD_MR)	D (: (1 11):	Master receiver	0	-	
$t_h(SD_SR)$	Data input hold time	Slave receiver	0	-	ns
$t_v(SD_ST)$		Slave transmitter(after enable		27	
t _h (SD_ST)	Determination list time	edge)	-	27	
$t_{v}(SD_MT)$	Data output valid time	Master transmitter(after enable	-	20	
		edge)			
t _h (SD_MT)	Data output hold time	Master transmitter(after enable	2.5	-	
		edge)			

表 3-22 I2S 电气特性

1. Fs: I2S 采样频率






图 3-9 I2S 从模式时序(Philips 协议)




图 3-10 I2S 主模式时序 (Philips 协议)



3.3.10 I2C 接口特性

符号	参数	标准模式	(SM)	快速模式	(FM)	单位
44.2	少 数	Min	Max	Min	Max	半位
$f_{ m SCL}$	SCL频率	0	100	0	400	KHz
$t_{\mathrm{HD;STA}}$	开始条件/重新开始条件Hold	4.0	-	0.6	-	us
t_{LOW}	SCL低电平	4.7	-	1.3	4	us
t _{HIGH}	SCL高电平	4	-	0.6		us
$t_{\mathrm{SU;STA}}$	重新开始条件Setup	4.7	-	0.6	-	us
$t_{\mathrm{HD;DAT}}$	数据Hold	0	-	0	-	us
t _{SU;DAT}	数据Setup	50+ t _{I2C} 基准时钟周期	-	50+ t _{I2C基准时钟周期}		ns
t_R	SCL/SDA的上升时间	-	1000	6.5	300	ns
t_{F}	SCL/SDA的下降时间	-	300	6.5	300	ns
$t_{\mathrm{SU;STO}}$	停止条件Setup	4	-	0.6	-	us
t _{BUF}	停止条件到开始条件间的 BUS空闲时间	4.7		1.3	-	us
C _b	负载电容	1	400	-	400	pF

表 3-23 I2C 电气特性




图 3-11 I2C 总线时序定义



3.3.11 SPI 接口特性

Item	1	Symbol	Min	Max	Unit	Test conditions
SCK clock cycle	Master	tspcyc	2 (pclk ≤60MHz) 4 (pclk ≤60MHz)	4096	tpcyc	图 3-12 C=30pF
	Slave		6	4096		С-зорг
SCK clock rise and fall	Master	tsckr	-	5	ns	
time	Slave	tsckf	-	1	us	
Data input setup time	Master	tsu	4	-	ns	图 3-13
	Slave		5	-		C=30pF
Data input hold time	Master	th	tpcyc	-	ns	
	Slave		20	-		
Data output delay	Master	tod	- \ \ \	8	ns	
	Slave		-	20		
Data output hold time	Master	toh	0	-	ns	
	Slave		0	-		
MOSI/MISO rise and	Master	tdr	-	5	ns	
fall time	Slave	tdf		1	us	
SS rise and fall time	Master	tssr	-	5	ns	
	Slave	tssf		1	us	

表 3-24 SPI 电气特性




图 3-12 SCK Clock 定义






图 3-13 SPI 接口时序要求



3.3.12 USB 接口特性

Sy	mbol	Parameter	Conditions	Min.(1)	Тур.	Max. ⁽¹⁾	单位
	V_{CC}	工作电压	-	3.0(2)	-	3.6	V
	V_{IL}	输入低电平	-	-	-	0.8	V
输入	V_{IH}	输入高电平	-	2.0	-	-	V
	V_{DI}	差分输入灵敏度	-	0.2	-	-	V
	V_{CM}	差分共模电压	-	0.8	-	2.5	V
	$V_{OL}^{(3)}$	静态输出低电平	$R_L = 1.5 k\Omega$ to $3.6 V^{(4)}$	-	-	0.3	V
	$V_{OH}^{(3)}$	静态输出高电平	$R_L=15k\Omega$ to $VSS^{(4)}$	2.8	-	3.6	V
	V _{CRS}	Cross-over电压	$C_L=50pF$	1.3	-	2.0	V
输出	t_R	上升时间	C _L =50pF, 10%~90% of V _{OH} -V _{OL}	4		20	ns
	$t_{ m F}$	下降时间	C _L =50pF, 10%~90% of V _{OH} -V _{OL}	4	-	20	ns
	t_{RFMA}	上升下降时间比 t _R /t _F	C _L =50pF	90	-	111.1	%
R _{PD} ⁽³⁾		下拉电阻	V _{IN} = V _{CC} , in host mode	14.25	-	24.80	kΩ
			V _{IN} = V _{SS} , idle state	0.900	1.2	1.575	kΩ
$R_{PU}^{(3)}$		上拉电阻	$V_{IN} = V_{SS}$. in device mode	1.425	2.3	3.090	kΩ

表 3-25 USB Full-Speed 电气特性

- 1. 所有电压均基于局部接地电位测得。
- 2. 工作电压降至 2.7V 时,仍可保证 USB 全速收发器的功能,但不能保证完整的 USB 全速电气特性,后者在 2.7 到 3.0V 的 V_{CC} 电压范围内会降级。
- 3. 量产测试保证。
- 4. R_L是连接至 USB 全速驱动器的负载。



Sy	mbol	Parameter	Conditions	Min.(1)	Тур.	Max. ⁽¹⁾	单位
输入	V _{CC}	工作电压	-	3.0(2)	1	3.6	V
	V_{IL}	输入低电平	-	1	1	0.8	V
	$ m V_{IH}$	输入高电平	-	2.0	1	-	V
	V_{DI}	差分输入灵敏度	-	0.2	-	-	V
	V_{CM}	差分共模电压	-	0.8	-	2.5	V
输出	$V_{OL}^{(3)}$	静态输出低电平	R_L =1.5k Ω to 3.6V ⁽⁴⁾	-	- >	0.3	V
	$V_{OH}^{(3)}$	静态输出高电平	R_L =15k Ω to VSS ⁽⁴⁾	2.8	-	3.6	V
	$V_{CRS}^{(3)}$	Cross-over电压	C _L =200pF~600pF	1.3		2.0	V
	$t_{R}^{(3)}$	上升时间	C _L =200pF~600pF,	75	-	300	ns
			10%~90% of V _{OH} -V _{OL}				
	$t_{F}^{(3)}$	下降时间	C _L =200pF~600pF,	75	-	300	ns
			10%~90% of V _{OH} -V _{OL}				
	t _{RFMA} (3)	上升下降时间比	C _L =200pF~600pF	80	-	125	%
		$t_{ m R}/t_{ m F}$					
$R_{PD}^{(3)}$		下拉电阻	$V_{IN} = V_{CC}$, in host mode	14.25	-	24.80	kΩ

表 3-26 USB Low-Speed 电气特性

- 1. 所有电压均基于局部接地电位测得。
- 2. 工作电压降至 2.7V 时,仍可保证 USB 低速收发器的功能,但不能保证完整的 USB 低速电气特性,后者在 2.7 到 3.0V 的 Vcc 电压范围内会劣化。
- 3. 量产测试保证。
- 4. RL是连接至 USB 低速驱动器的负载。




图 3-14 USB 上升/下降时间及 Cross Over 电压定义



3.3.13 PLL 特性

符号	参数	条件	Min	Тур	Max	Unit
f _{PLL IN}	PLL input clock ⁽¹⁾	-	1	-	24	MHz
f _{PLL_OUT}	PLL multiplier output	-	15	-	240	MHz
fvco_out	PLL VCO output	-	240	- 4	480	MHz
t_{LOCK}	PLL lock time	-	-	80	120	μs
Jitter _{PLL}	Period Jitter	PLL输入时钟=4MHz 系统时钟=120MHz	-	-	±200	ps

表 3-27 PLL 主要性能指标

1. 推荐使用较高的输入时钟,以获得良好的 Jitter 特性。



3.3.14 JTAG 接口特性

Synbol	Item	Min	Тур	Max	Unit
t_{TCKeye}	TCK clock cycle time	50	-	-	ns
$t_{ m TCKH}$	TCK clock high pulse width	20	-	-	ns
t _{TCKL}	TCK clock low pulse width	20	-	- //-	ns
t _{TCKr}	TCK clock rise time	-	-	5	ns
t_{TCKf}	TCK clock fall time	-	-	5	ns
$t_{ m TMSs}$	TMS setup time	8		-	ns
$t_{ m TMSh}$	TMS hold time	8		-	ns
t_{TDIs}	TDI setup time	8		-	ns
t_{TDIh}	TDI hold time	8		-	ns
$t_{ m TDOd}$	TDO data delay time	-		20	ns

表 3-28 JTAG 接口特性





图 3-15 JTAG TCK 时钟





3.3.15 外部时钟源特性

3.3.15.1 外部源产生的高速外部用户时钟

在旁路模式,XTAL 振荡器关闭,输入引脚为标准 I/O。外部时钟信号必须考虑 I/O 静态特性。

符号	参数	条件	最小值	典型值	最大值	单位
f _{XTAL_EXT}	用户外部时钟源频率	-	1	-	24	MHz
V _{IH_XTAL}	XTAL_IN输入引脚高电平电压		0.8*V _{CC}	-	V_{CC}	
V _{IL_XTAL}	XTAL_IN输入引脚低电平电压		V_{SS}	-	0.2*V _{CC}	V
$t_{r(XTAL)}$	XTAL_IN上升或下降时间		-	-	5	ns
$\mathbf{t}_{\mathrm{f(XTAL)}}$						
Duty _(XTAL)	占空比	-	40		60	%

表 3-29 高速外部用户时钟特性



3.3.15.2 晶振 / 陶瓷谐振器产生的高速外部时钟

高速外部 (XTAL) 时钟可以使用一个 4 到 24 MHz 的晶振 / 陶瓷谐振振荡器产生。在应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以尽量减小输出失真和起振稳定时间。有关谐振器特性 (频率、封装、精度等)的详细信息,请咨询晶振谐振器制造商。

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\mathrm{XTAL_IN}}$	振荡器频率		4	-	24	MHz
$R_F^{(1)}$	反馈电阻		-	300	-	kΩ
G_{mmax}	-	起振	4	-/	-	mA/V
t _{SU(XTAL)} ⁽²⁾	启动时间	VCC稳定,晶振=8MHz	-		2.0	ms
		VCC稳定,晶振=4MHz	-		4.0	ms

表 3-30 XTAL 4-24 MHz 振荡器特性

- 1. 量产测试保证。
- 2. t_{SU(XTAL)}是起振时间,即从软件使能 XTAL 开始测量,直至得到稳定的 8MHz 振荡频率这段时间。该值基于标准晶振谐振器测得,可能随晶振制造商的不同而显著不同。

对于 C_{L1} 和 C_{L2} ,建议使用专为高频应用设计、可满足晶振或谐振器的要求且大小介于 $5\,pF$ 到 $25\,pF$ (典型值)之间的高质量外部陶瓷电容(请参见下图)。 C_{L1} 和 C_{L2} 的大小通常相同。晶振制造商指定的负载电容通常是 C_{L1} 和 C_{L2} 的串联组合。确定 C_{L1} 和 C_{L2} 的规格时,必须将 PCB 和 MCU 引脚的电容考虑在内(引脚与电路板的电容可粗略地估算为 $10\,pF$)。

带集成电容的谐振器




图 3-17 采用8 MHz 晶振的典型应用

1. R_{EXT} 的值取决于晶振特性。



3.3.15.3 晶振/陶瓷谐振器产生的低速外部时钟

低速外部时钟可以使用一个由 32.768 kHz 的晶振/陶瓷谐振器构成的振荡器产生。在 应用中,谐振器和负载电容必须尽可能地靠近振荡器的引脚,以尽量减小输出失真和 起振稳定时间。有关谐振器特性(频率、封装、精度等)的详细信息,请咨询晶振谐 振器制造商。

符号	参数	条件			单位	
11. 4	多 数	家 什	Min	Тур	Max	平位
F _{XTAL32}	频率	-	-	32.768	-	KHz
$R_F^{(1)}$	反馈电阻	-	-	15	-	ΜΩ
I _{DD_XTAL32}	功耗	-	-		1	uA
G _{mmax}	G_{m}	-	3			uA/V
T _{SUXTAL32}	启动时间 (2)	VCC稳定状态下		2	-	S

表 3-31 XTAL32 振荡器特性

- 1. 量产测试保证。
- 2. T_{SUXTAL32} 是起振时间,即从软件使能 XTAL32 开始测量,直至得到稳定的 32.768 kHz 振荡频率这段时间。该值基于标准晶振谐振器测得,可能随晶振制造商的不同而显著不同。



3.3.16 内部时钟源特性

3.3.16.1 内部高速 (HRC) 振荡器

符号	参数	条件	最小值	典型值	最大值	单位
	频率 ⁽¹⁾	模式1	-	16	-	
		模式2	-	20		MHz
	用户调整刻度	-	-	-	0.2	%
f_{HRC}		TA = -40 到 105 °C	-2	-	2	%
	>> 1 114/2-2	TA = -20 到 105 °C	-1.5	-	1.5	%
		TA = 25 °C	-0.5	-	0.5	%
t _{st(HRC)}	HRC 振荡器振荡	-	-	-	15	μs

表 3-32 HRC 振荡器特性

1. 量产测试保证。

3.3.16.2 内部中速(MRC)振荡器

符号	参数	最小值	典型值	最大值	单位
$f_{MRC}^{(1)}$	频率	7.2	8	8.8	MHz
$t_{\rm st(MRC)}$	MRC振荡器稳定时间	-	-	3	μs

表 3-33 MRC 振荡器特性

1. 量产测试保证。



3.3.16.3 内部低速(LRC) 振荡器

符号	参数	最小值	典型值	最大值	单位
$f_{LRC}^{(1)}$	频率	27.853	32.768	37.683	KHz
t _{st(LRC)}	LRC振荡器稳定时间	-	-	36	μs

表 3-34 LRC 振荡器特性

1. 量产测试保证。

3.3.16.4 SWDT 专用内部低速 (SWDTLRC) 振荡器

符号	参数	最小值	典型值	最大值	単位
f _{SWDTLRC} ⁽¹⁾	频率	9	10	11	KHz
tst(SWDTLRC)	SWDTLRC振荡器稳定时间	-	-	57.1	μs

表 3-35 SWDTLRC 振荡器特性

1. 量产测试保证。

3.3.17 12 位 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{AVCC}	电源		1.8	-	3.6	V
$V_{REFH}^{(1)}$	正参考电压	-	1.8	-	$V_{ m AVCC}$	V
		高速动作模式下 V _{AVCC} =2.4~3.6V	1	-	60	
$f_{ m ADC}$	ADC 转换时钟频率	高速动作模式下 V _{AVCC} =1.8 ~2.4V	1	-	30	MHz
		超低速动作模式	1	-	8	
V _{AIN}	转换电压范围	-	$V_{ m AVSS}$	-	V_{REFH}	V
R _{AIN}	外部输入阻抗	详见公式1	-	-	50	kΩ
R _{ADC}	采样开关电阻	-	-	-	6	kΩ
C_{ADC}	内部采样和保持电容	-	-	4	7	pF
t_{D}	触发器转换延迟	$f_{ADC} = 60 \text{ MHz}$	-	-	0.3	μs

表 3-36 ADC 特性



符号	参数	条件	最小值	典型值	最大值	单位
	₩ p l. ≥ ¬	6 (0) (1)	0.183	-	4.266	μs
$t_{\rm S}$	采样时间	f _{ADC} =60MHz	11	-	255	1/ f _{ADC}
		$f_{ADC} = 60 \text{ MHz}$				
		12 位分辨率	0.4	-	-	μs
		$f_{ADC} = 60 \text{ MHz}$				
t_{CONV}	(包括采样时间)	10 位分辨率	0.36	-		μs
		$f_{ADC} = 60 \text{ MHz}$				
		8 位分辨率	0.33			μs
		20到 268 (采样时间 tS+ 逐次趋近 n 位分辨率+)			李率+1)	1/f _{ADC}
	采样率	12 位分辨率单ADC	-		2.5	
f_S	$f_{ADC} = 60 \text{ MHz}$	12 位分辨率时间内插			1.6	Msps
		双ADC	-		4.6	
t_{ST}	上电时间	-	-	1	2	μs

表 3-37 ADC 特性 (续)

1. V_{AVCC} - V_{REFH} <1.2V

公式 1: RAIN 最大值公式

$$R_{AIN} = \frac{k-1}{f_{ADC} \times C_{ADC} \times \ln(2^{N+2})} - R_{ADC}$$

上式(公式 1)用于确定使误差低于 1/4 LSB 的最大外部阻抗。其中 N=12 (12 位分辨率),k 为 ADC_SSTR 寄存器中定义的采样周期数。



符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±4.5	±6	LSB
Eo	偏移误差	高速动作模式下	±3.5	±6	LSB
E _G	增益误差	f _{ADC} =60MHz	±3.5	±6	LSB
E_D	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =2.4 ~3.6V	±1	±2	LSB
E_L	积分线性误差	V AVCC-2.4 ~3.0 V	±1.5	±3	LSB

表 3-38 ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f_{ADC}=60MHz

符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±4.5	±6	LSB
Eo	偏移误差	高速动作模式下	±3.5	±6	LSB
E _G	增益误差	f _{ADC} =30MHz	±3.5	±6	LSB
$E_{D}^{(1)}$	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =2.4~3.6V	±1	±2	LSB
$E_L^{(1)}$	积分线性误差	V AVCC=2.7 ~3.0 V	±1.5	±3	LSB

表 3-39 ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f_{ADC}=30MHz

1. 量产测试保证。

符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±4.5	±6	LSB
Eo	偏移误差	高速动作模式下	±3.5	±6	LSB
E _G	增益误差		±3.5	±6	LSB
E_D	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =1.8 ~2.4V	±1	±2	LSB
EL	积分线性误差		±2	±3	LSB

表 3-40 ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f_{ADC}=30MHz



符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±4.5	±6	LSB
Eo	偏移误差	超低速动作模式下	±3.5	±6	LSB
E _G	增益误差	f _{ADC} =8MHz	±3.5	±6	LSB
E _D	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =1.8~3.6V	±1	±2	LSB
E_L	积分线性误差	V AVCC-1.0 ~3.0 V	±2	±3	LSB

表 3-41 ADC1_IN0~3、ADC12_IN4~IN7 输入通道精度@ f_{ADC}=8MHz

符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±5.5	±7	LSB
Eo	偏移误差	高速动作模式下	±4.5	±7	LSB
E_G	增益误差	f _{ADC} =60MHz	±4.5	±7	LSB
E_D	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =2.4~3.6V	±1.5	±2	LSB
E_L	积分线性误差	V AVCC=2.4 ~5.0 V	±2.0	±3	LSB

表 3-42 ADC1_IN12~15、ADC12_IN8~11 输入通道精度@ f_{ADC}=60MHz

符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±5.5	±7	LSB
Eo	偏移误差	高速动作模式下	±4.5	±7	LSB
E_G	增益误差	f _{ADC} =30MHz	±4.5	±7	LSB
$E_{D}^{(1)}$	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =2.4~3.6V	±1.5	±2	LSB
$E_L^{(1)}$	积分线性误差	VAVCC 2.1 3.0V	±2.0	±3	LSB

表 3-43 ADC1_IN12~15、ADC12_IN8~11 输入通道精度@ f_{ADC}=30MHz

1. 量产测试保证。



符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±5.5	±7	LSB
Eo	偏移误差	高速动作模式下	±4.5	±7	LSB
E_G	增益误差		±4.5	±7	LSB
E_D	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =1.8~2.4V	±1.5	±2	LSB
E_L	积分线性误差	66	±2.5	±3	LSB

表 3-44 ADC1_IN12~15、ADC12_IN8~11 输入通道精度@ f_{ADC}=30MHz

符号	参数	条件	典型值	最大值	单位
E _T	绝对误差		±5.5	±7	LSB
Eo	偏移误差	超低速动作模式下	±4.5	±7	LSB
E _G	增益误差	f _{ADC} =8MHz	±4.5	±7	LSB
E_D	微分线性误差	输入源阻抗<1kΩ V _{AVCC} =1.8~3.6V	±1.5	±2	LSB
E_{L}	积分线性误差	VAVCC-1.0 ~5.0 V	±2.5	±3	LSB

表 3-45 ADC1_IN12~15、ADC12_IN8~11 输入通道精度@ f_{ADC}=8MHz

符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	高速动作模式下	10.6	-	Bits
SINAD	信噪谐波比	f _{ADC} =60MHz	64	-	dB
SNR	Abert II.	输入信号频=2kHz 输入源阻抗<1kΩ	66	-	dB
THD	总谐波失真	V _{AVCC} =2.4 ~3.6V	-	-70	dB

表 3-46 ADC1_IN0~3、ADC12_IN4~IN7 输入通道输入通道动态精度@ f_{ADC}=60MHz



符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	高速动作模式下	10.4	-	Bits
SINAD		f _{ADC} =30MHz	62	-	dB
SNR	Part II	输入信号频=2kHz 输入源阻抗<1kΩ	64		dB
THD	总谐波失真	V _{AVCC} =1.8~2.4V	-	-67	dB

表 3-47 ADC1_IN0~3、ADC12_IN4~IN7 输入通道输入通道动态精度@ f_{ADC}=30MHz

符号	参数	条件	最小值	最大值	单位
ENOB	有效位数	超低速动作模式下	10.4	-	Bits
SINAD	信噪谐波比	f _{ADC} =8MHz 输入信号频=2kHz	62	-	dB
SNR	信噪比	输入源阻抗<1kΩ V _{AVCC} =1.8~3.6V	64	-	dB
THD	总谐波失真		-	-67	dB

表 3-48 ADC1_IN0~3、ADC12_IN4~IN7 输入通道输入通道动态精度@ fadc=8MHz






图 3-18 ADC 精度特性

- 1. 另请参见上述表格。
- 2. 实际传输曲线举例。
- 3. 理想传输曲线。
- 4. 端点相关线。
- 5. E_T = 总未调整误差:实际和理想传输曲线间的最大偏离。
 - Eo = 偏移误差: 第一次实际转换和第一次理想转换间的偏离。
 - E_G = 增益误差: 最后一次理想转换和最后一次实际转换间的偏离。
 - ED = 微分线性误差: 实际步进和理想值间的最大偏离。
 - EL = 积分线性误差: 任何实际转换和端点相关线间的最大偏离。






图 3-19 使用 ADC 的典型连接

- 1. 有关 RAIN、RADC 和 CADC 值的信息,请参见表 3-36。
- 2. Cparasitic 表示 PCB 电容(取决于焊接和 PCB 布线质量)以及焊盘电容(约 5 pF)。Cparasitic 值较高会导致转换精度降低。要解决这一问题,应减小 fADC。

通用 PCB 设计准则

应按照下图所示对电源进行去耦,具体取决于 VREFH 是否与 AVCC 相连以及 AVCC 引脚个数。 $0.1\mu F$ 电容应为(优质)陶瓷电容。这些电容应尽可能靠近芯片。




图 3-20 电源和参考电源去耦例



3.3.18 DAC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{AVCC}	模拟电源电压	-	1.8	3.3	3.6	V
DNL	微分非线性误差(两个连续代码 之间的偏差-1LSB)	-	-	-	±2	LSB
偏移	偏移误差(代码(0x80)处测得值与理想值Vavcc/2之间的差)	-	-	-	±2	LSB
T _{SETTLING}	建立时间(满刻度:适用于到DA0/DA1达到最终值±4LSB时,最低输入代码与最高输入代码之间8位输入代码转换)	-			8	μs

表 3-49 DAC 特性

3.3.19 比较器特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{AVCC}	模拟电源电压	-	1.8	3.3	3.6	V
V_{I}	输入电压范围	-	0	-	$V_{ ext{AVCC}}$	V
T_{cmp}	比较时间	比较器分辨电压=100mV	-	50	100	nS
T _{set}	输入通道切换稳定时间	-	-	100	200	nS

表 3-50 比较器特性



3.3.20 增益可调放大器特性

符号	梦	参数	条件	最小值	典型值	最大值	单位
$V_{ m AVCC}$	模拟电源电	 包压	-	1.8	3.3	3.6	V
$V_{OS}^{(1)}$	输入失调电	 国压	-	-8	-	8	mV
$V_{\rm I}$	输入电压剂		-	0.1*V _{AVCC} /Gain	-	0.9*V _{AVCC} /Gain	V
			Gain=2 ⁽¹⁾	-1	-	1	%
			Gain=2.133	-1	-	1	%
			Gain=2.286	-1		1	%
			Gain=2.667	-1	-	1	%
			Gain=2.909	-1		1	%
			Gain=3.2	-1.5	-	1.5	%
		使用外部端	Gain=3.556	-1.5	-	1.5	%
		□PGAVSS	Gain=4.0	-1.5	-	1.5	%
		作为PGA负相输入	Gain=4.571	-2	-	2	%
		71171117	Gain=5.333	-2	-	2	%
	155 54 15 54 15 15 15 15 15 15 15 15 15 15 15 15 15		Gain=6.4	-3.0	-	3.0	%
$G_{\rm E}$	增益误差		Gain=8	-3.0	-	3.0	%
			Gain=10.667	-4.0	-	4.0	%
			Gain=16	-4.0	-	4.0	%
. 1			Gain=32 ⁽¹⁾	-7.0	-	7.0	%
			Gain=2 ⁽¹⁾	-2	-	2	%
		使用内部的	Gain=2.133	-2	-	2	%
		模拟地	Gain=2.286	-2	1	2	%
		AVSS作为	Gain=2.667	-2	1	2	%
		PGA负相输	Gain=2.909	-2	_	2	%
		入	Gain=3.2	-2.5	_	2.5	%
			Gain=3.556	-2.5	-	2.5	%



	Gain=4.0	-2.5	-	2.5	%
	Gain=4.571	-3.0	1	3.0	%
	Gain=5.333	-3.0	-	3.0	%
	Gain=6.4	-4.0	-	4.0	%
	Gain=8	-4.0	-	4.0	%
	Gain=10.667	-5.0	-	5.0	%
	Gain=16	-5.0	-	5.0	%
	Gain=32 ⁽¹⁾	-8.0		8.0	%

表 3-51 增益可调放大器特性

1. 量产测试保证。

3.3.21 温度传感器

符号	参数	条件	最小值	典型值	最大值	单位
TL	相对精度	根据用户手册,每颗芯片单独定标))	-	±5	$^{\circ}\!\mathbb{C}$

表 3-52 温度传感器特性



3.3.22 存储器特性

3.3.22.1 闪存

器件交付给客户时, 闪存已被擦除。

符号	参数	条件	最小值	典型值	最大值	单位
		读模式,V _{CC} =1.8 V~3.6V	ı		5	1
		编程模式,V _{CC} =1.8 V~3.6V	-		10	
I_{VCC}	供电电流	块擦除模式,V _{CC} =1.8 V~3.6V	4		10	mA
		全擦除模式,V _{CC} =1.8 V~3.6V	-	*	10	

表 3-53 闪存特性

符号	参数	条件	最小值	典型值	最大值	单位
_ (1)	字编程时间	单编程模式	43+2* T _{hclk} ⁽²⁾	48+4* T _{hclk} ⁽²⁾	53+6* T _{hclk} ⁽²⁾	μs
$T_{prog}^{(1)}$	字编程时间	连续编程模式	12+2* T _{hclk} ⁽²⁾	14+4* T _{hclk} ⁽²⁾	16+6* T _{hclk} ⁽²⁾	μs
T _{erase} (1)	块擦除时间	-	16+2* T _{hclk} ⁽²⁾	18+4* T _{hclk} ⁽²⁾	20+6* T _{hclk} ⁽²⁾	ms
$T_{\text{mas}}^{(1)}$	全擦除时间	-	16+2* T _{hclk} ⁽²⁾	18+4* T _{hclk} ⁽²⁾	20+6* T _{hclk} ⁽²⁾	ms

表 3-54 闪存编程擦除时间

- 1. 量产测试保证。
- 2. T_{hclk}为CPU时钟的1周期。

符号	参数	条件	数值	单位
10.5	少奴	水田	最小值	平位
Nend	编程,块擦除次数	TA = 85℃	10	千次
Nend	全擦除次数	TA = 85℃	10	千次
T _{ret}	数据保存期限	TA = 85°C	10	年

表 3-55 闪存可擦写次数和数据保存期限



4 封装尺寸图




图 4-1 LQFP100L 14 x 14 mm 100-pin package outline

SYMBOL		MILLMETER	
STIVIBOL	MIN	NOM	MAX
Α		_	1.60
A1	0.05	_	0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18	_	0.26
b1	0.17	0.20	0.23
С	0.13	_	0.17
c1	0.12	0.13	0.14
D	15.80	16.00	16.20
D1	13.90	14.00	14.10
Е	15.80	16.00	16.20
E1	13.90	14.00	14.10
eВ	15.05	_	15.35
е		0.50BSC	
L	0.45	_	0.75
L1		1.00REF	
θ	0		7°

表 4-1 LQFP100L 14 x 14 mm 100-pin package mechanical data






图 4-2 LQFP64L 10 x 10 mm 64-pin package outline

SYMBOL		MILLMETER	
STIVIBOL	MIN	NOM	MAX
А			1.60
A1	0.05		0.15
A2	1.35	1.40	1.45
A3	0.59	0.64	0.69
b	0.18		0.26
b1	0.17	0.20	0.23
С	0.13		0.17
c1	0.12	0.13	0.14
D	11.80	12.00	12.20
D1	9.90	10.00	10.10
E	11.80	12.00	12.20
еВ	11.25		11.45
E1	9.90	10.00	10.10
е		0.50BSC	
L	0.45	_	0.75
L1		1.00REF	
θ	0	_	7°

表 4-2 LQFP64L 10 x 10 mm 64-pin package mechanical data






图 4-3 LQFP48L 7 x 7 mm 48-pin package outline

SYMBOL	MILLMETER			
	MIN	NOM	MAX	
А	_	_	1.60	
A1	0.05	_	0.15	
A2	1.35	1.40	1.45	
A3	0.59	0.64	0.69	
b	0.18	_	0.26	
b1	0.17	0.20	0.23	
С	0.13	_	0.17	
c1	0.12	0.13	0.14	
D	8.80	9.00	9.20	
D1	6.90	7.00	7.10	
Е	8.80	9.00	9.20	
еВ	8.10	_	8.25	
E1	6.90	7.00	7.10	
е	0.50BSC			
L	0.40		0.65	
L1	1.00REF			
θ	0		7°	

表 4-3 LQFP48L7 x 7 mm 48-pin package mechanical data






图 4-4 QFN60L7 x 7 mm 60-pin package outline




表 4-4 QFN60L7 x 7 mm 60-pin package mechanical data






图 4-5 QFN48L 5 x 5 mm 48-pin package outline

SYMBOL	MILLMETER			
STIVIDOL	MIN	NOM	MAX	
А	0.50	0.55	0.60	
A1	0	0.02	0.05	
b	0.13	0.18	0.23	
b1	0.12REF			
С	0.10	0.15	0.20	
D	4.90	5.00	5.10	
D2	3.60	3.70	3.80	
е	0.35BSC			
Ne	3.85BSC			
Nd	3.85BSC			
E	4.90	5.00	5.10	
E2	3.60	3.70	3.80	
L	0.30	0.35	0.40	
L1	0.13	0.18	0.23	
h	0.25	0.30	0.35	
载体尺寸 (mil)	154 × 154			

表 4-5 QFN48L 5 x 5 mm 48-pin package mechanical data



5 订购信息

产品型号	HC32F460JEUA-QFN48TR	HC32F460JETA-LQFP48	HC32F460KEUA-QFN60TR	HC32F460KETA-LQFP64	HC32F460PETB-LQFP100
主频 (MHz)	168	168	168	168	168
内核	ARM Cortex-M4	ARM Cortex-M4	ARM Cortex-M4	ARM Cortex-M4	ARM Cortex-M4
Flash (KB)	512	512	512	512	512
RAM (KB)	192	192	192	192	192
OTP (B)	960	960	960	960	960
Package (mm*mm)	QFN48 (5*5) e=0.35	LQFP48 (7*7) e=0.5	QFN60 (7*7) e=0.4	LQFP64 (10*10) e=0.5	LQFP100 (14*14) e=0.5
通用IO	38	38	50	52	83
最低工作电压	1.8	1.8	1.8	1.8	1.8
最高工作电压	3.6	3.6	3.6	3.6	3.6
16位定时器	11	11	11	11	11
电机控制定时器	3	3	3	3	3
12位ADC转换单元	2	2	2	2	2
12位ADC通道数	10	10	15	16	16
比较器	3	3	3	3	3
放大器PGA	1	1	1	1	1
SPI	4	4	4	4	4
QUADSPI	1	1	1	1	1
l²S	4	4	4	4	4
l ² C	3	3	3	3	3
U(S)ART	4	4	4	4	4
CAN	1	1	1	1	1
SDIO	2	2	2	2	2
全速USB OTG	1	1	1	1	1
DMA	8	8	8	8	8
DCU	4	4	4	4	4
LVD	1	1	√	√	√
AES128/192/256	J	1	√	√	√
SHA256	1	√	√	√	√
TRNG	√	√	√	√	√
CRC	٧	√	√	√	√
KEYSCAN	1	√	√	√	√
RTC	1	√	√	√	√
FLASH物理加密	1	√	√	√	√
出货方式	卷带	盘装	卷带	盘装	盘装



修订内容

- v1.1 产品特性 外部主时钟晶振修改为 4~24MHz。
 - 1. 简介 统一 TIMER 模块的称谓大小写。
 - 2.1/2.2 100pin 的 27, 28 引脚, 64pin 的 18, 19 引脚改为 AVSS, AVCC, 原引脚名 VSSA 改为 AVSS, VCCA 改为 AVCC。
 - 2.2 删除引脚功能名后缀"A","B"等,及相关使用限制。
 - 2.2/2.3 修改 JTAG, QSPI 等功能名,与其它章节保持一致。
 - 3 电气特性更新 T.B.D 值。
 - 3.1.6 电源方案更新,增加 VCAP_1/VCAP_2 电容选型说明。
 - 3.3.6 外部电容容量更新,低功耗模式唤醒时序更新。
 - 3.3.10 I2C 电气特性更新。
 - 3.3.17 增加 12 位 ADC 高速动作模式下 VCCA=1.8~2.4V 和超低速动作模式的精度和动态特性。





版本信息 & 联系方式

版本	日期	修订内容摘要
v1.0	2018/12/28	初版发布。
v1.1	2019/4/12	内容更新,详见修订内容。



如果您在购买与使用过程中有任何意见或建议,请随时与我们联系。

Email: mcu@hdsc.com. cn.

网址: http://www.hdsc.com.cn/mcu.htm

通信地址:上海市张江高科园区碧波路 572 弄 39 号

邮编: 201203

