



Shaoqiang Lu

Goal: AI HW/SW Co-Design, Digital IC

 Birth: 1997.8 (28 years old)

 Hometown: Baise City, Guangxi Province

 Phone: +86 18291892870

 Address: Ningbo City, Zhejiang Province

 Email: lushaoqiang@sjtu.edu.cn

 Website: <https://github.com/ShaoqiangLu>

 Advisor: Prof. Lei He (Chair Prof. at EIT Ningbo; Tenured Prof. at UCLA; IEEE Fellow)

Education

Shanghai Jiao Tong University	Doctoral Degree in Integrated Circuit Engineering	2022.9~2026.7
Xidian University	Master's Degree in Software Engineering (IC Design Track)	2019.9~2022.7
Xidian University	Bachelor's Degree in IC Design and Integrated Systems	2015.9~2019.7

Courses: Digital Integrated Circuit Design (96), Verilog HDL Design and Synthesis (95), Programmable Devices and Their Applications (95), Semiconductor Physics and Devices (93), Integrated Circuit Fabrication Technology (91), EDA Practical Training (89), Analog Integrated Circuit Design, C Programming, Advanced Computer Systems, etc.

Master : Ranked 4th/188; focused on DDR3/DDR4 controller, physical PHY interface, and SoC design (ARM Cortex-M3)

Ph. D. : GPA 3.01/4.0; focused on hardware-software co-acceleration of AI models with U200/V80 FPGA deployment.

Publications

Published 11 papers (including 3 under review) and applied for 4 patents.

- [1] (#1 Author) **[DAC'25]**. MambaOPU: An FPGA Overlay Processor for State-space-duality-based Mamba Models.
- [2] (#1 Author) **[ICCAD'25]**. MoE-OPU: An FPGA Overlay Processor Leveraging Expert Parallelism for MoE-based Large Language Models.
- [3] (#1 Author) **[TRETS Journal]**. MCoreOPU: An FPGA-based Multi-Core Overlay Processor for Transformer-based Models.
- [4] (#2 Author) **[ICCAD'24]**. ChatOPU: An FPGA-based Overlay Processor for Large Language Models with Unstructured Sparsity.
- [5] (#2 Author) **[ASAP'25]**. METAL: A Memory-Efficient Transformer Architecture for Long-Context Inference on FPGA.
- [6] (#3 Author) **[FPL'23]**. Towards A Reconfigurable Systolic Array with Multi-Level Packing for Transformers.
- [7] (#4 Author) **[FCCM'25]**. C2OPU: Hybrid Compute-in-Memory and Coarse-Grained Reconfigurable Architecture for Overlay Processing.
- [8] (#7 Author) **[Science China: Information Sciences Journal]**. FPGA Overlay processor for AI computing.
- *Under Review* -----
- [9] (#1 Author) **[ASPLOS'26]**. DFVG: A Heterogeneous Architecture for Speculative Decoding with Draft-on-FPGA and Verify-on-GPU.
- [10](#3 Author) **[AAAI'26]**. Mixture-of-Trees: Learning to Select and Weigh Reasoning Paths for Efficient LLM Inference.
- [11](#2 Author) **[ASP-DAC'26]**. dLLM-OPU: An FPGA Overlay Processor for Accelerated Diffusion Large Language Models.

Awards

- [1] 2nd Prize, the 3rd "Huawei Cup" China Graduate Chip Innovation Competition, Special First Prize S2C Technology Co., Ltd (2020)
- [2] 3rd Prize, the 4th "Huawei Cup" China Graduate Chip Innovation Competition, Special First Prize GalaxyCore Technology Co., Ltd (2021)
- [3] 3rd Prize, the 5th National College Student Integrated Circuit Innovation and Entrepreneurship Competition(2021)
- [4] 1st Prize (twice), 2nd Prize (once), Academic Scholarship for Master' s Degree Candidates, Xidian University
- [5] Excellent Graduate Student Cadre honor (thrice) and Outstanding Student Class Monitor (twice), Xidian University

Skills

- Language** : Passed CET-4 and CET-6; Capable in reading and writing, with basic verbal communication ability.
- Programming** : Verilog HDL (used regularly), Python (for AI models), C (ARM Cortex-M3), C++ (AI compiler base LLVM) .
- AI Models** : BERT-base, ViT-base, GPT-2, LLaMa-7B, OPT-350M, Mamba1/2, DeepSeek-V2-Lite, Qwen and dLLM
Familiar with PyTorch, Hugging Face Transformers, Quantization, Sparsity, and vLLM / llama.cpp inference.
- Environment** : Xilinx FPGA U200 / V80, Vivado / Vitis, ModelSim / VCS, NVIDIA RTX 4090 / A100 with CUDA, PCIe, DDR4.


Project 1: An FPGA-based Overlay Processor Unit for Accelerating AI Models

Description: Designed an FPGA-based Overlay Processor Unit (OPU) to accelerate inference of diverse AI deep learning models. Optimized data flow and operator execution through hardware and software co-design. Deployed in real-time edge scenarios.

Responsibilities: The OPU including the instruction set, compiler, and hardware micro architecture. Built a scalable computing engine for parallel execution of key operations (convolution, matrix multiplication) and developed specialized functional units for nonlinear operations. Implemented a real-time hardware–software runtime from CPU-side model compilation to FPGA inference, transferring weights and control instructions via PCIe. This is a highly scalable architecture adaptable to various sizes and types of neural networks.

Evaluation: Ran on a U200 FPGA at 300 MHz, achieving a 1.31×–7.18× throughput improvement on diverse Transformer-based models such as BERT, GPT-2, and LLaMA.

Tools: Vivado, FPGA (U200), Verilog, ModelSim, PCIe, DDR, XDMA, C++, Python, PyTorch.




Project 2: Digital IC Frontend Design and Implementation of a PE Array

Description: Designed a PE array to accelerate irregular sparse AI workloads. Implemented the digital IC frontend design flow and compared resource utilization ASIC and FPGA.

Responsibilities: Sparse computing of the PE array, including triangular-fed data flow, PE unit logic, and weight bitmask decoding. After verifying functionality through simulation, set timing constraints and completed both FPGA and ASIC flows. Integrated the PE array into a complete accelerator and analyzed the generated reports to eliminate timing violations.

Evaluation: Used DC for logic synthesis at the TSMC 28nm node. Applied PrimeTime (PT) for power analysis, achieving 1 GHz operation with 1.06 mm² area and 1.32 W power consumption. Trade-offs area and refined RTL to optimize performance.

Tools: Verilog, DC, PrimeTime, VCS, TSMC 28nm, SDC, Shell and Tcl scripts




Project 3: Edge SoC with co-Accelerator in ARM Cortex-M3 for Face Detection

Description: Developed an Edge System-on-Chip (SoC) integrating an ARM Cortex-M3 processor with a dedicated hardware co-accelerator to enable real-time face detection.

Responsibilities: Developed a complete image acquisition, storage, and display pipeline, enabling Bus peripheral access in the software Debug. Implemented the face detection algorithm on Cortex-M3 for standalone execution, and designed a dedicated hardware accelerator to boost performance. Deployed the system on an AX7103 FPGA with OV5640 stereo cameras for image capture, HDMI for real-time display, and UART for status.

Evaluation: Ran on a 100 MHz AX7103 FPGA, achieving 41 ms/face processing time with hardware acceleration, compared to 2700 ms/face on pure Cortex-M3, 65.81× speedup.

Tools: C embedded Cortex-M3, AHB/APB/AXI, Keil MDK, AX7103, OV5640, and HDMI.




Project 4: Expert-Aware Quantization and Sparsity for MoE-based Models

Description: Designed and implemented expert-aware quantization and sparsity optimization techniques for Mixture-of-Experts (MoE) models to reduce memory footprint.

Responsibilities: Introduced N:M sparsity patterns (1:4/2:4/4:8/6:8/8:8) in the MLP layers and applied mixed-precision quantization (BF16/FP8/INT4) guided by expert activation frequency, targeting both expert and shared layers. Integrated sparsity and quantization pipelines into the training workflow of the DeepSeek-V2-Lite model on the GSM8K dataset.

Evaluation: Reduced parameter size by up to 2.76× while maintaining accuracy, with only a 1.53% average drop after fine-tuning. Achieved up to 2~3× speedup and 40~60% memory.

Tools: PyTorch, DeepSeek-V2-Lite, GSM8K dataset, CUDA, A100, RTX4090, Python.



目录

目录	1
1. 学术论文	2
1.1 已发表 8 篇(一作 3 篇,1 个 CCFA+2 个 CCFB),审稿中 3 篇(一作 1 篇)	2
2. 参加学术会议	3
2.1 国际 EDA 研讨会 (ISED2024) 中国西安, 2024.5.10, 论文演讲者	3
3. 学科竞赛获奖	4
2.1“华为杯”第三届中国研究生创“芯”大赛 总决赛 (全国二等奖)	4
2.2 “华为杯”第三届中国研究生创“芯”大赛 思尔芯 (企业一等奖)	4
2.3 第五届全国大学生集成电路创新创业大赛 (西北赛区三等奖)	5
2.4 第四届中国研究生创“芯”大赛 总决赛 (全国三等奖)	5
2.5 第四届中国研究生创“芯”大赛 格科微 (企业一等奖)	6
4. 发明专利	7
3.1 一种基于状态空间对偶的 FPGA 叠加处理器系统与方法 (2025.8.1 授权)	7
3.2 一种 DDR5 SDRAM 的高吞吐低延迟 PHY 接口电路装置 (2023.6.9 授权)	7
3.3 焊缝缺陷检测方法系统存储介质计算机设备终端 (2024.2.20 授权)	8
3.4 用于加速非结构化稀疏大模型推理过程的加速器 (2025.2.14 申请)	8
5. 英语证书	9
4.1 全国大学生英语: 四级 (CET4) 461 分, 六级 (CET6) 445 分。	9
6. 学习交流活动	10
5.1 智能芯片与智能系统全国研究生暑期学校 (国防科技大学)	10
5.2 全国集成电路行业工程技能实训暑期开放训练营	11
5.2 低功耗培训获奖证书	12
7. 校内奖励和荣誉	13
6.1 硕士奖学金 (2020 年二等奖, 2021 年一等奖, 2022 年一等奖)	13
6.2 校内荣誉 (优秀研究生干部 X2, 优秀共青团员 X2, 党员先锋岗)	13
8. 成绩单	16
7.1 博士阶段 (上海交通大学)	16
7.2 硕士阶段 (西安电子科技大学)	17
7.3 本科阶段 (西安电子科技大学)	18

1. 学术论文

1.1 已发表 8 篇(一作 3 篇, 1 个 CCFA+2 个 CCFB), 审稿中 3 篇(一作 1 篇)

[1] (#1 Author) [DAC' 25]. (**CCF-A**)

- MambaOPU: An FPGA Overlay Processor for State-space-duality-based Mamba Models.

[2] (#1 Author) [ICCAD' 25]. (**CCF-B**)

- MoE-OPU: An FPGA Overlay Processor Leveraging Expert Parallelism for MoE-based Large Language Models.

[3] (#1 Author) [TRETS Journal]. (**CCF-B**)

- MCoreOPU: An FPGA-based Multi-Core Overlay Processor for Transformer-based Models.

[4] (#2 Author) [ICCAD' 24]. (**CCF-B**)

- ChatOPU: An FPGA-based Overlay Processor for Large Language Models with Unstructured Sparsity. [5] (#2 Author) [ASAP' 25]. METAL: A Memory-Efficient Transformer Architecture for Long-Context Inference on FPGA.

[6] (#3 Author) [FPL' 23]. (**CCF-C**)

- Towards A Reconfigurable Systolic Array with Multi-Level Packing for Transformers.

[7] (#4 Author) [FCCM' 25]. (**CCF-C**)

- C2OPU: Hybrid Compute-in-Memory and Coarse-Grained Reconfigurable Architecture for Overlay Processing.

[8] (#7 Author) [Science China: Information Sciences Journal].

- FPGA Overlay processor for AI computing.

----- *Under Review* -----

[9] (#1 Author) [ASPLOS' 26]. (**CCF-A**)

- DFVG: A Heterogeneous Architecture for Speculative Decoding with Draft-on-FPGA and Verify-on-GPU.

[10] (#3 Author) [AAAI' 26]. (**CCF-A**)

- Mixture-of-Trees: Learning to Select and Weigh Reasoning Paths for Efficient LLM Inference.

[11] (#2 Author) [ASP-DAC' 26]. (**CCF-C**)

- dLLM-OPU: An FPGA Overlay Processor for Accelerated Diffusion Large Language Models.

2. 参加学术会议

2.1 国际 EDA 研讨会（ISEDA2024）中国西安，2024. 5. 10，论文演讲者



3. 学科竞赛获奖

2.1 “华为杯”第三届中国研究生创“芯”大赛 总决赛（全国二等奖）



2.2 “华为杯”第三届中国研究生创“芯”大赛 思尔芯（企业一等奖）



2.3 第五届全国大学生集成电路创新创业大赛（西北赛区三等奖）



2.4 第四届中国研究生创“芯”大赛 总决赛（全国三等奖）



2.5 第四届中国研究生创“芯”大赛 格科微（企业一等奖）



4. 发明专利

3.1 一种基于状态空间对偶的FPGA叠加处理器系统与方法（2025.8.1授权）



3.2 一种 DDR5 SDRAM 的高吞吐低延迟 PHY 接口电路装置（2023.6.9 授权）



3.3 焊缝缺陷检测方法系统存储介质计算机设备终端（2024. 2. 20 授权）

(19) 国家知识产权局

(12) 发明专利

(10) 授权公告号 CN 111932489 B

(43) 授权公告日 2024. 02. 20

(21) 申请号 202010496968.3

(22) 申请日 2020.06.03

(65) 同一申请的已公布的文献号
申请公布号 CN 111932489 A

(43) 申请公布日 2020.11.13

(73) 专利权人 西安电子科技大学
地址 710071 陕西省西安市太白南路2号西安电子科技大学

(72) 发明人 李康 郭海清 王攀龙 靳晓琦 周钰全 陆少强

(74) 专利代理机构 西安长和专利代理有限公司
61227
专利代理师 黄伟洪

(51) Int. Cl.
G06T 7/00 (2017.01)
G06T 7/11 (2017.01)
G06T 7/13 (2017.01)
G06T 7/136 (2017.01)

(54) 发明名称
焊缝缺陷检测方法、系统、存储介质、计算机设备、终端

(57) 摘要
本发明属于图像处理技术领域,公开了一种焊缝缺陷检测方法、系统、存储介质、计算机设备、终端,对图片进行预处理,减少噪声,提高图片对比度通过分析图片特点,提取预处理后的图片特征,并通过训练SVM分类器得到训练模型来判断缺陷的有无;基于canny算子的边缘检测方法检测出缺陷,对缺陷图片运用Seam-Carving算法进行非等比例变换,得到规格一致的图片;自定义卷积神经网络,通过输入缺陷图片,训练模型,并最终得到训练好的网络,用于缺陷识别,本发明能够充分利用焊缝图像的缺陷信息,提高了工业生产中焊缝缺陷检测的准确率及效率。

(56) 对比文件
CN 106228565 A, 2016.12.14
CN 110570410 A, 2019.12.13
CN 110675370 A, 2020.01.10
US 2019161919 A1, 2019.05.30
WO 2019233166 A1, 2019.12.12
秦颖;李鹏;李辰尚. 基于深度学习的电路板焊接异常检测算法研究. 电子器件. (第02期). 全文.
刘涵;郭润元. 基于X射线图像和卷积神经网络的石油钢管焊缝缺陷检测与识别. 仪器仪表学报. (第04期). 全文.

审查员 张媛媛

权利要求书2页 说明书8页 附图4页

CN 111932489 B

The flowchart illustrates the weld defect detection process. It begins with S101: '对图片进行预处理, 减少噪声, 提高图片对比度' (Preprocess the image to reduce noise and increase contrast). This leads to S102: '通过分析图片特点, 提取预处理后的图片特征, 并通过训练SVM分类器得到训练模型' (Analyze image features, extract features after preprocessing, and train an SVM classifier to obtain a training model). Next is S103: '基于canny算子的边缘检测方法检测出缺陷, 对缺陷图片运用Seam-Carving算法进行非等比例变换' (Detect defects using the Canny operator's edge detection method, and apply the Seam-Carving algorithm to the defect image for non-proportional transformation). This is followed by S104: '对缺陷图片运用Seam-Carving算法进行非等比例变换, 得到规格一致的图片' (Apply the Seam-Carving algorithm to the defect image for non-proportional transformation to obtain a standardized image). The final step is S105: '自定义卷积神经网络, 通过输入缺陷图片, 训练模型, 并最终得到训练好的网络, 用于缺陷识别' (Customize a convolutional neural network, input defect images, train the model, and finally obtain a trained network for defect recognition).

3.4 用于加速非结构化稀疏大模型推理过程的加速器（2025. 2. 14 申请）

(19) 国家知识产权局

(12) 发明专利申请

(10) 申请公布号 CN 119443174 A

(43) 申请公布日 2025. 02. 14

(21) 申请号 202411503796.2

(22) 申请日 2024.10.25

(71) 申请人 宁波东方理工大学(暂名)
地址 315200 浙江省宁波市镇海区庄市街道同兴路568号开元新青年广场2号楼

(72) 发明人 陆少强 赵天栋 吴晨 苗斯元 吕金明

(74) 专利代理机构 北京中巡通大知识产权代理有限公司 11703
专利代理师 房鑫

(51) Int. Cl.
G06N 3/063 (2023.01)
G06N 3/0455 (2023.01)
G06N 5/04 (2023.01)
G06F 15/173 (2006.01)

(54) 发明名称
用于加速非结构化稀疏大型语言模型推理过程的加速器

(57) 摘要
本发明公开了一种用于加速非结构化稀疏大型语言模型推理过程的加速器及其运行方法,包括:处理器模块、直接内存访问模块、内存控制器模块、DDR内存模块、互联总线模块、计算核心模块及路由模块;互联总线模块与直接内存访问模块、内存控制器模块及计算核心模块连接;处理器模块与直接内存访问模块连接;DDR内存模块与内存控制器模块连接;路由模块与计算核心模块、以及相邻路由模块连接;计算核心模块通过互联总线模块从片外DDR内存模块获取待计算的数据。本发明打破了传统脉动阵列上仅沿串行或单列进行数据重用的界限,实现了跨行和跨列的数据重用,缓解硬件设备的压力,并且利用位掩码对非零元素位置进行编码,提高计算效率。

(56) 对比文件
G06F 15/78 (2006.01)
G06F 15/80 (2006.01)
G06F 13/28 (2006.01)
G06F 7/544 (2006.01)
G06F 13/40 (2006.01)
G06F 17/16 (2006.01)

CN 119443174 A

The block diagram shows the architecture of the accelerator. It includes a '互联总线模块' (Interconnect Bus Module) at the top, which connects to a '处理器模块' (Processor Module), a '直接内存访问模块' (Direct Memory Access Module), and a '内存控制器模块' (Memory Controller Module). The '直接内存访问模块' is connected to a 'DDR内存模块' (DDR Memory Module). The '处理器模块' is connected to a '计算核心模块' (Computational Core Module). The '计算核心模块' is connected to a '路由模块' (Routing Module). The '路由模块' is connected to the '互联总线模块'. The '计算核心模块' is also connected to the '互联总线模块'.

8 / 18

5. 英语证书

4.1 全国大学生英语：四级（CET4）461 分，六级（CET6）445 分。

全国大学英语四级考试
成绩报告单



姓名：陆少强
学校：西安电子科技大学
院系：微电子学院
身份证号：452631199708061292



笔 试

准考证号：610031182114007
考试时间：2018年12月

总分	听力 (35%)	阅读 (35%)	写作和翻译 (30%)
461	147	172	142

口 试

准考证号：--
考试时间：--

等级：--

成绩报告单编号：182161003004367



全国大学英语六级考试
成绩报告单



姓名：陆少强
学校：西安电子科技大学
院系：微电子学院
身份证号：452631199708061292



笔 试

准考证号：610030202202118
考试时间：2020年12月

总分	听力 (35%)	阅读 (35%)	写作和翻译 (30%)
445	187	151	107

口 试

准考证号：S20461003170509
考试时间：2020年11月


等级：--

成绩报告单编号：202261003001624



6. 学习交流活动

5.1 智能芯片与智能系统全国研究生暑期学校（国防科技大学）



5.2 全国集成电路行业工程技能实训暑期开放训练营



5.2 低功耗培训获奖证书




7. 校内奖励和荣誉

6.1 硕士奖学金（2020 年二等奖，2021 年一等奖，2022 年一等奖）

研一 2019-2020

研二 2020-2021

研三 2021-2022



6.2 校内荣誉（优秀研究生干部 X2，优秀共青团员 X2，党员先锋岗）







8. 成绩单

7.1 博士阶段（上海交通大学）



上海交通大学
SHANGHAI JIAO TONG UNIVERSITY

研究生成绩单



打印日期: 2025年8月14日

姓名: 陆少强
国籍: 中国
学号: 022039910045
院系: 集成电路学院

出生日期: 1997年08月06日
学生类型: 全日制专业学位博士
专业: 集成电路工程


性别: 男
入学年月: 2022年09月
导师: 何磊
备注:

课程名称	学分	成绩	学期
工程实践I	1		
工程实践II	1		
学术报告会	1	通过	2023 秋
☆ 高等数字集成电路设计	3	C+	2023 春
☆ 学术英语	2	A-	2023 春
实验室安全教育	0.5	通过	2023 春
☆ 高等半导体物理与器件	3	A	2022 秋
☆ 高等计算机系统结构	3	C+	2022 秋
☆ 混合信号电路设计与自动化方法	3	C	2022 秋
☆ 学术写作、规范与伦理	1	A	2022 秋
☆ 中国马克思主义与当代	2	A	2022 秋

记录结束

修课情况	课程总学分	计算绩点课程总学分	平均绩点	培养环节	内容	完成日期	成绩
	20.5	17	3.01/4.0		资格考试	2023年10月	通过
授予学位类别					开题报告	2024年09月	通过
授予学位日期							
学位论文题目							

注1: 标注☆者为平均绩点计算源课程; 标注※者为任意选修课, 不计入培养计划完成情况。
注2: 本单加盖负责人及成绩证明章后为原件。
注3: 具体说明见背面。

负责人: 



7.2 硕士阶段（西安电子科技大学）



西安电子科技大学
XIDIAN UNIVERSITY

南校区地址：陕西省西安市西沣路兴隆段266号
Add: NO.266, Xinglong Section of Xifeng Road, Xi'an, China.
邮编/P.C: 710126 电话/Tel: 029-88201000
网址/Web: www.xidian.edu.cn

西安电子科技大学

硕士研究生成绩通知单

专业：软件工程(专) 学号：19111213137 姓名：陆少强 工程类全日制专业学位硕士

学期	课程编号	课程名称	学分	学位	成绩	备注
2019秋	X1FL0011	基础写作（二）	1.5	学位课	74	
2019秋	X1MI9025	集成电路版图设计	1.0	非学位课	88.2	
2019秋	X1MI9036	System Verilog系统验证技术	3.0	非学位课	79	
2019秋	X1MX0001	中国特色社会主义理论与实践研究	2.0	学位课	91	
2019秋	Z1MI1055	半导体物理与器件(一)	2.0	学位课	93	
2019秋	Z1MI1056	数字集成电路设计	2.0	学位课	96	
2019秋	Z1MI1058	集成电路工艺技术	2.0	学位课	91	
2019秋	Z1MI1059	半导体物理与器件(二)(双语)	2.0	学位课	87	
2019秋	Z1MS0004	计算方法	3.0	学位课	86	
2020春	X1FL0013	英语听说（二）	1.5	学位课	70	
2020春	X1HA0001	自然辩证法概论	1.0	学位课	82.5	
2020春	X1MI9019	硬件描述语言编程实践	1.0	非学位课	80	
2020春	X1MI9027	可编程器件及其应用	1.0	非学位课	95	
2020春	X1MI9029	Verilog HDL设计与综合	1.0	非学位课	95.6	
2020春	X1MI9031	Intel Galileo嵌入式系统	2.0	非学位课	88.6	
2020春	X1MI9032	基于ARC处理器的嵌入式设计	2.0	非学位课	80	
2020春	Z1MI2060	EDA应用实践	2.0	非学位课	89	
2020春	Z1MS0003	工程优化方法及应用	3.0	学位课	84.8	
2020春	Z1MX0037	职业生涯规划与职业素养培养	1.0	非学位课	优	
2020春	Z2GR0002	工程伦理	1.0	学位课	100	
2022春	Z1BX3009	企业实习报告	2.0	非学位课	通过	
2022春	Z1BX3010	开题报告	2.0	非学位课	通过	
2022春	Z1BX3011	中期检查	2.0	非学位课	通过	
选课情况		完成学分：41.00（学位：21.00） 平均成绩：86.41（学位：87.00） 额定学分：40.00（学位：19.00）		导师：李康		



验证码：A4F00F056BA1425FA3AC

验证网址：<https://xwx.gszmedu.com:6899/html/yz.html>

第 1 页 / 共 1 页

西安电子科技大学
研究生院培养办公室
2022年4月18日
陆少强

7.3 本科阶段（西安电子科技大学）

西安电子科技大学学生中文成绩单											
姓名	陆少强		学号	15140220064		性别	男				
出生日期	19970806		入学日期	20150821		学制	4年				
专业	集成电路设计与集成系统		专业方向	集成电路设计与集成系统普通							
院系	微电子学院		班别	1514022							
修读学期	课程	学分	课程属性	成绩	修读学期	课程	学分	课程属性	成绩		
2015年秋季	军事训练	1	必修	通过	2015年秋季	军事理论	2	必修	88		
2015年秋季	大学体育(I)	1	必修	81	2015年秋季	大学英语(I)	4	必修	60		
2015年秋季	工程图学与计算机绘图	3	必修	81	2015年秋季	思想道德修养与法律基础	3	必修	81		
2015年秋季	专业教育(I)	0.3	必修	优秀	2015年秋季	大学生职业发展	1	必修	80		
2015年秋季	高等数学A(I)	6	必修	87	2015年秋季	形势与政策(I)	0.3	必修	80		
2015年秋季	大学物理(I)	3	必修	75	2015年秋季	新生研讨课	1	必修	90		
2016年春季	大学英语(II)	4	必修	63	2016年春季	大学生心理健康教育	1	必修	优秀		
2016年春季	马克思主义基本原理	3	必修	66	2016年春季	形势与政策(II)	0.3	必修	良好		
2016年春季	计算机导论与C语言程序设计	4.5	必修	69	2016年春季	大学体育(II)	1	必修	75		
2016年春季	物理实验(I)	1	必修	及格	2016年春季	数值计算方法	2	学院选修	68		
2016年秋季	创业管理	2	人文限选	79	2016年秋季	市场营销学	2	人文限选	82		
2016年秋季	大学英语(III)	4	必修	60	2016年秋季	大学体育(III)	1	必修	77		
2016年秋季	中国近现代史纲要	2	必修	71	2016年秋季	实验实践能力达标测试(I理工类计算机)	0.2	必修	71		
2016年秋季	形势与政策(III)	0.3	必修	79	2016年秋季	现代物理基础	3	必修	62		
2016年秋季	山路、信义与系统实验(I)	0.5	必修	70	2016年秋季	专业教育(II)	0.3	必修	通过		
2016年秋季	实验实践能力达标测试(I理工类物理)	0.3	必修	通过	2016年秋季	高等数学A(II)	6	必修	60		
2016年秋季	物理实验(II)	1	必修	中等	2016年秋季	大学物理(III)	5	必修	60		
2016年秋季	金工实习	2	必修	良好	2017年春季	毛泽东思想和中国特色社会主义理论体系概论	6	必修	77		
2017年春季	大学英语(IV)	4	必修	62	2017年春季	职业生涯规划	2	人文限选	82		
2017年春季	形势与政策(IV)	0.3	必修	85	2017年春季	电路分析基础	4	必修	60		
2017年春季	大学体育(IV)	1	必修	77	2017年春季	模拟电子技术基础	4	必修	60		
2017年春季	电路与系统实验(II)	0.5	必修	73	2017年春季	电子线路实验(I)	1	必修	94		
2017年春季	计算机原理与系统设计	3	必修	73	2017年春季	半导体物理导论	3	必修	64		
2017年秋季	信号与系统	4	必修	60	2017年秋季	管理会计	2	公共任选	93		
2017年秋季	数字电路与逻辑设计	3	必修	60	2017年秋季	证券投资理论与实务	2	人文限选	86		
2017年秋季	电子线路实验(II)	1	必修	88	2017年秋季	形势与政策(V)	0.3	必修	85		
2017年秋季	数字信号处理	3	必修	60	2017年秋季	新电路基础	3	必修	71		
2017年秋季	硬件描述语言与可编程器件	3	必修	78	2017年秋季	专业教育(III)	0.2	必修	90		
2017年秋季	线性代数	3	必修	60	2017年秋季	半导体器件物理I	3.5	必修	77		
2017年秋季	电装实习	1	必修	良好	2017年秋季	半导体器件物理II	3.5	必修	85		
2018年春季	就业指导	1.5	必修	85	2018年春季	半导体表面与界面	2	学院选修	79		
2018年春季	电子线路实验(III)	1	必修	83	2018年春季	形势与政策(VI)	0.3	必修	通过		
2018年春季	实验实践能力达标测试(II)	0.5	必修	通过	2018年春季	集成电路制造技术	3.5	必修	88		
2018年春季	集成电路专业英语	3	必修	64	2018年春季	模拟集成电路设计	4	必修	71		
2018年春季	化合物半导体材料与器件	2	学院选修	89	2018年春季	集成电路EDA技术	2	学院选修	82		
2018年春季	概率论与数理统计	3	必修	60	2018年春季	射频识别技术	2	学院选修	中等		
2018年春季	国家英语六级	1	必修	461	2018年春季	微纳与交叉函数	3	必修	60		
2018年秋季	形势与政策(VII)	0.2	必修	通过	2018年秋季	国际金融	2	公共任选	83		
2018年秋季	半导体光电子器件	2	学院选修	89	2018年秋季	专业教育(IV)	0.2	必修	95		
2018年秋季	集成电路设计实践	2	必修	83	2018年秋季	数字集成电路设计	4	必修	60		
2019年春季	实验实践能力达标测试(III)	0.5	必修	通过	2019年春季	集成电路制造生产实习	2	必修	良好		
2019年春季	实验实践能力达标测试(IV)	0.5	必修	通过	2019年春季	毕业设计	16	必修	中等		
2019年春季	科技制作-4	1.5	必修	通过	2019年春季	科技制作-4	1.5	必修	通过		
总实修学分		196	必修课实修学分		172		国家英语四六级成绩		461		
加权平均成绩		73.2	学院选修实修学分		12		公共任选实修学分		4		
平均学分绩点		3.0	学校实修学分		8		非标实修学分		无		
毕业设计(论文)题目		基于宽禁带半导体的太赫兹平面天线设计									
毕业设计(论文)成绩		中等		毕业设计(论文)指导教师		杨勇					

制表日期: 2019-08-02 10:14:44 学院公章: 

加权平均成绩 = $\sum(\text{课程成绩} \times \text{课程学分}) / \sum \text{课程学分}$
成绩标识: Δ 补考成绩; $\blacktriangle$ 重修成绩。

第 1 页 共 1 页