## 四、简答题 (30 分) 1、什么是 VHDL 中的进程, 他有什么特点?

END FUNANDER

- 2、简述 VHDL 中函数和过程的异同。
- 3、简述 Quartus II 中,使用 VHDL 语言设计一个简单电路应包括的基本过程。

Andreselve

四、简答题

1,

进程(process)内部的语句是一种顺序描述语句 其内部经常包括 if,wait,case 或 loop 语句。 特点:

- 1、进程与进程,或其它并发语句之间的并发性;
- 2、进程内部的顺序性;
- 3、要么使用敏感信号列表 (sensitivity list), 要么使用 wait 语句, 二者不可同时使用。
- 4、进程必须包含在主代码段中,当敏感信号列表中的某个信号发生变化,或者 wait 语句的条件满足时,process 内部的代码就顺序执行一次;

2.

答:函数有零个或多个输入(模式)参数和一个返回值(return 语句),输入参数只能是常量(默认)或信号,不能被改变,不能是变量。

过程可以具有多个输入/输出/双向模式的参数,可以是信号、变量和常量;对输入模式的参数,默认的为常量(不可改变),对于输出和双向模式的参数,默认的为变量(可变)(无需使用 return 语句);函数调用是作为表达式一部分出现的,过程则可以直接调用;

函数和过程内部的 wait 和 component 都是不可综合的;

两者的存放位置相同。

3.

答: 1、启动 Quartus II。

- 2、新建一个工程。
- 3、打开文本编辑器,输入 VHDL 代码,保存为. vhd 文件。
- 4、编译代码,如有错误进行修改。
- 5、打开波形编辑器,建立波形文件。
- 6、添加输入输出信号进波形文件,然后进行适当的设置,保存为.vwf文件。
- 7、仿真得仿真波形文件结果。
- 8、观察 RTL 电路图。
- 1、2. 基于 EDA 软件的 FPGA/CPLD 设计流程为: 原理图/HDL 文本输入→\_\_A\_\_→综合→适配→\_\_B\_\_\_→编程下载→硬件测试。P14
- A. 功能仿真

B. 时序仿真

C. 逻辑综合

D. 配置

7. 电子系统设计优化, 主要考虑提高资源利用率减少功耗(即面积优化), 以及提高运行速度(即速度优化); 卜列方法中\_\_\_A\_\_\_不属于面积优化。P238

A. 流水线设计

B. 资源共享

C. 逻辑优化

D. 串行化

· VHOLE等的:(--)

VHDL港甸. (不包分大小吗)

• 叶黔利阳: (=)

• 计语句water then 03? (不约)

· नेस्क्रिज्ञारका बाज मण्डा (राप्तु)

· H-ele-开阳 ele-开用和数配则 (else并)

·WIDL启证写Jbegin同时,后面一定或 对如 end 吗? (-应)

· VHDL港 and与or看代数处立分吗?(没有)

• 开始的吴新描述细绘电路吗) 翌. 可以描述也复杂的电路,不依指组结的路 the for Ty 描述 SR 物有望

· T面前发的 丽然吗) H = "00", "01" ofter 10 ns ,"10" after 20 ns; 答。将VHULTAM和电路变成低层电路结构或加可这种 仿真:以可如约文饰的形成将电路运行在计算机中

上面的语言不能铁色,不能变成的 国为两位退,在两个生的时气忽略

· 并发油可以理解放程序并沿过行吗? 竖.不能,是略结构的描述。

,川顶方的的旗柱和推进路吗? 答: 能, 齿筋描在时瘫,路.

· N质方态的内部变量会被缔合两有陶器吗?

答,不克,一般裕。

· 1顺方旁向中的传到对重是全被符合成高位器吗?

答: 不充。 彻底是拖祖给电路

·梅理星可以经合吗?

罗, 基本都不行、及新人镇、

· 利用VHOL伤真模拟电路?

唱,素新伪真软何以。

· process 内部内的图象这个程果和顺方有关吗? 答: 有锅、但姆缇搬落品,可AIXX. 多数 局机工程

· process 由部对信则其是顺方用吗?

%: 全网道,近过秋道,process 特层对所有 **常园叫咖啡**,但把剧笳·科亚历 避慢顺高加.

,process特許插入wart制以問題有作場物? 答: 立约剂 waiter, 全将在此之前即移则通

全部党裁-女昭随.

· process在什么对该是发动的 医、敏感表育变动、/军-贝运约(我内)

process 本约期间对影多观戏值, process 至约结束后信号见什么? **8. 和阳祖传故未维,能新信号属后** 一切的道、

. wait 物形的敏感表时女们触发它挂置

答: 用逻辑判断部为作为癌感表


Wait Ion Source List][write Condition] [ for Time expressit

ware on X7 until Z=0 for looms; · (1)

叶判断不弱: /=

·用falling\_edge 和 TTSing\_edge 斯勒明特上和此行地处?

2种方路底: (知论) Dif(CLKA'event and CLK\_A='1') CL提标室 O if(nsing\_adge(CLKA)) CLK是std\_logic重 的stallogic 取腹,何知 H+1 碾烂, 在D岭州为上升延、因此Std\_logic用目为品播 新的神诞.





- 1. FPGA内部的PLL有哪些用处?
- 2. Intel FPGA内部的NIOS处理器是"软核"吗?
- 3. FPGA内部的分散了的大量小RAM是什么用?
- 4. FPGA片内能够使用DDR形式的触发器吗?
- 5. 有可编程模拟电路吗?
- , PLL(物相水), 可以对输入利 FPGA的的特色。进行往场频、倍频, 相位周整, 地形型, 从而输出一期望时针
- 2. 是数核。
- 3. 数据运算暂存。
- 4. 部
- 生、有、输量小、市场小、用金万多、一些电源电路会使用、 电路优化

nesizable HDL code nfigurable ow customized

## Q&A

- 可编程器件的优势是什么? - 功耗?逻辑密度?速度?价格?
- 大规模可编程器件基于"与阵列"和"或
- 阵列"吗? 在 Luī
  反熔丝和熔丝型FPGA的编程单元有什么差 别?通电热后连上/渔电烙断
- · 熔丝/反熔丝的FPGA只有一次编程机会, 细酒抗辐射 有什么存在的意义呢?
- · 配置FPGA的数据文件里面会有什么内容?在我,LUT,影件,端口和哈鱼
- · FPGA是怎么获得它的逻辑配置数据的?

Building blocks in modern





