

طراحی مدارهای واسط انیمسال اول ۲۰-۴۰)

استاد فصحتى

مستند PCIe6 امیرمحمد کوشکی (۴۰۰۱۰۹۶۷۳)

شرح کلی پروژه

در این مقاله، ما به بررسی جزئیات رابط PCIe6 خواهیم پرداخت. ابتدا تاریخچهی تکامل رابطهای PCIe و ویژگیهای نسخههای مختلف را مرور خواهیم کرد. سپس به ویژگیهای خاص PCIe6 و تفاوتهای آن با نسخههای قبلی خواهیم پرداخت. این ویژگیها شامل افزایش سرعت انتقال داده، بهبود در مصرف انرژی و قابلیتهای جدید برای استفاده در کاربردهای پیشرفته است. در ادامه، چالشها و فرصتهایی که این نسخه جدید ارائه می دهد، بررسی خواهند شد.

رابط PCIe: تعاریف، کاربردها و تاریخچهی کوتاه

رابط (Peripheral Component Interconnect Express) یک استاندارد پرسرعت برای اتصال دستگاههای مختلف به مادربرد کامپیوتر است. این رابط برای انتقال دادهها بین قطعات مختلف سیستم مانند کارتهای گرافیکی، کارتهای شبکه، و درایوهای SSD طراحی شده است. PCIe از کانالهای ارتباطی موازی برای دستیابی به سرعتهای بالای انتقال داده استفاده می کند.



شکل ۱: یک برد دارای PCIe

كاربردها

رابط PCIe به طور گسترده در سیستمهای کامپیوتری مدرن برای اتصال تجهیزات داخلی به مادربرد استفاده میشود. برخی از رایجترین کاربردهای PCIe عبارتند از:

• اتصال كارتهاى گرافيكى GPU

مستند PCIe6 طراحی مدارهای واسط


- اتصال کارتهای شبکه و WiFi
 - اتصال درایوهای SSD سریع
- ارتباط با دستگاههای ذخیرهسازی و دیگر قطعات پرسرعت

تاریخچهی کوتاه

رابط PCIe اولین بار در سال 2003 توسط انجمن PCI-SIG معرفی شد. این رابط جایگزین رابطهای قدیمی تر مانند PCI و AGP شد که محدودیتهایی در سرعت و پهنای باند داشتند. با گذشت زمان، نسخههای مختلفی از PCIe معرفی شدند که هرکدام با بهبود سرعت انتقال دادهها و کارایی بیشتر، نیازهای صنعت فناوری را برآورده می کردند. تا به امروز، PCIe یکی از مهم ترین و پراستفاده ترین استانداردهای ارتباطی در کامپیوترها و دستگاههای الکترونیکی است.

نحوه عملكرد PCIe و نقش Root Complex

رابط PCIe به طور معمول به شکل یک توپولوژی سلسلهمراتبی عمل می کند که از اجزای مختلفی تشکیل شده است. در تصویر زیر، می توان این توپولوژی را مشاهده کرد که اجزای اصلی آن شامل Root Complex (یا چیپست)، سوئیچها، تکرارکنندهها، و نقاط پایانی PCIe است.



شكل ٢: توپولوژي اتصالات

نقش Root Complex

Root Complex که گاهی به آن Chipset نیز گفته می شود، قلب سیستم PCIe است و ارتباط میان CPU و دیگر اجزای متصل به PCIe را فراهم می آورد. این بخش نقش مهمی در مدیریت و تنظیم ارتباطات در این توپولوژی ایفا می کند.

یکی از وظایف اصلی Root Complex عمل به عنوان یک بافر و میانجی برای سرعتهای مختلف اجزای متصل است. اجزای مختلف سیستم مانند PCIe Endpoints و Memory معمولاً با سرعتهای متفاوتی کار می کنند. به عنوان مثال، سرعت انتقال دادهها میان CPU و دستگاههای دیگر مانند کارتهای گرافیکی باشد.

Root Complex با استفاده از تکنیکهایی مانند کش کردن دادهها و مدیریت تقاضاها، سرعتهای مختلف این اجزا را هماهنگ می کند و به این ترتیب امکان ارتباط بهینه و همگامسازی دادهها را فراهم می آورد.

طراحي مدارهاي واسط

سوئیچها و تکرارکنندهها

پس از Root Complex، سوئیچها و تکرارکنندهها قرار دارند که وظیفه توزیع و تقویت سیگنالها را دارند. سوئیچها به عنوان نقاط تقسیم کننده عمل کرده و مسیر دادهها را به PCIe Endpoints مختلف هدایت می کنند. تکرارکنندهها به تقویت سیگنالها کمک کرده و از افت کیفیت سیگنال در مسافتهای طولانی جلوگیری می کنند.

نقاط انتهاى ارتباطات: PCIe Endpoints

در نهایت، دستگاههایی که به PCIe متصل می شوند، به صورت Endpoint شناخته می شوند. این نقاط پایانی می توانند شامل کارتهای گرافیکی، حافظههای SSD و یا هر نوع دستگاه دیگر باشند که دادهها را دریافت یا ارسال می کنند.

در مجموع، توپولوژی PCIe به گونهای طراحی شده است که انتقال دادهها به صورت سریع، کارا و با بهرهوری بالا صورت گیرد. Complex در این فرایند به عنوان یک عنصر کلیدی عمل می کند که وظیفه هماهنگسازی سرعتها، مدیریت ارتباطات و بهبود عملکرد کلی سیستم را بر عهده دارد.

جزئيات داخلي PCIe

ساختار لایهای و معرفی لایههای فیزیکی، پیوند داده و تراکنشها


رابط PCIe از سه لایه اصلی تشکیل شده است که هرکدام وظیفه خاص خود را دارند:

- **لایه فیزیکی** (Physical Layer): این لایه مسئول ارسال داده ها از طریق خطوط انتقال است. در این لایه، داده ها به سیگنال های الکتریکی تبدیل میشوند و از طریق کانال های فیزیکی انتقال میابند.
- لایه پیوند داده (Data Link Layer): این لایه وظیفه برقراری ارتباط مطمئن بین دو دستگاه را بر عهده دارد و میبایست اطمینان حاصل کند که دادهها به درستی منتقل شدهاند. همچنین وظیفه flow control هم دارد که credit-based است و پکتهایش که DLLP نامیده میشوند برای power management و پارهای مشکلات دیگر استفاده میشوند.
- **لایه تراکنشها** (Transaction Layer): این لایه مسئول پردازش و مدیریت درخواستهای داده سطحوج پایینتر است. این لایه اطلاعات را به صورت تراکنشهای منطقی سازماندهی کرده و آنها را به لایههای پایینتر ارسال میکند.

لایه فیزیکی: توضیح در مورد لاینها و سیگنال دهی تفاضلی

در لایه فیزیکی، دادهها از طریق خطوط انتقال به نام Lane ارسال میشوند. هر Lane شامل دو سیگنال است: یک سیگنال برای ارسال دادهها و یک سیگنال برای دریافت دادهها. هر یک از این دو سیگنال از طریق دو سیم منتقل میشود که به نام سیگنال دهی تفاضلی شناخته میشوند. در شکل زیر ساختار lane ها نشان داده شده است.

مستند PCIe6



شکل ۳: ساختار یک Lane

سیگنال دهی تفاضلی به این دلیل استفاده می شود که توانایی مقابله با نویز الکتریکی را دارد. در سیگنال دهی تفاضلی، داده ها به صورت اختلاف ولتاژ بین دو سیم ارسال می شوند. این روش باعث می شود که نویزهای الکتریکی که بر هر دو سیگنال تأثیر می گذارند، اثرگذاری اش را از دست بدهد، چرا که در دو سیگنال به صورت یکسان ظاهر می شوند.

هر ارتباط PCIe همانطور که از شکل هم معلوم است می تواند شامل بیش از یک Lane شود. در واقع می تواند بصورت , 1x, 2x, 4x مانطور که از شکل هم معلوم است می دهند.

در رابط PCIe، همگامسازی ساعت یکی از جنبههای حیاتی برای انتقال دادهها به شمار میرود. از آنجایی که انتقال دادهها از طریق سیگنالهای الکتریکی صورت می گیرد، برای اطمینان از این که دریافت کننده به درستی دادهها را تفسیر کند، باید سیگنالها به درستی همگامسازی شوند. یکی از روشهای متداول برای همگامسازی ساعت در PCIe استفاده از لبههای سیگنال است.

لبههای سیگنال به تغییرات ولتاژ در سیگنالها گفته می شود که در زمانهای خاصی رخ می دهند. این تغییرات معمولاً در هنگام انتقال سیگنالهای تفاضلی و بین صفر و یک اتفاق می افتند. برای همگامسازی، گیرنده از این لبهها برای تعیین زمان مناسب برای خواندن دادهها استفاده می کند. به عبارت دیگر، لبههای صعودی و نزولی سیگنال به عنوان نشانههایی برای همگامسازی استفاده می شوند تا دریافت کننده بتواند به درستی دادهها را از سیگنالهای منتقل شده استخراج کند.

این روش همگامسازی به ویژه در سیستمهایی که از تکنیکهای تفاضلی استفاده میکنند مفید است، چرا که لبهها به وضوح از نویز و افت سیگنال جدا میشوند و امکان تشخیص دقیق زمان انتقال دادهها را فراهم میکنند. این فرآیند به بهبود دقت انتقال و کاهش خطاهای احتمالی کمک میکند.

قبل از PCI etxpress (PCIe) مطابق این لینک، استاندارد (PCIe) از سیگنال دهی غیر بازگشتی به صفر (NRZ) برای انتقال داده ها استفاده می کرد. در کدگذاری NRZ ، هر بیت با یک سطح ولتاژ خاص نمایش داده می شود (معمولاً ولتاژ مثبت برای باینری یک و ولتاژ منفی برای باینری صفر) این روش اطمینان می دهد که سیگنال در طول دوره بیت، ولتاژ ثابت خود را حفظ می کند که برای انتقال داده های پرسرعت به دلیل سادگی و کارآیی آن مفید است. با این حال، کدگذاری NRZ یک بیت را در هر نماد انتقال می دهد که می تواند با افزایش نیاز به پهنای باند، محدودیت هایی ایجاد کند. برای رفع این محدودیت، PCIe 6.0 به سیگنال دهی مدولاسیون دامنه پالس ۴ (PAM4) منتقل شد که اجازه می دهد دو بیت در هر نماد انتقال یابد و به طور مؤثری نرخ داده ها را بدون افزایش فرکانس سیگنالینگ دو برابر کند.

در نسخههای قبلی PCIe (قبل از نسخه PCIe)، برای بهبود عملکرد انتقال دادهها از دو تکنیک PCIe و بیت، استفاده میشد. Pcie و بیت، ارسال هر ۱۲۸ بیت، استفاده میشد. encoding Block اجازه میدهد که بررسی خطا انجام شود، اما با یک هزینه اضافی چون مثلا به جای ارسال هر ۱۲۸ بیت، ۱۳۰ بیت ارسال میشود. همچنین، این تکنیک به تعادل DC کمک می کند زیرا دادهها به گونهای کدگذاری میشوند که تعداد یکها و صفرها برابر باشد. علاوه بر این، encoding block به همگامسازی کمک می کند زیرا جلوی رخداد ۵ های متعدد متوالی که مانع ایجاد edge در سیگنال میشوند را می گیرد.

طراحی مدارهای واسط

Scrambling نیز به همگامسازی کمک میکند و از طرفی با ایجاد تعادل DC در سیگنالها، از ایجاد الگوهای طولانی از صفرها یا یکها جلوگیری میکند.

لایه پیوند داده: کنترل جریان و مدیریت خطا

لایه پیوند داده مسئولیتهای متعددی دارد:

- کنترل جریان (Flow Control): در این لایه، از یک سیستم کنترل جریان credit-based برای مدیریت میزان دادههایی که می توانند در هر لحظه ارسال شوند، استفاده می شود. این سیستم به دستگاهها اطلاع می دهد که چه مقدار فضا برای دریافت داده در دسترس است.
- مدیریت توان (Power Management): بستههای خاصی در لایه پیوند داده برای مدیریت مصرف توان بین دستگاهها ارسال میشوند تا از مصرف بیش از حد انرژی جلوگیری شود.
- ◆ ACK/NAK و انتقال مطمئن (Reliable Transfer): در این لایه، بستههای تأیید دریافت (ACK) یا ناتوانی در دریافت
 (NAK) برای تضمین اطمینان از ارسال صحیح دادهها به کار میروند.
- بررسی خطا (Error Checking): در نسخههای قبلی PCIe، این لایه از کدهای بررسی خطای CRC برای تشخیص و اصلاح خطاها در دادههای منتقل شده استفاده می کرد.

لايه تراكنشها: عملكرد لايه تراكنشها

لایه تراکنشها مسئول پردازش درخواستهای داده است. در این لایه، تراکنشها به شکل درخواستها و پاسخها –Transaction Re سازماندهی می شوند و به لایههای پایین تر ارسال می گردند تا عملیات مورد نظر انجام شود. این لایه به دستگاهها این امکان را می دهد که درخواستهای مربوط به خواندن یا نوشتن دادهها را با یکدیگر مبادله کنند و هماهنگی لازم را برای انجام تراکنشها فراهم آورد. در نتیجه، لایه تراکنشها نقش کلیدی در مدیریت ارتباطات منطقی و همگامسازی عملیات دادهها دارد. جزییات این لایه از اهمیت کمتری برای این مستند برخوردار است.

مزایای PCIe6 نسبت به نسخههای قبلی

نسخه PCIe6 با بهبودهای قابل توجهی نسبت به نسخههای قبلی معرفی شده است. در زیر به برخی از این مزایا و تغییرات مهم اشاره شده است:

- افزایش پهنای باند: PCIe6 با استفاده از مدولاسیون (Pulse Amplitude Modulation 4-level به جای سیگنالهای استفاده شده در نسخههای قبلی، پهنای باند را به طور قابل توجهی افزایش داده است. این تغییر امکان انتقال داده ها با سرعت دو برابر نسبت به نسخههای قبلی را فراهم می کند.
- کاهش مصرف انرژی: PCIe6 از تکنیکهای جدید در طراحی و انتقال دادهها برای کاهش مصرف انرژی استفاده می کند. یکی از این تکنیکها استفاده از حالتهای انرژی پایین تر در هنگام عدم انتقال دادهها است که باعث بهبود بهرهوری انرژی می شود.
- دقت بالاتر در انتقال دادهها: در PCIe6 بهبودهایی در سیستمهای تصحیح خطا و کدگذاری به وجود آمده است که موجب افزایش دقت در انتقال دادهها می شود. این ویژگیها به کاهش خطاها و بهبود انتقال اطلاعات کمک می کنند.

مستند PCIe6

• پشتیبانی از ظرفیتهای بیشتر در دستگاهها: PCIe6 توانایی پشتیبانی از تعداد بیشتری دستگاه و افزایش ظرفیت کانالهای داده را دارد. این ویژگی به دلیل بهبود مدیریت ترافیک و پهنای باند حاصل از استفاده بهینهتر از PAM4 و طراحیهای جدید سختافزاری است.

• کاهش تاخیر در انتقال دادهها: نسخه PCIe6 با بهبود پروتکلها و فرآیندهای سیگنال دهی، قادر به کاهش تاخیر در انتقال دادهها نسبت به نسخههای قبلی است. این ویژگی مخصوصاً در کاربردهای با زمان پاسخ کوتاه مانند بازیهای رایانهای و پردازشهای گرافیکی اهمیت دارد.

در ادامه به تکنیکهای جدیدی که این مزایا را ممکن ساختهاند میپردازیم:

Flit و FlitMode: توضيح دقيق

در PCIe6، مفهوم Flit به عنوان یک واحد داده در لایه پیوند داده (Data Link Layer) معرفی شده است. یک Flit به طور کلی به عنوان یک واحد انتقال داده با اندازه ثابت در نظر گرفته می شود که مسئول ارسال داده ها بین دستگاه ها است. در ادامه، جزئیات بیشتری از Flit و Flit و ورده شده است:

- واحد داده لایه پیوند داده: یک Flit یک بخش از داده است که در لایه پیوند داده انتقال مییابد. این واحد داده، به نوعی، به عنوان یک Segment از دادهها در نظر گرفته می شود که به طور خاص برای مدیریت انتقال دادهها بین دستگاهها طراحی شده است.
- اندازه ثابت ۲۵۶ بایت: اندازه هر Flit در PCIe6 ثابت است و برابر با 256B است. این اندازه ثابت باعث بهبود مدیریت و تنظیم
 دادهها در لایه پیوند داده میشود و سرعت انتقال را افزایش میدهد.
- شش بایت اختصاصی برای مدیریت توان، ACK/NAK و کنترل جریان: در هر Flit، 6 بایت به توابع خاص لایه پیوند داده (functions مش بایت اختصاصی داده شده است. این توابع مسئول تضمین انتقال محیح داده ها از طریق کنترل و مدیریت ترافیک، اطلاع رسانی موفقیت یا شکست انتقال داده ها، و مدیریت مصرف انرژی در هنگام انتقال اطلاعات هستند.
- کاربرد در FlitMode :FlitMode به روشهای مختلفی برای انتقال دادهها اشاره دارد که در آن دادهها به صورت Flit تقسیم می شوند. این روش باعث بهینه سازی استفاده از پهنای باند و کاهش تاخیر می شود. در این روش، دادهها به طور کامل یا بخشی از آن در یک این روش باعث به مقصد ارسال می شوند.
- تقسیم بندی داده ها: استفاده از Flit به تقسیم داده ها به بخش های کوچک تر و قابل مدیریت کمک می کند. این امر باعث می شود که انتقال داده ها به صورت کارآمدتر و با هماهنگی بیشتری انجام گیرد.
- تقسیم یک TLP به چندین Flit یا ترکیب چندین TLP در یک Flit در یک TLP: یک Flit باشد. TLP باشد. ممکن است شامل چندین TLP باشد. ممکن است به چندین Flit تقسیم شود زیرا در یکی جا نمی شده است. برعکس، یک Flit ممکن است شامل چندین TLP باشد. این بستگی به اندازه دادهها و ظرفیت هر Flit دارد. این ویژگی به PCIe6 اجازه می دهد که از پهنای باند بهینه استفاده کند و انتقال داده ها را به طور کاراَمد مدیریت نماید.

ثابت بودن اندازه پکتهای لایه پیوند در این نسخه اجازه استفاده از تکنیکهایی مثل تصحیح خطای FEC میشود که باعث بهبود نسبت به نسخههای قبلی میشود. در ادامه این تکنیکها را بررسی میکنیم.

طراحی مدارهای واسط

تشخیص و تصحیح خطاها در PCIe6

در PCIe6، برای اطمینان از انتقال صحیح دادهها، از تکنیکهای مختلف تشخیص و تصحیح خطا استفاده می شود. دو روش اصلی در این زمینه عبارتند از تصحیح خطای Forward Error Correction) FEC) و بررسی خطای Cyclic Redundancy CRC).

تصحیح خطای FEC

FEC به عنوان یک روش تصحیح خطا در لایه پیوند داده (Data Link Layer) به کار می رود. با توجه به این که در PCIe6 از Flitهای با اندازه ثابت (256B) استفاده می شود، امکان فعال سازی FEC به طور مؤثر فراهم می شود. هر Flit در PCIe6 شامل داده هایی است که می توانند به طور خود کار تصحیح شوند در صورت بروز خطاهای قابل اصلاح. این روش به طور خود کار خطاهایی که در حین انتقال رخ می دهند را شناسایی کرده و تصحیح می کند بدون نیاز به در خواست مجدد داده ها.

بررسی خطای CRC

در صورتی که خطایی در یک Flit رخ دهد که قابل تصحیح نباشد، از کدهای CRC برای شناسایی خطا استفاده می شود. هر Flit دارای یک کد CRC است که برای بررسی صحت داده های منتقل شده به کار می رود. اگر بررسی CRC نشان دهد که داده ها خراب هستند، یک درخواست مجدد (Replay Request) به دستگاه فرستنده ارسال می شود.

درخواست مجدد و پردازش مجدد

هنگامی که یک Flit با خطای غیرقابل تصحیح شناسایی می شود، سیستم به طور خودکار یک درخواست مجدد برای ارسال دوباره دادهها صادر می کند. این درخواست مجدد توسط دستگاه گیرنده ارسال شده و پس از آن دستگاه فرستنده دادهها را دوباره ارسال می کند. این فرآیند تضمین می کند که هیچ گونه داده ای از دست نرود و انتقال اطلاعات به صورت صحیح انجام شود.

در مجموع، PCIe6 از روشهای پیچیده ای مانند FEC و CRC برای تضمین صحت انتقال دادهها استفاده می کند و امکان مدیریت خطاها را به صورت کارآمد فراهم می آورد. این تکنیکها بسیار robustness را زیاد می کنند و باعث تحمل خطای در لایه medium بیشتری می شوند. این تحمل بالاتر باعث می شود تکنیکهایی که در ادامه بررسی می کنیم feasible باشند.

مدولاسيون PAM4: عملكرد و مزايا

مدولاسیون (Pama (Pulse Amplitude Modulation 4-level) یکی از نوآوریهای کلیدی در PCIe6 است که باعث افزایش سرعت انتقال دادهها و بهرهوری بهتر از پهنای باند می شود. در این بخش، به نحوه عملکرد PAM4 و مزایای آن پرداخته خواهد شد، همچنین نحوه برخورد با معایب آن نیز توضیح داده می شود.

مستند PCIe6


نحوه عملکرد انکدینگ PAM4

در مدولاسیون PAM4، هر سیگنال دارای ۴ سطح مختلف از شدت ولتاژ است. در مقایسه با مدولاسیونهای قدیمی تر مانند PAM2، که فقط دو سطح ولتاژ (۰ و ۱) دارند، PAM4 به هر سیگنال این امکان را می دهد که دو بیت اطلاعات را به طور همزمان منتقل کند. این به این معناست که به جای ارسال تنها یک بیت در هر چرخه سیگنال، دو بیت در هر چرخه ارسال می شود.

در PAM4، هر سیگنال می تواند یکی از چهار سطح ولتاژ مختلف را به خود بگیرد:

- سطح اول: معادل ٥٠ در دادههای دیجیتال
- سطح دوم: معادل ۱۰ در دادههای دیجیتال
- سطح سوم: معادل ۱۰ در دادههای دیجیتال
- سطح چهارم: معادل ۱۱ در دادههای دیجیتال

این ویژگی باعث میشود که در هر واحد زمانی، اطلاعات بیشتری منتقل شود و بنابراین پهنای باند افزایش یابد.



شكل ۴: نحوه كاركرد PAM4

مزاياي PAM4

مدولاسیون PAM4 دارای چندین مزیت کلیدی است که آن را برای استفاده در PCIe6 ایدهآل می کند:

- افزایش پهنای باند: با استفاده از PAM4، هر المان سیگنال قادر است دو بیت داده را ارسال کند. این افزایش کارایی در پهنای باند به ویژه در محیطهایی با نیازهای انتقال داده با سرعت بالا بسیار مهم است.
- بهرهوری بیشتر: از آنجا که دو بیت در هر سیگنال منتقل میشود، سیستم میتواند دادهها را سریعتر و با استفاده بهینهتر از ظرفیت موجود انتقال دهد.

طراحی مدارهای واسط

معایب PAM4 و نحوه برخورد PCIe6 با آن

یکی از معایب اصلی PAM4 این است که به دلیل تعداد بیشتر سطوح ولتاژ، سیگنالها مستعد نویز و خطاهای بیشتری میشوند. به عبارت دیگر، این مدولاسیون از نظر عملی بیشتر در معرض خطا قرار دارد. اما در PCIe6، این مشکل با استفاده از روشهای پیشرفته تری مانند FES دیگر، این مدولاسیون از نظر عملی بیشتر در معرض خطا قرار دارد. اما در Cyclic Redundancy Check) CRC و Forward Error Correction) برای تصحیح و تشخیص خطاها جبران شده است.

بهرهوری انرژی در PCIe6

یکی از ویژگیهای مهم PCIe6 بهبود بهرهوری انرژی است. PCIe6 با معرفی تکنیکهای پیشرفتهای مانند L0p و DVFS توانسته مصرف انرژی را کاهش دهد و در عین حال عملکرد بالایی را ارائه دهد. در این بخش، به این دو تکنیک میپردازیم.

حالت L0p

حالت Lop یک حالت که مصرف در PCIe6 است که به دستگاهها این امکان را میدهد تا در شرایطی که به دادهها نیاز ندارند، مصرف انرژی را کاهش دهند. این حالت زمانی فعال میشود که ارتباط برقرار است اما هیچ دادهای در حال انتقال نیست. در حالت Lop، دستگاهها بهطور موقت در حالت که مصرف قرار می گیرند و از مصرف انرژی اضافی جلوگیری میشود، در حالی که امکان انتقال دادهها در صورت نیاز به سرعت باز می گردد.

این تکنیک بهویژه در شرایطی مفید است که دستگاهها به طور موقت به دادهها نیاز ندارند (مثلاً در زمانهای انتظار یا عدم فعالیت شدید). با استفاده از PCIe6 ، L0p می تواند تا حد زیادی مصرف انرژی را کاهش دهد بدون این که بر عملکرد کلی تأثیر منفی بگذارد.

مديريت ولتاژ و فركانس پويا (DVFS)

مدیریت ولتاژ و فرکانس پویا (DVFS) یک تکنیک پیشرفته است که در PCIe6 برای کاهش مصرف انرژی استفاده می شود. در این روش، ولتاژ و فرکانس سیگنالهای انتقال داده به طور پویا و بر اساس نیاز سیستم تنظیم می شود. به عبارت دیگر، در مواقعی که نیاز به انتقال دادههای سنگین و با سرعت بالا نیست، ولتاژ و فرکانس کاهش می یابند تا مصرف انرژی کاهش یابد.

این روش نه تنها به کاهش مصرف انرژی کمک می کند، بلکه به بهبود عمر باتری در دستگاههای قابل حمل و سیستمهای کممصرف نیز می انجامد. بهطور خاص، DVFS با تنظیم دقیق تر ولتاژ و فرکانس بهطور خودکار و با توجه به بار سیستم، بهرهوری انرژی را به حداکثر میرساند.

در مجموع، استفاده از DVFS و LOp در PCIe6 باعث شده است که این رابط اتصال در انتقال دادهها بهینه و کهمصرف باشد، در حالی که عملکرد بسیار بالایی ارائه می دهد.

نتيجهگيري

در این مقاله، به بررسی ویژگیهای جدید و پیشرفتهای قابل توجه در PCIe6 پرداخته شد. مدولاسیون PAM4 بهبود چشمگیری در پهنای باند ارائه داده است، در حالی که تکنیکهای پیشرفتهای مانند FES و CRC برای تشخیص و تصحیح خطاها اطمینان از انتقال دادهها بهطور صحیح را فراهم میکنند. همچنین، استفاده از حالتهای کممصرف مانند LOp و تکنیکهای مدیریت انرژی پویا (DVFS) به کاهش مصرف

مستند PCIe6 طراحی مدارهای واسط

انرژی و بهبود بهرهوری کمک کرده است. PCIe6 با این بهبودها توانسته است علاوه بر افزایش عملکرد، مصرف انرژی را به حداقل رسانده و یک رابط پرسرعت، کارا و قابل اعتماد برای دستگاههای مدرن فراهم کند.

طراحی مدارهای واسط طراحی مدارهای واسط طراحی مدارهای واسط و ستند PCIe6

منابع

- $https://pcisig.com/pci-express-6.0-specification ~ \bullet$
- $https://pcisig.com/faq?field_category_value\%5B\%5D = pci_express_6.0\&keys = \bullet$
 - https://www.onlogic.com/blog/pcie-5-0/ •
 - https://www.rambus.com/blogs/pci-express-5-vs-4/ •
 - https://www.wikiwand.com/en/articles/PCI_Express •
- - https://www.example1.com
 - https://www.youtube.com/watch?v=caiREMKP0-E
 - ChatGPT AI ●
 - DeepSeek AI •

ه دانشگاه صنعتی شریف و صفحه ۱۱ از ۱۱