
# 触发器

维基百科, 自由的百科全书


触发器(英语: Flip-flop, FF),中国大陆译作"触发器"、台湾及香港译作"正反器",是一种有两种稳态的用于储存组件,可记录二进位制数字信号"1"和"o"。触发器是一种双稳态多谐振荡器(bistable multivibrator)。该电路可以通过施加在一个或多个控制输入端的信号来改变状态,并会有1个或2个输出。触发器是构成时序逻辑电路以及各种复杂数字系统的基本逻辑单元。触发器和锁存器是在计算机、通讯和许多其他类型的系统中使用的数字电子系统的基本组成部分。

触发器的线路图由逻辑门组合而成,其结构均由SR锁存器派生而来(广义的触发器包括锁存器)。触发器可以处理输入、输出信号和时钟频率之间的相互影响。这里的触发器特指flip-flop,flip-flop一词主要是指具有两个状态相互翻转,例如编程语言中使用flip-flop buffer(翻译作双缓冲)。



# 目录

- 1 触发器的种类
- 1.1 RS触发器
- 1.2 D触发器
- 1.3 JK触发器
- 1.4 T触发器
- 2 同步触发器
  - 3 主从触发器
- . .
- 3.1 主从RS触发器
- 3.2 主从JK触发器
- 4 时序考量
- 5 参见
- 6 参考文献
- . . .
- 7 相关



触发器电路图,取自Eccles与Jordan 在1918年时申请专利的文件。

# 触发器的种类


触发器可以分成几种常见的类型: **SR**(设置一重置,"set-reset"), **D**(数据或延迟,"data" or "delay"<sup>[1]</sup>), **T**(反转,"toggle"),和**JK**。 以上类型的触发器皆可用特征方程,以现有的输入、输出信号(Q),导出下个(即下个时钟脉冲的)输出( $Q_{next}$ )。

#### RS触发器

基本RS触发器又称SR锁存器,是触发器中最简单的一种,也是各种其他类型触发器的基本组成部分。两个与非门或或非门的输入端输出端进行交叉耦合或首尾相接,即可构成一个基本RS触发器。

当R与S皆为低电位,回授会让Q与Q(Q的反相)保持于一个固定的状态。当S("Set")为高电位,R("Reset")为低电位时,输出Q会被强制设置为高电位;相反的,当S为低电位,R为高电位时,输出Q会被强制设置为低电位。

SR锁存器运算[2]								
状态转移表 激				激励表	激励表			
S	R	Q <sub>next</sub>	动作	Q Q <sub>next</sub>		S	R	
О	О	Q	保持	o	0	О	X	
o	1	0	重置	o	1	1	o	
1	О	1	设置	1	0	o	1	
1	1	X	不允许的输入	1	1	X	o	



特征方程为 $Q_{next} = S + \overline{R}Q$ ,且RS=0。


#### D触发器

D触发器有一个输入、一个输出和一个时钟频率输入,当时钟频率由0转为1时,输出的值会和输入的值相等。此类触发器可用于防止因为噪声所带来的错误,以及通过管道增加处理数据的数量。

#### $Q_{next} = D$

#### 真值表如下:

D	CK	Q	Q <sub>next</sub>
o	<b>↑</b>	X	0
1	1	X	1
X	o	o	0
X	o	1	1



D触发器符号。> 是时钟频率输入,D 是数据输入,Q是暂存数据输出,Q'则 是Q的反相值,S为1时强迫Q值为1, R为1时强迫Q值为0,以下图例同

#### JK触发器

JK 触发器设有两个输入, 其输出的值由以下的算式来决定。

$$Q_{next} = \overline{K}Q + J\overline{Q}^{[3]}$$

JK触发器和触发器中最基本的RS触发器结构相似,其区别在于,RS触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是o的话,变成1;原来是1的话,变成0。对应表如下:

	JK触发器运算[4]									
	状态转移表				激励表					
J	K	动作	Q <sub>next</sub>	Q	Q <sub>next</sub>	动作	J	K		
o	О	保持	Q	О	0	不变	О	X		
o	1	重置	0	o	1	设置	1	X		
1	o	设置	1	1	0	重置	X	1		
1	1	反转	$\overline{Q}$	1	1	不变	X	o		

# 


# \_\_\_\_\_

#### T触发器

T触发器(Toggle Flip-Flop,or Trigger Flip-Flop)设有一个输入和输出,当时钟频率由o转为1时,如果T和Q不相同时,其输出值会是1。输入端T为1的时候,输出端的状态Q发生反转;输入端T为0的时候,输出端的状态Q保持不变。把JK触发器的J和K输入点连接在一起,即构成一个T触发器。

T触发器运算[4]								
状态转移表					激励表			
$m{T}$	$oldsymbol{Q}$	$Q_{ m next}$	动作	$oldsymbol{Q}$	$Q_{ m next}$	$oldsymbol{T}$	动作	
o	o	0	保持 (无上升沿)	o	0	О	不变	
o	1	1	保持 (无上升沿)	1	1	o	不变	
1	o	1	反转	o	1	1	反相	
1	1	0	反转	1	0	1	反相	

# 



# 同步触发器

在一个较为复杂的数字系统中,需要多个触发器翻转时间同步,这时候需要附加门控电路而构成同步触发器。

# 主从触发器

为了防止空翻现象对触发器实际工作的影响,主从结构触发器被研制出来。

### 主从RS触发器

它由两个同步RS触发器以及一个反相器所构成。

#### 主从JK触发器

由于主从触发器对输入信号有所约束,又开发出了主从JK触发器。

# 时序考量

- 创建时间(setup time)是指数据在被采样时钟边沿采样到之前,需保持稳定的最小时间。
- 维持时间(hold time)是指数据在被采样时钟边沿采样到之后,需保持稳定的最小时间。

在触发器的数据手册一般会标示组件的创建时间( $t_{su}$ )及维持时间( $t_h$ ),一般会是以纳秒(ns)为单位,有些先进的触发器可以到数百皮秒(ps)。若数据及控制输入从采样时钟边沿之前就维持定值,且时间超过创建时间,在采样时钟边沿之后就维持定值,且时间也超过维持时间,可以避免触发器的亚稳态现象。

## 参见

- 多谐振荡器
- 正反馈
- 死锁

# 参考文献

- 1. Shiva, Sajjan G. Computer design and architecture 3rd. CRC Press. 2000: 81. ISBN 978-0-8247-0368-4.
- 2. Roth, Charles H. Jr. "Latches and Flip-Flops." Fundamentals of Logic Design. Boston: PWS, 1995. Print.
- 3. M Morris Mano, Michael D Ciletti. *Digital design: With an Introduction to the Verilog HDL.* 培生教育. 2013: 第216页. ISBN 9780273764526.
- 4. Mano, M. Morris; Kime, Charles R. Logic and Computer Design Fundamentals, 3rd Edition. Upper Saddle River, NJ, USA: Pearson Education International. 2004: pg283. ISBN 0-13-191165-1.
- Hwang, Enoch. Digital Logic and Microprocessor Design with VHDL. Thomson. 2006. ISBN 0-534-46593-5.
- Salman, E., Dasdan, A., Taraporevala, F., Kucukcakar, K., Friedman, E. Pessimism Reduction in Static Timing Analysis Using Interdependent Setup and Hold Times. Proc. of Int. Symp. on Quality Electronic Design (ISQED): 159–164. 2006. (This paper explains the interdependence of setup time, hold time, and clock-to-q delay and shows how to use it for pessimism reduction in static timing analysis.)
- Schulz, Klaus-E. Ideal pulse circuit without RC-combination and non-clocked JK flip-flops (look discussion) (PDF). 2007.
- Michael Keating, Pierre Breacaud. 片上系统——可重用设计方法学(第二版)(英文名: Reuse Methodology Manual for System-on-a-Chip Designs, Third Edition). 北京: 电子工业出版社. 2004. ISBN 7-5053-9338-3.

# 相关

- FlipFlop Hierarchy (http://teahlab.com/Multivibrators\_FlipFlop/), shows interactive flipflop circuits.
- The J-K Flip-Flop (http://www.allaboutcircuits.com/vol\_4/chpt\_10/6.html)