유리기판 시대의 주역은

유리기판 vs 실리콘 기판 비교 분석

왜 실리콘 기판을 대체해야 하는가? 핵심 물리적 한계

AI 칩의 성능 향상을 위해 실리콘 기판은 다음 세 가지 근본적 한계에 직면했습니다.

1. 열 관리 한계 (Thermal Limit)

- 실리콘 기판은 열팽창계수(CTE)가 약 2.6 ppm/°C로 낮아 고온에서 휘어짐(Warpage) 발생
- 칩 온도 상승 → 기판 휨 → 솔더 볼 균열 → 신호 손실 악순환
- 결과: 전력 밀도 증가 시 냉각 효율 급격히 저하

2. 전기적 한계 (Electrical Limit)

- 실리콘 기판 유전율(Dk): 약 11.9
- 유전손실(Df): 약 0.02
- 고주파(>100 GHz) 신호 시 손실 증가 → 데이터 전송 속도 제한

3. 미세화 한계 (Scaling Limit)

- 실리콘 기판 TGV 최소 피치: 약 40~50 µm
- 유리 기판 TGV 최소 피치: 약 10 µm 이하 가능
- 결과: 실리콘 기판 대비 약 4~5배 높은 I/O 밀도 구현 가능

유리 기판의 핵심 장점 3가지

1. 초평탄성 (Ultra-Flatness)

- 유리 기판 표면 거칠기(Ra): 0.5 nm 이하
- 실리콘 기판 표면 거칠기(Ra): 약 2~5 nm
- 결과: 미세 패턴 형성 정밀도 향상, 수율 개선

2. 열적 안정성 (Thermal Stability)

- 유리 기판 CTE: 3~9 ppm/°C (조성 조절 가능)
- 실리콘 칩(CTE 약 2.6 ppm/°C)과 CTE 매칭 용이
- 결과: 열 사이클 신뢰성 대폭 향상

3. 전기적 우수성 (Electrical Performance)

- 유리 기판 유전율(Dk): 약 4.5~5.5
- 유전손실(Df): 약 0.002 이하
- 결과: 고주파 신호 손실 최소화, 데이터 전송 속도 향상

유리 기판 단점 및 극복 방안

1. 취성 (Brittleness)

- 문제: 충격에 의한 균열 및 파손 위험
- 해결: 강화 유리(Tempered Glass) 적용, 엣지 보호 구조 설계

2. 가공 난이도 (Processing Difficulty)

- 문제: 유리 관통 비아(TGV) 형성 공정 복잡
- 해결: 레이저 드릴링, 습식 식각 등 전용 공정 개발 진행 중

3. 생태계 미성숙 (Ecosystem Immaturity)

- 문제: 설계 툴, 검사 장비, 표준 부재
- 해결: 주요 파운드리 및 OSAT 업체 중심으로 생태계 구축 가속화

유리 기판 vs 실리콘 기판 종합 비교

항목	실리콘 기판	유리 기판
열팽창계수(CTE)	약 2.6 ppm/°C	3~9 ppm/°C (조절 가능)
유전율(Dk)	약 11.9	약 4.5~5.5
유전손실(Df)	약 0.02	0.002 이하
TGV 최소 피치	약 40~50 µm	10 µm 이하
표면 거칠기(Ra)	2~5 nm	0.5 nm 이하
휨(Warpage) 발생	고온에서 발생	상대적 안정
고주파 손실	높음	낮음
생태계 성숙도	매우 높음	초기 단계

결론: 유리 기판은 AI 시대의 필수 선택

실리콘 기판은 AI 칩의 성능 향상을 위해 열, 전기, 미세화 세 가지 근본적 한계에 직면했습니다.

유리 기판은 초평탄성, 열적 안정성, 우수한 전기적 특성으로 이 한계를 극복할 수 있는 유일한 대안입니다.

취성, 가공 난이도, 생태계 미성숙 등 단점은 존재하지만, 업계 전반에서 활발한 극복 노력이 진행 중입니다.

AI 칩의 I/O 밀도와 대역폭 요구가 계속 증가하는 한, 유리 기판 채택은 선택이 아닌 필수가 될 것입니다.

유리기판 시대의 주역은

왜 실리콘 기판을 대체해야 하는가? 핵심 물리적 한계

AI 칩의 성능 향상을 위해 실리콘 기판은 다음 세 가지 근본적 한계에 직면했습니다.

1. 열 관리 한계 (Thermal Limit)

- 실리콘 기판은 열팽창계수(CTE)가 약 2.6 ppm/°C로 낮아 고온에서 휘어짐(Warpage) 발생
- 칩 온도 상승 → 기판 휨 → 솔더 볼 균열 → 신호 손실 악순환
- 결과: 전력 밀도 증가 시 냉각 효율 급격히 저하

2. 전기적 한계 (Electrical Limit)

- 실리콘 기판 유전율(Dk): 약 11.9
- 유전손실(Df): 약 0.02
- 고주파(>100 GHz) 신호 시 손실 증가 → 데이터 전송 속도 제한

3. 미세화 한계 (Scaling Limit)

- 실리콘 기판 TGV 최소 피치: 약 40~50 µm
- 유리 기판 TGV 최소 피치: 약 10 µm 이하 가능
- 결과: 실리콘 기판 대비 약 4~5배 높은 I/O 밀도 구현 가능

유리 기판의 핵심 장점 3가지

1. 초평탄성 (Ultra-Flatness)

- 유리 기판 표면 거칠기(Ra): 0.5 nm 이하
- 실리콘 기판 표면 거칠기(Ra): 약 2~5 nm
- 결과: 미세 패턴 형성 정밀도 향상, 수율 개선

2. 열적 안정성 (Thermal Stability)

- 유리 기판 CTE: 3~9 ppm/°C (조성 조절 가능)
- 실리콘 칩(CTE 약 2.6 ppm/°C)과 CTE 매칭 용이
- 결과: 열 사이클 신뢰성 대폭 향상

3. 전기적 우수성 (Electrical Performance)

- 유리 기판 유전율(Dk): 약 4.5~5.5
- 유전손실(Df): 약 0.002 이하
- 결과: 고주파 신호 손실 최소화, 데이터 전송 속도 향상

유리 기판 단점 및 극복 방안

1. 취성 (Brittleness)

- 문제: 충격에 의한 균열 및 파손 위험
- 해결: 강화 유리(Tempered Glass) 적용, 엣지 보호 구조 설계

2. 가공 난이도 (Processing Difficulty)

- 문제: 유리관통 비아(TGV) 형성 공정 복잡
- 해결: 레이저 드릴링, 습식 식각 등 전용 공정 개발 진행 중

3. 생태계 미성숙 (Ecosystem Immaturity)

- 문제: 설계 툴, 검사 장비, 표준 부재
- 해결: 주요 파운드리 및 OSAT 업체 중심으로 생태계 구축 가속화

유리 기판 vs 실리콘 기판 종합 비교

항목	실리콘 기판	유리 기판
열팽창계수(CTE)	약 2.6 ppm/°C	3~9 ppm/°C (조절 가능)
유전율(Dk)	약 11.9	약 4.5~5.5
유전손실(Df)	약 0.02	0.002 이하
TGV 최소 피치	약 40~50 µm	10 µm 이하
표면 거칠기(Ra)	2~5 nm	0.5 nm 이하
휨(Warpage) 발생	고온에서 발생	상대적 안정
고주파 손실	높음	낮음
생태계 성숙도	매우 높음	초기 단계

결론: 유리 기판은 AI 시대의 필수 선택

실리콘 기판은 AI 칩의 성능 향상을 위해 열, 전기, 미세화 세 가지 근본적 한계에 직면했습니다.

유리 기판은 초평탄성, 열적 안정성, 우수한 전기적 특성으로 이 한계를 극복할 수 있는 유일한 대안입니다.

취성, 가공 난이도, 생태계 미성숙 등 단점은 존재하지만, 업계 전반에서 활발한 극복 노력이 진행 중입니다.

AI 칩의 I/O 밀도와 대역폭 요구가 계속 증가하는 한, 유리 기판 채택은 선택이 아닌 필수가 될 것입니다.

CoWoS-L 방식: "칩렛 + 칩 + CTE 칩"

CoWoS-L 핵심: "큰판 + 작은 칩 + CTE 칩 조합"

Rubin Ultra 기판에 대한 추측 중 인상적 부분 세 가지:

1. 면적 확대: 4x reticle → 12x reticle (4 → 12개의 칩렛 조합)
2. 칩렛 구조: 4개 Rubin Ultra GPU + 4개 Vera CPU 조합
3. 기판 크기: 약 55.5 x 55.5 mm 정사각형

왜 CoWoS-L 방식이 필요한가?

- 실리콘 기판 CTE: 약 2.6 ppm/°C
- 유기 기판 CTE: 약 17~20 ppm/°C

CoWoS-L 실리콘 CTE 보다 유기 기판 CTE 가 높은 이유

- 유기 기판 CTE 높음 → 칩과 기판 사이 열팽창 차이 큼
- 열팽창 차이 → 휨(Warpage) 발생
- 휨 → 솔더 볼 균열 → 신호 손실 악순환

왜 CoWoS-L 방식이 필요한가?