



راهنمای استفاده از نرم افزار Quartus

بر اساس نسخه Quartus II Web Edition 13.0.1.232 راهنمای راه اندازی اولیه



راهنمای پیشرو برای آموزش کار با نرمافزار Quartus II متعلق به شرکت Altera تهیه شده است. کلیه حقوق این اثر متعلق به گروه ICEEP دانشگاه تهران است. هر گونه تکثیر از این اثر منوط به اجازه ی کتبی پدیدآورندگان این راهنما در گروه ICEEP می باشد.

روند بازبینی

تغييرات	نسخەى Quartus	تاريخ	نسخه
_	Quartus II Web Edition 13.0.1.232	97///7	١,٠
 تقسیم بندی مطالب اصلاح متن 	Quartus II Web Edition 13.0.1.232	97/9/4.	1,1

فهرست

۸	فصل ۱: پیشگفتار
۱۰	فصل ۲: طراحی بر اساس HDL
11.	۱-۲ باز کردن Quartus
١١.	 ۲-۲ ساخت پروژه جدید
	فصل ۳: طراحی بر اساس شماتیک
۳۲	فصل ٤: شبيه سازي رفتاري
	فصل ٥: پيادەسازى
٤٠.	۱-۵ انتخاب دستگاه هدف
	٥-٢- تخصيص پين
	۵-۳- برنامه ریزی دستگاه
	واژهنامه

فهرست شكلها

17	شکل (۲-۱) مقدمهی ساخت پروژه
17"	شکل (۲-۲) انتخاب نام برای پروژه
1 &	شکل (۲–۳) افزودن فایل به پروژه
10	شکل (۲-٤) انتخاب دستگاه مقصد
	شكل (٢–٥) انتخاب EDA
1V	شکل (۲-٦) خلاصه ساخت پروژه
1V	شکل (۲-۷) توصیف سختافزاری واحد جمعکننده
١٨	شکل (۲–۸) اضافه کردن فایل جدید
ر خطا)	شکل (۲–۹) پنجره Quartus (حالت کامپایل پروژه بدون
۲۰	شكل (۲-۱۰) خلاصه اطلاعات سنتز جمعكننده
Υ1	شكل (۲-۱۱) انواع نماها
77	شکل (۲–۱۲) نمای RTL برای جمعکننده
Y£3Y	شکل (۲–۱۳) نمای تکنولوژی ترسیم برای جمعکننده
77	شکل (۲–۱۶) انواع مشخصههای اتم
	شکل (۳-۱) پنجرهی طراحی شماتیک
79	شکل (۳–۲) انتخاب گیت از کتابخانهها
٣٠	شکل (۳–۳) انتخاب اجزای جمعکننده
٣٠	

44	شکل (۱-٤) پنجره شکلموج
٣٤	شکل (۶–۲) انتخاب گرهای دلخواه
٣٥	شکل (۶–۳) انتخاب ورودی و خروجی برای لیست پینها
٣٥	
٣٦	شکل (٤–٥) مقداردهی سیگنالها
٣٧	شکل (۶–۹) اجرای عملکردی شبیه سازی
٣٧	شکل (۷–۷) نتیجه شبیهسازی
٤١	شکل (۱-۵) انتخاب دستگاه
٤٢	شكل (۵-۲) وارد نمودن فايل Excel
٤٢	شکل (۵-۳) تغییر نام پورتها با توجه به نامگذاری در فایل Excel)
٤٣	شکل (۵-۵) تغییر نام پورتها با توجه به نامگذاری در فایل Excel)
٤٤	شکل (۵-۵) پنجرهی تخصیص پین
٤٥	شکل (۵–۹) پنجرهی مدیریت کامپیوتر
٤٦	شكل (٥-٧) نصب درايور
٤٧	شکل (۵–۸) نصب دستی نرمافزار
	شكل (٩-٥) مسير پوشهى USB-Blaster
٤٨	شکل (۵-۱۰) اجازه نصب درایور
٤٩	شكل (٥-١١) انتخاب سختافزار
٥٠	شکل (۵-۱۲) انتخاب فایل برنامهریزی

شکل (۵-۱۳) برنامهریزی دستگاه هدف





در این راهنما به بررسی نحوه ی استفاده از نرمافزار Quartus II خواهیم پرداخت. برای این کار قدم به قدم به بررسی بخشهای مختلف و نحوه ی کار با آنها می پردازیم.

بدیهی است گفتار پیش رو برای آن دسته از افرادی که با این نرمافزار آشنا نبوده و یا افرادی که خواهان بازیابی اطلاعاتشان در مورد این نرمافزار هستند مفید خواهد بود.

در ادامه ٤ فصل خواهيم داشت. در فصل ٢ و ٣ با مباني ايجاد يک طراحي آشنا مي شويد، در فصل ٤ روش شبيه سازي طراحي را مي آموزيد و در نهايت با استفاده از راهنمايي فصل ٥ پياده سازي طراحي را فرا خواهيد گرفت.

فصل دوم طراحی بر اساس **HDL**

در این فصل، فرآیند طراحی یک واحد سختافزاری بر اساس HDL را طی میکنیم. برای این کار یک مثال ساده مانند جمع کننده ی کامل این انتخاب می کنیم. با این مثال به راحتی می توانید ارتباط کُد نوشته شدهی خود را با مدار تولید شده بیابید. در این مثال، ما از زبان توصیف سختافزاری Verilog برای مدار خود بهره گرفتهایم. لازم به ذکر است که مراحل لازم برای سنتز، مستقل از زبان انتخاب شده می باشند.

۱-۲ باز کردن Quartus

با تکمیل نصب نرمافزار دو آیکون بر روی Desktop شما ظاهر شده که یکی از آنها مختص ویندوز ۳۲ بیتی بوده و دیگری برای ۱۶ بیتی مناسب میباشد. بسته به نسخهی ویندوز شما یکی از این گزینه ها اجرا شده و با انتخاب دیگری خطایی مبنی بر عدم تطابق نسخهی برنامه با نسخهی ويندوز شما اعلام مي گردد.


۲-۲- ساخت يروژه جديد

File -> New Project Wizard پنجره ی مربوط به ساخت پروژه را باز می کند. ابتدا مقدمهای از پنج مرحلهی پیش رو برای تکمیل ساخت یک پروژه نمایش داده می شود که می توان با انتخاب گزینهی " عدم نشان دادن دوبارهی مقدمات "ا از نمایش مجدد این ینجره در مراجعات بعدی

Don't show me this introduction again '


Full Adder \

به این بخش، جلوگیری کرد. پس از ورود به مرحلهی بعد، اطلاعات موردنیاز برای ساخت پروژهی موردنظر از شما یر سیده می شود.




شکل (۲-۱) مقدمهی ساخت پروژه

نام پروژه، محل موردنظر برای ذخیرهی آن و همچنین نام طراحی سطح بالای موردنظر برای این پروژه، در این مرحله از شما درخواست می گردد. لازم به ذکر است که این نام می بایست به طور دقیق با نام ماژول یا موجودیت تعریف شده در طراحی شما یکسان باشد.




شکل (۲-۲) انتخاب نام برای پروژه

در این مرحله می توان فایل های موجود را که پیشتر نوشته شده اند و موردنیاز این پروژه می باشند به آن اضافه نمود. شایان ذکر است که افزودن فایل به پروژه در هر زمان دیگری نیز امکان پذیر می باشد.




شکل (۲-۳) افزودن فایل به پروژه

در این بخش دستگاه مقصدی را که برای سنتز طراحی خود در نظر گرفته اید، انتخاب نمایید. این مرحله شامل گزینه های متعددی می باشد که بسته به نیاز کاربر تنظیم می گردند. در این بخش می توان به تنظیمات پیش فرضِ نرم افزار بسنده کرد و بر این اساس باقی مراحل را ادامه داد.




شکل (۲-۴) انتخاب دستگاه مقصد

در صورت نیاز به استفاده از دیگر ابزارهای EDA در نرمافزار Quartus، در این مرحله می بایست آنها را تعیین نمایید.



شکل (۵-۲) انتخاب EDA

در نهایت تمامی تنظیمات معین شده برای پروژه، به صورت خلاصه در این مرحله به نمایش گذاشته می شوند.




شکل (۲-۶) خلاصه ساخت پروژه

همان طور که پیشتر بیان کردیم برای سنتز مدار خود می توانید از تعریف شماتیک آن استفاده کنید و یا آن که مدار خود را با زبانهای HDL توصیف نمایید. در این بخش مراحل سنتز جمع کننده ی کامل که به زبان Verilog نوشته شده است را بیان می کنیم. مدار به صورت شکل ۷-۷ توصیف شده است:

شکل (۲-۷) توصیف سختافزاری واحد جمع کننده

در گام پیشین، هنگام ساخت پروژهی my_project و از نام اضافه نمودیم و از top- نام کدوه ایم هنگام ساخت پروژه نیز نام -top- نام گذاری کرده ایم هنگام ساخت پروژه نیز نام -top- آنجا که در کُد Verilog، ماژول خود را FA نام گذاری کرده ایم هنگام ساخت پروژه نیز نام -top انجادیم.

برای توصیف یک مدار می توان از مسیر File -> New استفاده کرد و از میان فایلهای طراحیای که در اختیار گذاشته شده یکی از زبانهای Verilog یا VHDL را انتخاب نمود و یا آن که از تعریف مدار به شکل بلوک دیاگرام یا همان شماتیک بهره برد.




شکل (Y-1) اضافه کردن فایل جدید

پس از اضافه نمودن فایلهای موردنیاز به پروژه، اکنون می توانید آن را کامپایل کنید. برای Processing -> Start Complitation را اجرا کنید.

در صورتی که خطایی در کُد شما وجود نداشته باشد، این مرحله بدون مشکل پایان یافته و

در انتها نتایج حاصل از سنتز به صورت خلاصه درپنجرهای به نمایش گذاشته می شوند در حالی که در صورت وجود خطا، این مرحله به درستی پایان نمی پذیرد و در قسمت مربوط به پیغامها، تعداد خطاهای موجود در کُد شما نشان داده می شوند. با کلیک بر روی هر یک از این خطاها، به خط مربوطه در کُد ارجاع داده می شود. با برطرف نمودن تمامی خطاها دوباره مدارتان را کامپایل کنید.



شكل (۹-۲) پنجره Quartus (حالت كامپايل پروژه بدون خطا)

اطلاعات مهم سنتز به صورت خلاصه دربخشی با نام خلاصهی روند قابل مشاهده می باشد. این اطلاعات شامل وضعیت سنتز، نسخهی نرم افزار Quartus یکه برای سنتز استفاده شده، خانواده ای از بردهای FPGA که به عنوان بُرد مقصد در نظر گرفته شده، تعداد کل المانهای موردنیاز برای ساخت مدار مورد نظر بر روی بُرد انتخاب شده، تعداد ثباتها و المانهای ترکیبی مورد نیاز مدار و اطلاعاتی از این دست می باشد. خلاصه ی روند حاصل از سنتز مدار جمع کننده در شکل ۱۰-۱

Copyright © 2013 ICEEP, University of Tehran

Flow Summary

آورده شده است.

Flow Summary	
Flow Status	Successful - Wed Jul 24 12:25:52 2013
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	FA
Top-level Entity Name	FA
Family	Cyclone IV GX
Total logic elements	2 / 14,400 (< 1 %)
Total combinational functions	2 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	5/81(6%)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0/2(0%)
Total GXB Receiver Channel PMA	0/2(0%)
Total GXB Transmitter Channel PCS	0/2(0%)
Total GXB Transmitter Channel PMA	0/2(0%)
Total PLLs	0/3(0%)
Device	EP4CGX15BF14C6
Timing Models	Final

شكل (۲-۱۰) خلاصه اطلاعات سنتز جمع كننده


برای آنالیز و خطایابی مدار خود می توانید از قابلیت هایی که نمای لیست گره در اختیار شما قرار می دهد، بهره ببرید. این بخش تنها زمانی که کامپایل مدارتان با موفقیت پایان پذیرد به نمایش در آمده و فعال می گردد. چگونگی دسترسی به این بخش در شکل ۲-۱۱ نشان داده شده است. همان طور که مشاهده می شود این قسمت دارای سه زیر شاخه با نامهای نمای ۲ (RTL نمای ماشین حالت و نمای تکنولوژی ترسیم می باشد.

Netlist Viewer \

RTL Viewer '

State Machine Viewer *

Technology Map Viewer ¹




شكل (۱۱-۲) انواع نماها

۲-۲-۱ نمای RTL

این گزینه برای مشاهده ی نتایج حاصل از سنترِ مدار گزینه ی مناسبی میباشد و این امکان را برای شما فراهم می آورد تا تشخیص دهید که، به لحاظ المانهای منطقی و نحوه ی اتصال آنها با یکدیگر، آیا مدار به درستی توسط نرمافزار تفسیر شده است یا خیر، در حقیقت شماتیک مدار شما به صورت گرافیکی در این بخش قابل مشاهده است. از نمای RTL و نمای ماشین حالت می توان استفاده کرد و مدار را پیش از انجام هر پروسه ی دیگری، به صورت چشمی بررسی نمود، مشاهده مدار طراحی شده به شما کمک می کند تا مدار خود را آنالیز کرده و منشأ خطاهای طراحی را بیابید و در صورتی که نمای LTL آن درست باشد، خواهید دانست که آنالیز خود را بر روی دیگر قسمتها مانند آنالیز زمانی متمرکز نمایید. لازم به ذکر است که این شماتیک، ساختار نهایی مدار شما نبوده و بیشتر طراحی اولیه ی شما را به تصویر می کشد؛ چرا که بهینه سازی ها هنوز بر روی آن اعمال بیشتر طراحی اولیه ی شما را به تصویر می کشد؛ چرا که بهینه سازی که نرمافزار از توصیف ما به نگردیده اند. در واقع به کمک این بخش می توان به راحتی به مداری که نرمافزار از توصیف ما به

دست آورده پی برد. هر چه مدار توصیف شده پیچیده تر باشد و به جای ساختاری به صورت رفتاری توصیف گردیده باشد، نقش این بخش پر رنگ تر می گردد. چراکه با تولید RTL این گونه مدارات به سادگی می توان به چگونگی مدارِ سنتز شده پی برد و در صورت نیاز، کُد نوشته شده برای آنها را تغییر داد.

نمای RTL جمع کننده ی موردنظر به شکل ۲-۱۲ تولید گردیده است. از آنجا که جمع کننده کاملاً به صورت ساختاری توصیف شده، تناظر یک به یکی میان کُد مربوطه و مدار شکل ۲-۱۲ مشاهده می شود. سه گیت AND دو ورودی و یک گیت OR سه ورودی برای ساخت رقم نقلی خروجی و یک گیت ۱۲-۲ وجود دارند به راحتی با توصیف مدار مطابقت دارد.



شکل (۲-۱۲) نمای RTL برای جمع کننده

۲-۲-۲ نمای ماشین حالت

این قسمت دید مناسبی از ماشین حالتهای موجود در طراحی به شما میدهد. این بخش یک نمایش گرافیکی از حالتها و گذارهای ماشین حالتهای موجود در مدار ارائه میدهد.


از آنجا که مثال جمع کننده مداری ترکیبی میباشد، هیچ ماشین حالتی برای آن تولید نخواهد شد.

۲-۲-۳ نمای تکنولوژی ترسیم

این قسمت نیز یک نمایش گرافیکی و وابسته به تکنولوژی را در اختیار طراح قرار میدهد. نمای تکنولوژی ترسیم به صورت سلسله مراتبی، بخشهای پایهی طراحی شما مانند سلولهای منطقی دستگاه و همچنین پورتهای ورودی/خروجی را نمایش میدهد و برای برخی از خانوادهها امکان مشاهده ی ثباتها و TLUمای داخل این سلولها را نیز فراهم میکند؛ علاوه بر آن به شما کمک میکند تا گرهها را پس از سنتز مکانیابی کنید. به این ترتیب که میتوان از پورتهای ورودی و خروجی طراحی شروع کرده و به سمت جلو یا به عقب حرکت کنید و یا آنکه به صورت سلسله مراتبی در سطوح مختلف طراحی جستجو کرده تا به گره دلخواه خود دست یابید و یا با بررسی شماتیک طراحی، یک ثبات بخصوص را پیدا نمایید. نمای تکنولوژی ترسیم برای مدار جمع کننده به صورت شکل ۲-۱۳ میباشد. به هریک از المانهای آبی رنگ نشان داده شده در شکل، بخش پایهای گفته میشود که هر یک دارای نام اتم، نام پورتها و نوع اتم میباشند و جزیبات بیشتری را نیز شامل میشوند.


Atom Primitive \

Look Up Table '



شکل (۲–۱۳) نمای تکنولوژی ترسیم برای جمع کننده

که با کلیک بر روی هر یک از المانهای نشان داده شده می توان یک مرحله دقیق تر شد و



بدین ترتیب به جزیبات بیشتری دسترسی پیدا کرد.

با کلیک راست بر روی هر یک از بخشهای پایهای و انتخاب گزینهی ویژگیها می توان به اطلاعات جزئی تری از آن اتم دسترسی پیدا کرد. این اطلاعات بسته به ماهیت اتم انتخابی متفاوت

Properties \

خواهند بود. در مثال جمع کننده دو دسته اتم وجود دارند: یکی سلولهای منطقی و دیگری بافرهای ورودی و خروجی .

برای سلول منطقی مربوط به حاصل جمع که معادل با XOR در نظر گرفته شده، ویژگی های زیر نشان داده شده است. برای این اتم چهار مشخصه وجود دارند:

• شماتیک

پیشتر با کلیک بر روی اتم، جزیبات این قسمت را مشاهده کردیم.

• جدول درستي

این جدول در ازای مقادیر مختلف برای ورودیها، مقدار خروجی را نشان میدهد.

جدول کارنو

این جدول نمایش گرافیکی جدول درستی میباشد.

یورتها

پورتهای ورودی/خروجی اتم موردنظر را نشان داده و فعال بالا و یا فعال پایین بودن هر یک را مشخص می نماید.


این در حالی است که برای پورتهای موجود تنها دو مشخصهی شماتیک و پورت وجود دارد.

Logic Cell '

I/O Buffer [†]

Active High *

Active Low ¹




شکل (۲-۱۴) انواع مشخصههای اتم

شایان ذکر است که تمام این نماها همواره نتایج آخرین کامپایلی را که با موفقیت انجام شده است، نشان می دهد. بنابراین اگر شما طراحی خود را تغییر داده به طوری که در فاز آنالیز آن خطایی حاصل شود، نمی توانید لیست گره مربوط به این طراحی را مشاهده کنید ولی هنوز قادر خواهید بود تا نتایج حاصل از آخرین نسخه ی کامپایل شده ی طراحی خود را ببینید.

طراحی بر اساس شماتیک

در این فصل به توضیح ایجاد یک طراحی بر اساس اتصال بلوکهای کتابخانهای می پردازیم. بنابراین این بار از شماتیک مدار جمع کننده استفاده می کنیم تا با این مثال، ویژگیهای دیگر نرمافزار Quartus را نشان دهیم. درابتدا به طریقی که در فصل چهارم توضیح دادیم، یک پروژه ی جدید با نام Fa_Shematic می سازیم. به File > New رفته و این بار گزینه ی بلوک دیاگرام ار فایل شماتیک را از زیر گروه فایل های طراحی آنتخاب می کنیم.



شکل (۳–۱) پنجرهی طراحی شماتیک

حال می بایست با کنار هم قرار دادن تمامی اجزای موردنیاز، مدار موردنظر را ساخت. می دانیم که عملیات این جمع کننده با تعریف رقم نقلی خروجی و حاصل جمع همراه است. بنابراین برای چیدن گیتهای لازم، ابزار نماد "را که با نماد گیت AND مشخص شده است را از نوار ابزار


Copyright © 2013 ICEEP, University of Tehran

Block Diagram '

Design Files [†]

Symbol Tool *

انتخاب کنید. همان طور که مشاهده می شود سه دسته ی اصلی با نامهای توابع اصلی '، غیره و پایهها و چود دارند که هریک زیر گروههای دیگری را شامل می شوند. بسته به نوع المانهای مورد نظر، طراح می تواند میان هر یک از این گروهها گشته و اجزای مربوطه را انتخاب نماید.



شکل (۳-۲) انتخاب گیت از کتابخانهها


از آنجا که ما برای مدار جمعکننده ی خود به گیتهای منطقی پایه از قبیل OR، AND و کننده ی خود به گیتهای منطقی پایه از قبیل XOR نیازمندیم، به زیر گروه منطقی ٔ از بخش پایهها مراجعه کرده و آنها را انتخاب می نماییم. توجه به این نکته ضروری است که برای ورودیها و خروجیهای مدار نیز می بایست از پورتهای ورودی یا خروجی استفاده کرد. این پورتها نیز در بخش پایهها و زیر بخش پین قابل دسترس می باشند.

Megafunctions \

Others [†]


Primitives *

Logic ¹



شکل (۳-۳) انتخاب اجزای جمع کننده

پس از انتخاب تمامی اجزای موردنیاز، حال میبایست ارتباط میان آنها را به درستی برقرار کرد.



شکل (۳-۴) برقراری ارتباط بین اجزای جمع کننده

حال برای کامپایل کردن مدار ساخته شده می بایست ابتدا این فایل را وذخیره کنیم و سپس آن را به پروژه ی خود بیافزاییم. در صورتی که مشکلی در ارتباطات و یا هر بخش دیگری از مدار


وجود نداشته باشد، می توان خلاصه ی نتایج سنتز را مشابه قبل در قسمت خلاصه ی روند مشاهده کرد.



فصل چهارم بیه سازی رفتاری

Quartus II امکان شبیه سازی مدارات طراحی شده را برای شما فراهم می کند. ما نیز در این قسمت، هم به منظور توضیح این ویژگی در نرمافزار Quartus و هم به منظور اطمینان حاصل کردن از درستی عملکرد طراحی، جمع کننده ی خود را شبیه سازی کردیم.

باز هم به منوی New مراجعه کرده ولی این بار به جای فایلهای طراحی به بخش فایلهای طراحی به بخش فایلهای درستی سنجی/درستی یابی از فته و گزینه ی برنامه ریزی دانشگاهی ۷WF را انتخاب می کنیم و بدین ترتیب پنجره ی مربوط به شکل موج باز می شود.




شکل (۱-۴) پنجره شکلموج

سپس به صورت زیر عمل میکنیم. بدین ترتیب که گرههای موردنیاز در طراحی را انتخاب کرده و سیگنالها یا پورتهای ورودی/خروجی و یا هر موجودیتی را که خواستار حضور آن در شبیه سازی هستیم را به شکل موج خود می افزاییم.

Copyright © 2013 ICEEP, University of Tehran

Verification/Debugging Files


University Program VWF [†]



شکل (۲-۲) انتخاب گرهای دلخواه


از آنجا که برای بررسی عملکرد جمعکننده تنها به پورتهای ورودی و خروجی نیازمندیم، بنابراین یابنده ی گره ارا به گونهای تنظیم میکنیم که تنها لیست پینهای موجود در مدار را نمایش دهد.

Node Finder '



شکل (۴-۳) انتخاب ورودی و خروجی برای لیست پینها


با انتخاب تمامی گرههای موردنظر، همه ی آنها را به صفحه شکل موج خود اضافه می کنیم. بدین ترتیب همه چیز برای شبیه سازی آماده بوده و تنها مقدار دهی به ورودی ها و بررسی خروجی ها باقی می ماند.



شكل (۴-۴) حالت اوليه شكل موجها

حال نوبت آن است که هر یک از سیگنالهای b ،a و cin را مقداردهی نماییم. به این منظور

بخشی از سیگنال موردنظر را انتخاب کرده و با استفاده از گزینه های مختلفی که در نوار ابزار تعبیه شده، مقادیر صفر، یک، امیدانس بالاو ... را به آنها نسبت می دهیم.



شکل (۴-۵) مقداردهی سیگنالها


حال برای مشاهده ی مقادیر خروجی ها، می بایست مدار را با مقدیر داده شده راهاندازی کنید. البته پیش از آن که بتوانید مدار را شبیه سازی کنید، لازم است که آن را ذخیره نمایید.

برای شبیه سازی دو گزینه ی شبیه سازی عملکردی کی شبیه سازی زمانی پیش رو خواهید داشت که در حالت اول تنها عملکرد مدار در حالت ایده آل بودن عملکرد اجزا، مورد مطالعه قرار می گیرد، اما حالت دوم در شرایط پیاده سازی واقعی با در نظر گرفتن تاخیرهای زمانی و سایر ملاحظات انجام می گیرد.

Copyright © 2013 ICEEP, University of Tehran

Functional '


Timing '



شکل (۴-۶) اجرای عملکردی شبیهسازی

نکته: شبیه سازی تنها برای برخی از خانواده های FPGA امکان پذیر است. به عنوان مثال در صورتی که در زمان تعیین دستگاه مقصد از تنظیمات پیش فرض نرم افزار استفاده نموده اید صورتی که در زمان تعیین دستگاه مقصد از تنظیمات پیش فرض نرم افزار استفاده نموده اید که در زمان تعیین دستی انجام نخواهد پذیرفت.

در نهایت نتیجه ی شبیه سازی در قالب یک پنجره ی جدید و غیر قابل تغییر نمایش داده می شود.



شکل (۴-۷) نتیجه شبیهسازی

از آنجا که مثال در نظر گرفته شده مداری ترکیبی بوده و تنها به ورودیها وابسته میباشد، با بررسی مقادیری که در هر لحظه دو سیگنال خروجی Sum و Cout به خود میگیرند به سادگی میتوان پی به عملکرد صحیح شماتیک ساخته شده ی خود، به عنوان یک مدار جمع کننده، ببریم.



فصل پنجم **پیادهسازی**

پیاده سازی فرآیندی شامل ترجمه ۱ ترسیم ۲ جایابی و مسیر یابی است. در این راهنما پیاده سازی روی برد DE2 انجام می شود. اما روند مشابهی برای برنامه ریزی هر PGAای از شرکت پیاده سازی روی برد Quartus تعریف شده است که در این قسمت به آن می پردازیم.

۵−۱− انتخاب دستگاه هدف^۶

در ابتدای کار بایستی دستگاه مقصد را از حالت پیش فرض به دستگاه مقصد برد DE2 تغییر در ابتدای کار را در ابتدای زمان تعریف پروژه انجام دهید و یا اگر از آن مرحله عبور دهید. می توانید این کار را در ابتدای زمان تعریف پروژه انجام دهید و یا اگر از آن مرحله عبور کردهاید از طریق Assignment > Device به پنجرهای مشابه شکل $^{1-0}$ بروید. در این پنجره در قسمت خانواده Cyclone II و برای نوع دستگاه 7 دستگاه 7 در ابزنید.

Translate '

Map ^{*}


Place *

Route 1

Program °

Target Device 7

OK ^v



شکل (۵-۱) انتخاب دستگاه


۵-۲- تخصیص پین

در این قسمت فرآیند تخصیص این انجام شود. از آنجا که برد DE2 دارای تعداد پینهای بینهای بینهای است، برای انجام عمل تخصیص پین می توان از یک فایل Excel آماده که لیست تمام پینها را داراست استفاده کرد و یا اینکه به صورت دستی این عملیات را انجام داد.

Assignment \

-1-1- تخصیص پین با روش استفاده از فایل آماده

برای استفاده از فایل Excel در Quartus از طریق Excel از طریق Assignment فایل ذکر شده را وارد کنید.



شکل (۲-۵) وارد نمودن فایل Excel

تنها نکتهای که وجود دارد این است که اگر از فایل Excel استفاده می کنید نامگذاری پورتها باید بر اساس نامگذاری فایل مربوطه باشد. به عنوان مثال اگر در جمعکننده بخواهید ورودیها را توسط سویچهای برد اعمال کنید و خروجیها را توسط LED ها مشاهده کنید، باید نامگذاری پورتها را در بخش Verilog به صورت زیر تغییر دهید.

```
1  module FA (input [2:0]SW, output [1:0]LEDR);
2  assign LEDR[0]=SW[2]^SW[1]^SW[0];
3  assign LEDR[1]=(SW[2]&SW[1])|(SW[2]&SW[0])|(SW[1]&SW[0]);
4  endmodule
```

شکل (۵-۳) تغییر نام پورتها با توجه به نام گذاری در فایل Excel (۱)

در صورتی که طراحی شما دارای تعداد زیادی متغیر است که تغییر نام تمامی آنها کار زمانبری باشد می توانید ورودی ها را با اسامی فایل Excel گرفته و در داخل به

ورودی های واحد خودتان تخصیص دهید. در آخر هم ورودی های واحد را گرفته و به یورت های خروجی وصل کنید.

```
module FA (input [2:0]SW, output [1:0]LEDR);

wire a, b, cin, s, cout;

assign a=SW[2];

assign b=SW[1];

assign cin=SW[0];

assign LEDR[0]=s;


assign LEDR[1]=cout;

assign s=a^b^cin;
assign cout=(a&b)|(a&cin)|(b&cin);
endmodule
```

شکل (۴-۵) تغییر نام پورتها با توجه به نام گذاری در فایل ۲)Excel

۵-۲-۲- تخصیص پین باروش دستی

در این روش از طریق Assignments > Pin Planner صفحه مربوط به تخصیص پین را باز کنید. این صفحه مشابه شکل ۵-۵ است.



شکل (۵-۵) پنجرهی تخصیص پین


در قسمت پایین پنجره لیست پورتها وجود دارد که باید به آنها پین اختصاص دهید. در شکل ٥-٥ از آنجا که قبلا فایل Excel را وارد کردهایم در مقابل هر پین موقعیت آن هم تعریف شده است که در این قسمت می توانید آنها را تغییر دهید.

در نهایت یک بار دیگر طراحی خود را کامپایل نمایید تا از درست بودن عملیات تخصیص پین و اعمال آن به پروژهی خود مطمئن شوید.

۵-۳- برنامهریزی دستگاه

برای برنامهریزی دستگاه ابتدا سیمهای توان و اتصال به کامپیوتر برد را وصل کنید. سپس از

طریق Tools > Programmer پنجره برنامهریزی را باز کنبد. در صورتی که برای اولین بار است که برد را به کامپیوترتان وصل می کنید در قسمت تنظیمات سختافزار هیچ سختافزاری وجود ندارد در این شرایط باید درایور مربوط به سختافزار برد را نصب کنید. برای این کار ابتدا روی کامپیوتر من " راست کلیک کرده و گزینه مدیریت ٔ را انتخاب کنید. سپس در پنجره ی باز شده، روی -USB من " راست کلیک کنید.



شکل (۵–۶) پنجرهی مدیریت کامپیوتر 0

سپس در پنجرهی باز شده گزینهی به روز رسانی درایور را بزنید.


Hardware setup '

Driver '

My Computer *

Manage ¹


Computer Managment °



شکل (۵-۷) نصب درایور

در نهایت گزینهی نصب دستی درایور را انتخاب کنید.


Update '



شکل (۵–۸) نصب دستی نرمافزار

USB- و یا هر مسیری که شما را به پوشهی -9 (و یا هر مسیری که شما را به پوشهی در نهایت مسیر


Blaster می رساند. را وارد نموده و بعدی را انتخاب کنید.



شکل (۹-۵) مسیر پوشهی USB-Blaster


در نهایت اجازه ی نصب نرمافزار از شما خواسته می شود که با دادن این اجازه درایور نصب

خواهد شد.



شکل (۵-۱۰) اجازه نصب درایور

پس از انجام این مرحله دو باره صفحه برنامهریزی در Quartus را باز کنید و روی تنظیمات سخت افزار بروید و در بخش سختافزارهای موجود کزینهی USB-Blaster [USB-0] را انتخاب کنید.




شكل (۱۱-۵) انتخاب سختافزار

پس از آن باید فایل پروژه خود را به این قسمت اضافه کنید. بنابراین روی گزینه افزودن فایل می از آن باید فایل پروژه خود را به این قسمت اضافه کنید. بنابراین روی گزینه افزودن فایل کلیک کرده و در بخش فایل های خروجی دنبال فایلی با نام طراحی شما و با پسوند sof فایل بگردید و آن را باز کنید.

Available Hardwares '

Add File '


Output Files *



شکل (۵-۱۲) انتخاب فایل برنامهریزی

سپس در صفحهی اصلی آن فایل آن را انتخاب و گزینهی شروع را بزنید. اگر در روند برنامهریزی خطایی وجود نداشته باشد عملیات با موفقیت انجام خواهد شد.

Start '



شکل (۵–۱۳) برنامهریزی دستگاه هدف

در این مرحله کار به اتمام میرسد. شما تا اینجا با عملیات پایه ای در Quartus آشنا شدید و می توانید سخت افزار خود را طراحی و روی برد آن را تست کنید. برای کسب اطلاعات بیشتر می توانید به سایت <u>www.ICEEP.ir</u> مراجعه کنید.

واژەنامە

A		
Active High	فعال بالا	
Active Low	فعال پایین	
Add File	افزودن فايل	
Assignment	تخصيص	
Atom Primitive	بخشهای پایهای سخت افزارهای موجود	
Available Hardwares	سخت افزارهای موجود	
В		
Block Diagram	بلوک دیاگرام	
C		
Combined Files	فایلهای ترکیبی	
Computer Managment	مديريت كامپيوتر	
D		
Debugging	درستی یابی	
Design File	فایل طراحی	
Device	دستگاه	
Driver	درايور	
Download Selected File	دانلود فایلهای انتخابی	

E		
F		
Finish	اتمام	
Flow Summary	خلاصهی روند	
Full Adder	جمع کننده عملکر دی	
Functional	عملكردى	
G		
Н		
Hardware Setup	تنظيمات سختافزار	
I		
I/O Buffer	بافر ورودی/ خروجی	
J		
K		
L		
License	مجوز منط <i>ق</i> ی	
Logic	منطقى	

Logic Cell	سلول منطقي
M	
Manage	مديريت
Мар	ترسيم
Megafunctions	توابع اصلی کامپیوتر من
My Computer	کامپیوتر من
N	
Netlist Viewer	نمای لیست گره
Next	بعدى
Node Finder	یابندهی گره
0	
ОК	تاييد
Others	غيره
Output File	فایل خروجی
P	
Place	جايابي
Primitive	پایه
Program	برنامهريزى

Project	پروژه	
Properties	ويژگىها	
Q		
R		
Route	مسيريابى	
RTL Viewer	نمای سطح انتقال ثبات	
S		
Schematic	شماتیک شروع	
Start	شروع	
State Machine Viewer	نمای ماشین حالت	
Symbol Tool	ابزار نماد	
Т		
Target Device	دستگاه مقصد	
Technology Map Viewer	نمای تکنولوژی ترسیم	
Timing	زمانبن <i>د</i> ی	
Translate	تر جمه	
U		

Update	به روز رسانی
V	
Verification	درستىسنجى
W	
X	
Y	
Z	