

دانشكده مهندسي كامپيوتر

آزمایشگاه طراحی سیستمهای دیجیتال

## آزمایش اول - طراحی مدارهای ترکیبی

دكتر اجلالي، مهندس اثني عشري

امیرمهدی کوششی — ۹۸۱۷۱۰۵۳ ایمان محمدی — ۹۹۱۰۲۲۰۷ شایان صالحی — ۹۹۱۰۵۵۶۱

۲۵ تیر ۱۴۰۲

# فهرست مطالب

٣																			مقدمه	١
٣																			بخشپذیری بر ۳	۲
٣																		l	۱.۲ ورودیها و خروجیها	
٣																			۲.۲ حل مسئله	
۴	•	•	•		•	•	•	•	•		•	•				•	•		۳.۲ پیادهسازی مدار	
۶																			یخشپذیری بر ۱۱	٣
۶																			۱.۳ ورودی و خروجیها	
۶																			۲.۳ حل مسئله	
٧																			۳.۳ بیادهسازی مدار	

#### ۱ مقدمه

هدف از این آزمایش، طراحی دو مدار ترکیبی است که در مدار اول، یک ورودی ۱۶ بیتی که متشکل از عددی چهار رقمی در نمایش BCD است به مدار داده شده و خروجی یک بیتی آن نمایانگر آن است که آیا عدد دهدهی داده شده بر ۳ بخش پذیر است یا خیر. مدار دومی نیز مشابه اولی دارای یک دسته سیگنال ورودی ۱۶ بیتی است با این تفاوت که در تنها خروجی مدار که تک بیتی است، بخش پذیری عدد ورودی بر ۱۱ مشخص می شود.

## ۲ بخشپذیری بر ۳

#### ۱.۲ ورودیها و خروجیها

ورودی این مدار یک سیگنال ۱۶ بیتی است که در واقع نمایش BCDیک عدد دهدهی چهار رقمی بوده و هر ۴ بیتی است بیت کنار هم از راست، نشاندهنده ی یک رقم از عدد دهدهی هستند. خروجی این مدار سیگنال ۱ بیتی است که نشان میدهد ایا آن ۱۶ بیت ورودی یا به عبارتی آن عدد چهار رقمی بر عدد ۳ بخش پذیر است یا نه. در صورتی که نشان میدهد ایا آن ۱۶ میشود. البته در سایر صورتی که بخش پذیر باشد مدار خروجی ۱ شده و در صورتی که نباشد مقدار خروجی ۱ میشود. البته در سایر حالاتی که غیر قابل قبول مانند آن است که یکی از ارقام چهار رقم عددی بزرگتر از ۹ باشد. (زیرا گفتیم هر ۴ بیت نشاندهنده ی ۱ رقم دهدهی است و با ۴ بیت میتوان اعداد بزرگتر از ۹ را نیز ساخت.)

#### ۲.۲ حل مسئله

در ادامه درستی این روند را با نمایش ریاضی نشان میدهیم.

$$a_3 = 3k_3 + r_3 \qquad 0 \le r_3 \le 2$$

$$a_2 = 3k_2 + r_2 \quad 0 \le r_2 \le 2$$

$$a_1 = 3k_1 + r_1 \quad 0 < r_1 < 2$$

$$a_0 = 3k_0 + r_0$$
  $0 < r_0 < 2$ 

 $a_3a_2a_1a_0 \equiv 1000a_3 + 100a_2 + 10a_1 + a_0 \equiv 999a_3 + a_3 + 99a_2 + a_2 + 9a_1 + a_1 + a_0 \equiv a_3 + a_2 + a_1 + a_0$  $\equiv 3k_3 + r_3 + 3k_2 + r_2 + 3k_1 + r_1 + 3k_0 + r_0 \equiv r_3 + r_2 + r_1 + r_0$ 

لازم به ذکر است که تمام همنهشتیهای نوشته شده به نهشت  ${\bf m}$  هستند. حال توجه داریم که  $r_i$  ها همان باقیماندههای دو بیتی هستند که میخواهیم کنار هم قرار دهیم. در واقع عدد  $(r_ir_j)$  یک عدد بایتری  ${\bf m}$  بیتی است که دو بیت کم ارزش آن مربوط به  $r_j$  و دو بیت با ارزش آن مربوط به  $r_i$  است. بنابراین در مقداردهی ارزش  ${\bf m}$   ${\bf m}$  برابر  ${\bf m}$  است و معادل ددهی این عدد  ${\bf m}$  بیتی به صورت  ${\bf m}$  است. با توحه به این بحث ارزش  ${\bf m}$  برابر  ${\bf m}$  است و معادل ددهی این عدد  ${\bf m}$  بیتی به صورت  ${\bf m}$  باقیمانده حاصل از کناز هم گذاشتن و نحوه یک کار الگوریتم که بالاتر شرح داد شده است، باقیمانده ی حاصل از کنار هم گذاشتن رقم سوم و چهارم و باقیمانده های رقم اول و دوم،  ${\bf m}$  باقیمانده حاصل از کنار هم گذاشتن این دو عدد به دست آمده است. حال در ادامه ی هم نهشتی داریم:


$$r_3 + r_2 + r_1 + r_0 \equiv 3r_3 + r_3 + r_2 + 3r_1 + r_1 + r_0 \equiv (4r_3 + r_2) + (4r_1 + r_0) \equiv$$
  
 $r_{32} + r_{10} \equiv 3r_{32} + r_{32} + r_{10} \equiv 4r_{32} + r_{10} \equiv r_{3210}$ 

بنابراین باقیمانده ی عدد ورودی بر ۳ دقیقا برابر با باقیمانده ی دوبیتی نهایی محاسبه شده طبق الگوریتم ارائه شده است و درستی الگوریتم ثابت شد. نهایتا برای باقیمانده دوبیتی به دست آمده برای حالات ۰۱ و ۱۰ و NOR نادرست، حالت ۰۰ درست و حالت ۱۱ بی اهیمت است و میتوان آن را نادرست درنظر گرفت. پس با NOR کردن بیتهای عدد دوبیتی به دست آمده میتوان بخش پذیری بر ۳ را تشخیص داد.


#### ۳.۲ ییادهسازی مدار

ابتدا نیاز داریم یک مدار طراحی کنیم که برای یک عدد باینری ۴ بیتی که مقدار دهدهی آن بین ۰ تا ۱۰ است، مقدار باقیمانده بر ۳ را محاسبه کنیم (چون خود ارقام بین ۰ تا ۹ و اعداد حاصل از کنار هم قرار گرفتن باقیماندههای مراحل قبل بین ۰ تا ۱۰ هستند، اعداد ۴ بیتی بین ۱۱ تا ۱۵ اهمیتی در مدار ما ندارند چون حالاتی غیر ممکن هستند.)

این مدار دارای یک ورودی چهار بیتی و یک خروجی دو بیتی است که در واقع باقیمانده عدد ورودی بر ۳ است. باتوجه به توصیفات داده شده یک جدول کارنو برای هر بیت خروجی رسم و پس از ساده سازی کارنو مدار را به صورت زیر پیادهسازی میکنیم:



برای سادگی کار ، یک Symbol File از روی مدار شماتیک ظراحی شده بالا ساخته و آن را ذخیره میکنیم تا برای مدار نهایی از آن استفاده کنیم. درواقع این مداری که ما ساختیم برای ۴بیت یا ۱ رقم دهدهی است و باید حالا برای ۴ رقم یا ۱۶ بیت آن را طراحی کنیم و از آن استفاده کنیم.



در واقع برای همان ۲ رقم هم باید مانند همان ۱ رقم استفاده کنیم، باید برای تک رقم از آن ۲ رقم این پروسه را رفته و سپس خروجی دو رقم دو رقم را در کنار هم قرار داده و در نهایت باز خروجی ۲ روقم نهایی را در کنار هم قرار داده و  $R_1$  و  $R_2$  و  $R_3$  جدا حساب کرده و در نهایت بازی و بای  $r_{3210}$  در نهایت برای  $r_{3210}$  حساب کرده و در نهایت از تجمیع آنها یعنی  $r_{3210}$  حساب می کنیم. در مدار زیر این مورد مشخص است.

حال با سیگنالهای متفاوت این مدار را تست میکنیم. ارقام دهدهی در این تست ۱۲۳۴ میباشد.

<u></u> 2 2	D02	A 1	
<u>3</u>	D03	A 0	
<u></u> 4	D10	A 1	
<u></u> 5	D11	A 1	
<b>1</b> 6	D12	A 0	
<u></u> 7	D13	A 0	
<u>⊪</u> 8	D20	A 0	
<b>₽</b> 9	D21	A 1	
<u>I</u> 10	D22	A 0	
	D22 D23	A 0 A 0	
→ 11	D23	Α0	
<ul><li>11</li><li>12</li></ul>	D23 D30	A 0 A 1	
<ul><li>11</li><li>12</li><li>13</li></ul>	D23 D30 D31	A 0 A 1 A 0	
11 12 13 14	D23 D30 D31 D32	A 0 A 1 A 0 A 0	

## ارقام دهدهی در این تست ۳۳۳۳ است.

-> 2	D02	A 0	I.
<u>□</u> 2			
<b>□</b> 3	D03	A 0	
<b>□</b> 4	D10	A 1	
<b>□</b> 5	D11	A 1	
<b>Ⅲ</b> ▶6	D12	A 0	
<b>□&gt;</b> 7	D13	A 0	
<u>m</u> ≥8	D20	A 1	
<u>⊪</u> 9	D21	A 1	
10	D22	A 0	
<u>→</u> 11	D23	A 0	
12	D30	A 1	
<b>□</b> 13	D31	A 1	
<b>□</b> 14	D32	A 0	
<b>□</b> 15	D33	A 0	
<b>⊚</b> 16	R	A 1	

#### ارقام دهدهی در این تست ۹۵۶۱ است.

<u></u> 2 2	D02	A 0	
<b>□</b> ≥3	D03	A 0	
<b>□</b> 4	D10	A 0	
<u>□</u> 5	D11	A 1	
<b>□</b> 6	D12	A 1	
<b>□</b> 7	D13	A 0	
<u>□</u> 8	D20	A 1	
<ul> <li>3</li> <li>4</li> <li>5</li> <li>6</li> <li>7</li> <li>8</li> <li>9</li> </ul>	D21	A 0	
10	D22	A 1	
<ul><li>10</li><li>11</li></ul>	D23	A 0	
<b>□</b> 12	D30	A 1	
<b>□</b> 13	D31	A 0	
12 13 14	D32	A 0	
15	D33	A 1	
<b>16 16</b>	R	A 1	

## ۳ یخش پذیری بر ۱۱

#### ۱.۳ ورودی و خروجیها

مشابه مدار اول این مدار هم دارای ورودی ۱۶ بیتی است که نمایش BCD یک عدد دهدهی چهار رقمی است میباشد. خروجی این مدار هم یک سیگنال تک بیتی است که در صورتی که عدد دهدهی ورودی بر ۱۱ بخشپذیر باشد ۱ میشود و در غیر این صورت ۰ میشود.

#### ۲.۳ حل مسئله

فرض کنیم عدد ورودی دهدهی چهار رقمی ما به صورت  $(a_3a_2a_1a_0)$  در مبنای ۱۰ میباشد. طبق قاعده ی بخش پذیری بر ۱۱ ، لازم است ارقام را یکی در میان در ۱۰ ضرب کنیم و با هم جمع کنیم و سپس بررسی کنیم که حاصل مجموع بر ۱۱ بخش پذیر است یا نه. برای مثال برای یک عدد چهار رقمی، از سمت راست، مجموع رقم اول و قرینهی رقم دوم رقم سوم و قرینهی رقم چهارم را محاسبه میکنیم و سپس بررسی میکنیم که عدد به دست آمده بر ۱۱ بخش پذیر است یا نه.

درستى الگوريتم به صورت زير قابل تحقيق است:

 $a_3a_2a_1a_0 \equiv 1000a_3 + 100a_2 + 10a_1 + a_0 \equiv 1001a_3 - a_3 + 99a_2 + a_2 + 11a_1 - a_1 + a_0$ 

$$\equiv (a_2 + a_0) - (a_3 + a_1)$$


که این روابط هعم نهشتی به ۱۱ هستند.

همانطور که مشخص است کافیست مجموع ارقام در جایگاه فرد (با شروع جایگاه از صفر) را از مجموع ارقام در جایگاه زوج کم کرده و بخش پذیری حاصل را بر ۱۱ بررسی میکنیم. با توجه به اینکه مجوع دو رقم بین ۰ تا ۹ حداکثر ۱۸ و حداقل ۱۸ میباشد پس حاصل تفریق نیز حداکثر ۱۸ و حداقل برابر –۱۸ میباشد. بنابراین در شرایط مسئله ما کافیاست این حاصل یکی از ۳ عدد دهدهی ۱۱، ۰ یا –۱۱ باشد تا عدد ورودی بر ۱۸ بخش پذیر باشد و خروجی ۱ شود. در سایر حالات عدد بخش تاپذیر و خروجی ۰ است.


#### ۳.۳ پیادهسازی مدار

با توجه به الگوریتم ارائه شده، به تعدادی مدار جمع کننده نیاز داریم، به منظور استفاده مومی در تمام قسمتهایی که به جمع کننده نیاز داریم، جمع کننده را به صورت ۶ بیتی طراحی می کنیم. یک جمع کننده برای محاسبه مجموع اوقام جایگاه فرد و یک جمع کننده برای محاسبهی مجموع اعداد با جایگاه ارقام زوج و همچنین یک جمع کننده به منظور عملیات تفریق نیاز داریم. همچنین برای محاسبهی قرینه (منفی شده) مجموع ارقام جایگاه فرد نیار به یک مدار محاسبهی مکمل دو داریم. حال به طراحی مدارهای گفته شده می پردازیم. برای ساخت یک جمع کننده ی ۶ بیتی ابتدا نیاز به طراحی یک ماژول Full Adder داریم. این مدار را بدون استفاده از Half Adder طراحی می کنیم.


#### مدار نهایی به شکل زیر است:



حال مدار جمع کننده ۶ بیتی را با استفاده از ماژول Full Adder طراحی شده به صورت carry ورودی طراحی میکنیم. یعنی به ازای هر بیت یک Full Adder در نظر گرفته و مقدار ۰ را به عنوان carry ورودی جمع کننده بیت کم ارزش داده و carry خروجی هر جمع کننده را به عنوان carry ورودی جمع کننده بعدی با ارزش بالاتر می دهیم و نهایتا خروجی و carry جمع کننده آخر را به نوان carry کل مدار جمع کننده ۶ بیتی خروجی داده می شود. با توجه به این توصیف تصویر جمع کننده ۶ بیتی را در زیر مشاهده می کنید.





با توجه به اینکه مکمل ۲ عددی باینری از نقیض کرددن تکتک بیتهای آن و سپس جمع حاصل با ۱ به دست میآید، برای طراحی مکمل ۲ شش بیتی از جمعکننده ی ۶ بیتی که تا اینجا طراحی کرده ایم استفاده میکنیم و در یک ورودی آن ۶ بیتی ای با اعمال NOT روی بیتهای آنها و در ورودی دیگر اعداد ۱۰۰۰۰۱ را میدهیم. با توجه به این توضیحات، خروجی این جمعکننده در واقع مکمل دوی عدد ورودی است. مدار طراحی شده را در زیر مشاهده میکنیم.





نهایتامطابق الگوریتم، یک جمعکننده عبیتی برای رقم صفرم و دوم و ی جمعکننده ۶ بیتی برای رفم یکم و سوم در نظر میگیریم. از آنجا که ارقام اعداد باینری مثبت . چهاربیتی هستند، آنها را با استفاده از دو بیت sign extend میکنیم و به ورودی جمعکننده ها میدهیم. با توجه به اینکه جمع دو عدد ۲ بیتی حداکثر ۵ بیت است، بنابراین بیت ششم هر دو جمعکننده حتما برابر صفر است. خروجی جمعکننده دوم را مستقیما به مدار محاسبهی مکمل ۲ میفرستیم و عددی نامثبت در فالب ۶ بیت نتیجه میشود. نهایتا حاصل جمع اول و عدد مکمل شده را به عنوان ورودی به جمعکننده ۶ بیتی میدهیم.

نهایتا با برسی خروجی ۶ بیتی جمعکننده آخر، که در سیستم مکمل ۲ مقداری بین ۱۸ تا –۱۸ دارد، بخش پذیری بر ۱۱ را محاسبه میکنیم. کافیاست در جدول کارنو مینترمهای معادل ۱۱ و ۰ و –۱۱ را برابر ۱ و خانههای درون بازهی ۱۸ تا -۱۸ را ۰ و سایر خانه ها را dont care میگذاریم. مدار نهایی در شکل زیر آمده است.









## حال مدار را با یک سری سیگنال تست میکنیم: در این تست مقدار دهدهی عدد ورودی ۱۱۱۱ میباشد.

<u></u>	D02	A 0	
<u></u> 3	D02	A 0	
<u> </u>	D10	A 1	
<u>i</u> 5	D11	Α 0	
<b>i</b> 6	D12	A 0	
<u></u> 7	D13	A 0	
<b>□</b> 8	D20	A 1	
<b>□</b> 9	D21	A 0	
<b>i</b> 10	D22	A 0	
<u>i</u> 11	D23	A 0	
<u>→</u> 12	D30	A 1	
ii 13	D31	A 0	
<u>→</u> 14 <u>→</u> 15	D32	A 0	
<u>□</u> 15 □ 16	D33 R	A 0 A 1	
10	n l	AI	
			در این تست مقدار دهدهی عدد ورودی ۴۰۱۵ میباشد.
			در این نست معدار دهدهی عدد ورودی ۱۳۰۰ همی سدد.
<u>i</u> 2	D02	A 1	
<u>ı</u> 3	D03	A 0	
<u>⊪</u> 4	D10	A 1	
<u>□</u> 5 □ 6	D11	A 0	
<u>□</u> 7	D12 D13	A 0 A 0	
<u>■</u> 8	D20	A O	
<u>□</u> 9	D21	A 0	
10	D22	A 0	
<u>₪</u> 11	D23	A 0	
12	D30	A 0	
<b>□</b> 13	D31	A 0	
iii 14	D32	A 1	
15	D33 R	A 0	
10	n	A 1	I
			در این تست مقدار دهدهی عدد ورودی ۴۳۱۴ میباشد.
			در بين عست مسار دستها عدد ورودي ۱۲۲۲ مي بست
<u>i</u> 2 ≥ 2	D02	A 1	
ii▶3 ii▶4	D03 D10	A 0	
<u>□</u> 4	D10	A 1 A 0	
<u>□</u> 6	D12	A O	
<u>→</u> 7	D12	A 0	
<u></u> 8	D20	A 1	
<b>■</b> 9	D21	A 1	
<u>₪</u> 10	D22	A 0	
<u>i</u> 11	D23	A 0	
<u>→</u> 12	D30	A 0	
<b>13</b> ■ 13	D31	A 0	
<u>i</u> 14	D32	A 1	