

دانشكده مهندسي كامپيوتر

آزمایشگاه طراحی سیستمهای دیجیتال

آزمایش سوم - توصیف جریان داده

دكتر اجلالي، مهندس اثني عشري

امیرمهدی کوششی — ۹۸۱۷۱۰۵۳ ایمان محمدی — ۹۹۱۰۲۲۰۷ شایان صالحی — ۹۹۱۰۵۵۶۱

۲۳ مرداد ۱۴۰۲

٣																					مقدمه	١
٣																				اول	يارت	۲
۴																		نم .			۲.۲	
۵																		. F	PG	ŀΑ	7.7	
٨																1	FP	GA	ت ،	تس	٣.٢	
۱۲																				دو م	پارت	۲
۱۳																		. F	PG	iΑ	۱.۴	
14																1	FΡ	GA	٠.,		7 4	

۱ مقدمه

در این آزمایش که در دو پارت انجام شده است ما قصد داریم با طراحی توصیفی data flow، مقایسه کننده بسازیم. در این آزمایش با کلاک و ریست کاری نداریم و با تغییر داده خروجی ما در همان لحظه تغییر میکند.

۲ یارت اول

در قسمت اول از این آمایش، ما فصد داریم یک مقایسه کننده ی ۴ بیتی بسازیم که دو عدد را از ورودی گرفته و آنها را مقایسه کنند، برای این مقایسه کننده ما ابتدا یک مقایسه کننده ی ۱ بیتی ساخته و با استفاده از این ماژول در مقایسه کننده ی ۲ بیتی می پردازیم.

در این ماژول ما ورودیهای x و y و in_gt و in_eq و in_eq نیز خروجیهای ما o_gt و o_eq نیز خروجیهای ما هستند.

 in_eq و y همان ۱ بیتهایی هستند که قرار است با هم مقایسه کنند. ورودیهای y و y مینز ورودیهای نیز ورودیهایی هستند که به صورت آبشاری به بیتهای کم ارزش تر برای تشخیص بزرگی یا کوچی عدد نهایی پاس داده می شود.

۱.۲ الگوريتم

الگوریتم کلی این مقایسه کننده به این شکل است که در ابندای کار ورودی in_eq را برابر ۱ داده و in_eq را برابر ۰ میدهیم. زیرا ابتدا که بیتهای پر ارزش قرار است مقایسه شوند، مطابق کدی که ما زدیم نیاز است تا ورودی ها به این شکل باشند. زیرا در کد همانطور که در بالا مشخص است،در صورتی که دو بیت ورودی به ماژول $in_eqone_bit_comparator$ که به معنی برابر بودن دو بیت قبلی بوده است نیز ۱ باشد، پس میتوانیم مگوییم که تا اینجا اعداد ما نیز برابر هستند. به عبارتی خط زیر همین قسمت را مشخص میکند.

assign o_eq = (x==y) & in_eq

همانطور که مشاهده میکنید ابتدا ۲ بیت ورودی چک میشوند و در صورتی که برابر بودند و همچنین in_eq که به معنی برابر بودن دو بیت قبلی آن است نیز ۱ بود پس میتوان گفت که تا اینجا اعداد برابر هستند. حال به خط زیر توجه کنید.

assign o_gt = in gt | $(in_eq & (x > y))$

مطابق این خط از کد میگوییم که اگر ورودی in_gt که نتییجه ی مقایسه ی ۲ بیت قبلی آن است، ۱ بود، پس یعنی عدد بزرگ تر بوده پس بدون توجه به مقایسه دو بیت فعلی میگویم که عدد بزرگ تر است. (همانطور که در کد نیز مشخص است in_gt با قسمت مقایسه کننده in_gt شده است پس اگر ۱ باشد نتیجه in_gt نیز ۱ خواهد بود.) اما اگر در صورتی که in_gt نباشد، بررسی میکنیم که آیا دو بیت قبلی برابر بوده اند یا نه. در صورتی که دو بیت قبلی برابر بوده اند و در دوبیت فعلی in_gt بزرگ تر از in_gt باشد پس میتوان گفت که عدد بزرگ تر است پس خروجی in_gt میکنیم.

به عنوان مثال اعداد زیر را مشاهده کنید:

$$\begin{split} step0 &\longrightarrow A: 1101, B=1100, in_eq=1, in_gt=0 \\ step1 &\longrightarrow A_3: 1, B_3=1, in_eq=1, in_gt=0 \longrightarrow o_eq=1, o_gt=0 \\ step2 &\longrightarrow A_2: 1, B_2=1, in_eq=1, in_gt=0 \longrightarrow o_eq=1, o_gt=0 \\ step3 &\longrightarrow A_1: 0, B_1=0, in_eq=1, in_gt=0 \longrightarrow o_eq=1, o_gt=0 \\ step4 &\longrightarrow A_0: 1, B_0=0, in_eq=1, in_gt=0 \longrightarrow o_eq=0, o_gt=1 \end{split}$$


حال در عکس زیر ماژول مقایسه کننده ی ۲ بیتی را مشاهده میکنید که با توجه به الگوریتم بالاکار خواهد کرد:

```
• • •
 1 module four bit comparator(
       input wire [3:0] x,
       input wire [3:0] y,
      input wire in_gt,
       input wire in eq,
       output wire o_gt,
       output wire o_eq
10 wire [2:0] o_eq_comps;
11 wire [2:0] o_gt_comps;
13 one_bit_comparator comp0(x[3], y[3], in_gt, in_eq, o_gt_comps[0
   ], o_eq_comps[0]);
14 one_bit_comparator comp1(x[2], y[2], o_gt_comps[0], o_eq_comps[0
    ], o_gt_comps[1], o_eq_comps[1]);
15 one_bit_comparator comp2(x[1], y[1], o_gt_comps[1], o_eq_comps[1
   ], o gt comps[2], o eq comps[2]);
16 one_bit_comparator comp3(x[0], y[0], o_gt_comps[2], o_eq_comps[2
   ], o_gt, o_eq);
```


همانطور که در عکس بالا مشخص است، به ترتیب از بیت پر ارزش تا کم ارزش هر دو عدد را دو به دو با هم مقایسه میکنیم و خروجی تک بیتیهای آن را که برابر یا بزرگتر است را به بیتهای بعدی به صورت آبشاری میدهیم.


FPGA 7.7

در نهایت بعد از زدن کد، باید آن را روی FPGA پیاده کرده و تست کنیم. در ابتدا نیاز است پینهای ورودی را مشخص کنیم و همچنین خروجی را نیز مشخص کنیم. ما برای خروجیها در این آزمایش از LED ها استفاده کرده ایم. برای پینهای ورودی نیز از سوییچهای SW استفاده کرده ایم. در عکس زیر FPGA را مشاهده میکنید.



ما تنظیمات کوارتوسمان را روی cyclone II تنظیم کردهایم. حال از قسمت pin planner ورودیها و خروجیهای کدمان را مطابق پینها و LED های FPGA ست میکنیم.






 SW^3 و SW^3 میپردازیم. مطابق پینهای بالا، مطابق SW^3 ، سوییچهای SW^3 و SW^3 به ترتیب SW^3 بین SW^3 و ارزش تا کم ارزش هستند.


همچنین ۱۷ LED نشان گر بزرگ بودن عدد x و ED نشاندهنده ی برابری دوعدد است و همچنین اگر هر Y چراغ خاموش باشند نشانگر آن است که Y بزرگتر از X است.

۳.۲ تست ۳.۲


در عکس زیر تست FPGA است که x=1111 و y=1111 است و $ED \setminus y$ نیز روشن است که به معنی برابر بودن دو عدد میباشد.




در عکس زیر تست FPGA است که x=1000 و x=1000 است که جنموش است که به معنی بزرگتر بودن عدد y است.



در عکس زیر تست FPGA است که x=0000 و y=0000 است و چراغ LED 16 نیز روشن است که به معنی برابر بودن دو عدد است.



در عکس زیر تست FPGA است که x=000 و y=0000 است و چراغ 17 LED نیز روشن است که به معنی بزرگتر بودن عدد x است.



۳ پارت دوم

در این قسمت از مدار میخواهیم کد وریلاگ یک مدار ترتیبی را بزنیم به طوری که به صورت سریالی به آن ورودی دهیم و با هر دو بیت ورودی که میدهیم یک کلاک میزنیم. در این مدار ریست هم نیز داریم. برای اینکار ما نیاز داریم تا بدانیم نتیجهی مقایسهی دو بیت قبلی داده شده به ماژولمان چی بوده است. آیا بررگتر بوده یا y بزرگتر بودهاست.

به همین دلیل ما نیاز داریم که رجیستر یا به عبارتی flip flop داشته باشیم تا با توجه به ترتیبی بودن مدارمان بتوانیم تشخیص دهیم که عددمان بزرگتر است یا کوچکتر.

در عکس زیر کد این ماژول را مشاهده میکنید.


```
module sequential_comparator (
input x,
input y,
input reset,
input clk,
output o_gt,
output o_lt

);
wire o_gt_not, o_lt_not, i_gt, i_lt;
// Create the flip flops
assign o_gt = ~(o_gt_not & ~(i_gt & clk));
assign o_gt_not = ~(o_gt & ~(~i_gt & clk));
assign o_lt_not = ~(o_lt & ~(i_lt & clk));
assign o_lt_not = ~(o_lt & ~(i_lt & clk));
// Assign the inputs of flop flops
assign i_gt = (~reset) & (o_gt | ((~i_lt) & (x > y)));
assign i_lt = (~reset) & (o_lt | ((~i_gt) & (x < y)));
endmodule</pre>
```

مطابق کد، زمانی که میخواهیم فلیپفلاپها را مقداردهی کنیم مانند همان قسمت پارت اول است، با این تفاوت که در این جا چک میکنیم که ریست ما فعال نشده باشد و اگر فعال شده باشد فلیپفلاپها را نیز ریست میکنیم. این کد نیز به صورت dataflow زده شده است.

در نهایت با توجه به مقدار فلیپفلاپها خروجی نهایی یا همان o_gt و o_gt را مقداردهی میکنیم. همچنین مقدار کلاک را نیز در مقداردهی خروجی در نظر میگیریم.

FPGA ۱.۳ حال به ست کردن FPGA و ست کردن پینهای ورودی و خروجیها میپردازیم.




Edit: X										
	Node Name	Direction	Reserved	Location						
■	dk	Input		PIN_P25						
•	o_gt	Output		PIN_AD12						
•	o_lt	Output		PIN_AE12						
₽-	reset	Input		PIN_V1						
III	x	Input		PIN_N1						
₽	у	Input		PIN_A13						
	< <new node="">></new>									

		Node Name	Direction	Reserved	Location	
1	■	dk	Input		PIN_P25	
2	•	o_gt	Output		PIN_AD12	
3	•	o_lt	Output		PIN_AE12	
4	■	reset	Input		PIN_V1	
5	₽	x	Input		PIN_N1	
6	<u></u>	у	Input		PIN_A13	
7		< <new node="">></new>				


در این مدار، SW۲ پین کلاک ما است و سوییچهای SW۱۰ و SW۹ به ترتیب بیتهای x و y میباشند. SW۱۶ نیز سوییچ ریست ما است. چراغ LED 17 به معنی بزرگ تر بودن و چراغ LED 16 به معنی کوچک بودن است.

۲.۳ تست ۲.۳


در عکس زیر لحظهی ابتدایی FPGA را مشاهده میکنید که هر دو چراغ روشن است.




در عکس زیر زمانی که ریست را میزنیم و چراغها خاموش میشوند و یا به عبارتی خروجیها ریست میشوند و صفر میشوند را مشاهده میکنید.



در عکس زیر تست FPGA زمانی که x=1 و y=0 است را مشاهده میکنید. همانطور که مشاهده میکنید چراغ LED 17 روشن است که به این معنی است که x بزرگتر از y است.



در عکس زیر تست FPGA زمانی که x=1 و y=1 است را مشاهده میکنید. همانطور که مشاهده میکنید هر دو چراغ خاموش هستند که به این معنی است که دو عدد برابر هستند. (این تست مدار با بالایی متفاوت است و ما بعد از تست بالایی مدار را ریست کردیم.)



در عکس زیر تست FPGA زمانی که x=0 و x=0 است را مشاهده میکنید. همانطور که مشاهده میکنید هر چراغ LED 16 روشن است که به این معنی است که y از x بزرگتر است. (این تست در ادامه تست بالا است و چون در قسمت بالا دو عدد برابر بودند و در اینجا y بزرگتر است پس چراغ x که یعنی x کوچک تر است روشن می شود.)

