



دانشکده مهندسی کامپیوتر

آزمایشگاه طراحی سیستم‌های دیجیتال

آزمایش هفتم - طراحی UART

دکتر اجلالی، مهندس اثنی عشری

امیرمهدی کوششی — ۹۸۱۷۱۰۵۳

ایمان محمدی — ۹۹۱۰۲۲۰۷

شایان صالحی — ۹۹۱۰۵۵۶۱

۶ شهریور ۱۴۰۲

فهرست مطالب

۱	مقدمه	۳
۲	شرح آزمایش	۳
۳	ساختار مدار	۳
۱.۳	منطق فرستنده	۳
۲.۳	منطق گیرنده	۴
۳.۳	منطق مدل اصلی	۵
۴	شبیه‌سازی عملکرد مدل	۶
۱.۴	مدل تست	۶
۲.۴	نتایج تست	۷

۱ مقدمه

هدف از انجام این آزمایش این است که یک قسمت ارسال کننده و یک قسمت دریافت کننده داشته باشیم و ۷ بیت داده بین آنها انتقال دهیم.

۲ شرح آزمایش

در اینجا برای انتقال ۷ بیت، یک بیت را برای شروع رشته و یک بیت را برای خاتمه رشته در نظر می‌گیریم. همچنین یک بیت Parity در کنار داده‌ها می‌فرستیم که از XOR تمامی بیت‌ها به دست می‌آید تا صحت داده دریافت شده را ارزیابی کنیم. در صورتی که بیت Parity با آنچه که می‌بایست باشد تطابق نداشت سیگنال error را فعال خواهیم کرد.

۳ ساختار مدار

در اینجا به ساختار مدار این قسمت می‌پردازیم.

۱.۳ منطق فرستنده

در اینجا برای فرستنده پنج‌استیت خواهیم داشت. استیت اول idle خواهد بود که در اینجا هیچ اتفاقی صورت نمی‌گیرد و با فرستادن بیت ۱ در انتظار شروع هستیم. استیت دوم start بوده که بیت صفر را ارسال می‌کند. استیت سوم parity بوده که XOR تمامی بیت‌ها را محاسبه کرده و می‌فرستد. استیت چهارم data و استیت پنجم end بوده که بیت ۱ را به عنوان خاتمه رشته ارسال کرده و دوباره وارد استیت idle می‌شود. در اینجا نیز کد قسمت فرستنده را مشاهده می‌کنید. در اینجا دو خروجی داریم که یکی نشان دهنده مشغول بودن فرستنده (busy) و دیگری خروجی خود بیت‌های فرستنده به صورت سریال است. چهار ورودی کلاک، ریست، داده و داده جدید هم داریم که ۷ بیت از این طریق به فرستنده وارد می‌شود و سیگنال ریست استیت فرستنده را در هر حالتی باشد به حالت idle بازمی‌گرداند.

```

1 module UARTSender (tx, busy, data, new_data, rstn, clk);
2
3     output reg tx, busy;
4     input [8:0] data;
5     input new_data, rstn, clk;
6
7     reg [2:0] state;
8     reg [2:0] index_pointer;
9
10    always @(posedge clk or negedge rstn) begin
11        if (~rstn) begin
12            state <= 0;
13            index_pointer <= 0;
14            tx <= 1;
15            busy <= 0;
16        end
17        else begin
18            if (state == 0 && new_data) begin
19                state <= 1;
20                index_pointer <= 0;
21                busy <= 1;
22            end
23            else if (state == 1) begin
24                state <= 2;
25                tx <= 0;
26            end
27            else if (state == 2) begin
28                state <= 3;
29                tx <= 'data;
30            end
31            else if (state == 3) begin
32                tx <= data[index_pointer];
33                index_pointer <= index_pointer + 1;
34                if (index_pointer == 8) begin
35                    state <= 4;
36                end
37            end
38            else if (state == 4) begin
39                state <= 0;
40                tx <= 1;
41                busy <= 0;
42            end
43        end
44    end
45 end

```

شکل ۱: مدل فرستنده

۲.۳ منطق گیرنده

همانند فرستنده برای گیرنده نیز ۵ استیت خواهیم داشت. این استیت‌ها همان idle ، parity ، start ، data و end خواهند بود. یک تفاوت در این است که درگیرنده نیز بیت parity را مجدد محاسبه می‌کنیم و اگر با بیت‌های دریافت شده مطابقت نداشت سیگنال خطا را فعال می‌کنیم. در اینجا نیز سه خروجی داریم، خروجی اول data بوده که داده‌های دریافتی از فرستنده هستند. خروجی دوم correct-data بوده که نشان دهنده صحت داده‌های دریافتی از طریق بیت parity هستند و خروجی سوم نیز new-data بوده که نشان دهنده ارتباط بین فرستنده و گیرنده است. ورودی‌های هم به صورت کلاک، ریست و سریال دریافتی از فرستنده خواهند بود.

```

1  module UARTReceiver (data, new_data, correct_data, rx, rstN, clk);
2      input rx, rstN, clk;
3      output reg new_data, correct_data;
4      output reg [6:0] data;
5
6      reg [1:0] state;
7      reg [2:0] index_pointer;
8      reg parity;
9
10     always @(posedge clk or negedge rstN) begin
11         if (~rstN) begin
12             state <= 0;
13             index_pointer <= 0;
14             data <= 0;
15             new_data <= 1;
16         end
17         else begin
18             if (state == 0 && rx == 0) begin
19                 state <= 1;
20                 index_pointer <= 0;
21                 data <= 0;
22                 new_data <= 1;
23             end
24             else if (state == 1) begin
25                 state <= 2;
26                 parity <= rx;
27             end
28             else if (state == 2) begin
29                 data[index_pointer] <= rx;
30                 index_pointer <= index_pointer + 1;
31                 if (index_pointer == 6) begin
32                     state <= 3;
33                 end
34             end
35             else if (state == 3) begin
36                 correct_data <= (~data == parity);
37                 state <= 0;
38                 new_data <= 0;
39             end
40         end
41     end

```

شکل ۲: مدل گیرنده

۳.۳ منطق مدل اصلی

در مدل baud دو مدل فرستنده و گیرنده به هم متصل شده و براساس پارامتر baud rate کلاک فرستنده را تعیین می‌کنیم. درواقع کلاک اصلی فقط برای مدل اصلی بوده و کلاک فرستنده از تقسیم نرخ کلاک بر baud به دست می‌آید. همین کار برای مدل گیرنده صورت می‌گیرد با این تفاوت که بررسی می‌کنیم که داده‌ها دریافت شده باشند. پیاده‌سازی این قسمت به این شکل خواهد بود:

```

1  include "sender.v"
2  include "receiver.v"
3
4  module UARTsender (tx, busy, data, new_data, rstH, clk);
5      parameter CLOCK_RATE = 5000000;
6      parameter BAUD_RATE = 115200;
7
8      output tx, busy;
9      input [6:0] data;
10     input new_data, rstH, clk;
11
12     reg tick;
13     reg [31:0] counter;
14
15     UARTsender sender(tx, busy, data, new_data, rstH, tick);
16
17     always @(posedge clk) begin
18         if (~rstH) begin
19             tick <= 0;
20             counter <= 0;
21         end
22         else begin
23             if (counter < CLOCK_RATE / BAUD_RATE) begin
24                 counter <= counter + 1;
25             end
26             else begin
27                 tick <= ~tick;
28                 counter <= 0;
29             end
30         end
31     end
32 endmodule

```

شکل ۳: قسمت اول مدل اصلی

```

33 module UARTreceiver (data, new_data, correct_data, rx, rstH, clk);
34     parameter CLOCK_RATE = 5000000;
35     parameter BAUD_RATE = 115200;
36
37     input rx, rstH, clk;
38     output new_data, correct_data;
39     output [6:0] data;
40
41     reg tick;
42     reg [31:0] counter;
43
44     UARTreceiver receiver(data, new_data, correct_data, rx, rstH, tick);
45
46     always @(posedge clk) begin
47         if (~rstH) begin
48             tick <= 0;
49             counter <= 0;
50         end
51         else if (new_data) begin
52             if (counter < CLOCK_RATE / BAUD_RATE) begin
53                 counter <= counter + 1;
54             end
55             else begin
56                 tick <= ~tick;
57                 counter <= 0;
58             end
59         end
60     end
61 endmodule

```

شکل ۴: قسمت دوم مدل اصلی

۴ شبیه‌سازی عملکرد مدل

در این قسمت به بررسی و توضیح مدل تست و نتایج آن می‌پردازیم.

۱.۴ مدل تست

در مدل تست پنج یک گیرنده و فرستنده تعریف می‌کنیم و این دو مدل کلاک‌های مختلفی دارند. سپس خروجی فرستنده را به ورودی گیرنده متصل کرده و پس از ریست کردن هر دو یک داده فرضی به آنها می‌دهیم. در آخر زمانی که از صحت داده‌های دریافتی مطمئن شدیم داده‌ها را در خروجی بررسی می‌کنیم.

```


1  `include "baud.v"
2
3  `timescale 1ps/1ps
4  module Tester();
5
6      reg send_clk, rec_clk, rstN, send_new_data;
7      reg [6:0] send_data;
8
9      wire tx, busy, rec_new_data, correct_data;
10     wire [6:0] rec_data;
11
12     BaudReceiver reciever (rec_data, rec_new_data, correct_data, tx, rstN, rec_clk);
13
14     BaudSender sender (tx, busy, send_data, send_new_data, rstN, send_clk);
15
16     always begin
17         #1
18         send_clk = ~send_clk;
19         #1
20         rec_clk = ~rec_clk;
21         if (correct_data == 1) begin
22             send_new_data = 0;
23         end
24     end
25
26     initial begin
27         send_clk = 0;
28         rec_clk = 0;
29         send_data = 7'b1011001;
30         rstN = 0;
31         send_new_data = 1;
32         #1000
33         rstN = 1;
34         $monitor("%d %d", tx, busy);
35     end
36 endmodule

```


شکل ۵: تست بنچ برای گیرنده و فرستنده

۲.۴ نتایج تست

نتایج تست طراحی شده را به این صورت می‌توانید مشاهده کنید



شکل ۶: قسمت اول نتایج تست



شکل ۷: قسمت دوم نتایج تست