

دانشكده مهندسي كامپيوتر

آزمایشگاه طراحی سیستمهای دیجیتال

## آزمایش هفتم - طراحی UART

دكتر اجلالي، مهندس اثني عشري

امیرمهدی کوششی — ۹۸۱۷۱۰۵۳ ایمان محمدی — ۹۹۱۰۲۲۰۷ شایان صالحی — ۹۹۱۰۵۵۶۱

۶ شهریور ۱۴۰۲

## فهرست مطالب

١	مقدمه																	٣
۲	شرح آ	آزمایش																٣
٣	۲.۳	ر مدار منطق فرستنده . منطق گیرنده منطق مدل اصلی							 •	•								۳ ۳ ۴
۴	1.4	مازی عملکرد مدل مدل تست					•					•		•	•	•	•	۶ ۶ ۷

#### ۱ مقدمه

هدف از انجام این آزمایش این است که یک قسمت ارسال کننده و یک قسمت دریافت کننده داشته باشیم و ۷ بیت داده بین آنها انتقال دهیم.

### ۲ شرح آزمایش

در اینجا برای انتقال ۷ بیت، یک بیت را برای شروع رشته و یک بیت را برای خاتمه رشته درنظر میگیریم. همچنین یک بیت Parity درکنار دادهها می فرستیم که از XOR تمامی بیتها به دست می اید تا صحت داده دریافت شده را ارزیابی کنیم. در صورتی که بیت Parity با آنچه که می بایست باشد تطابق نداشت سینگال error را فعال خواهیم کرد.

#### ۳ ساختار مدار

در اینجا به ساختار مدار این قسمت میپردازیم.

#### ۱.۳ منطق فرستنده

در اینچا برای فرستنده پنج استیت خواهیم داشت. استیت اول idle خواهد بود که در اینجا هیچ اتفاقی صورت نمی گیرد و با فرستادن بیت ۱ در انتظار شروع هستیم. استیت دوم start بوده که بیت صفر را ارسال می کند. استیت سوم parity بوده که XOR تمامی بیتها را محاسبه کرده و می فرستد. استیت چهارم data و استیت پنجم end بینجم end بینجم idle می شود.

در اینجا نیز کد قسمت فرستنده را مشاهده میکنید. در اینجا دو خروجی داریم که یکی نشان دهنده مشغول بودن فرستنده (busy) و دیگری خروجی خود بیتهای فرستنده به صورت سریال است. چهار ورودی کلاک، ریست، داده و داده جدید هم داریم که ۷ بیت از این طریق به فرستنده وارد می شود و سیگنال ریست استیت فرستنده را در هر حالتی باشد به حالت idle بازمی گرداند.

```
| module UNITS order (tx, bosy, data, new_data, rSUM, clk);
| cortext reg tx, busy; |
| layout (see) data; rSUM, clk; |
| reg [2:0] state; |
| reg [2:0] sta
```

شكل ١: مدل فرستنده

#### ۲.۳ منطق گیرنده

همانند فرستنده برای گیرنده نیز ۵ استیت خواهیم داشت. این استیتها همان parity را مجدد محاسبه می کنیم و اگر با و اگر با بیتهای دریافت شده مطابقت در این است که در گیرنده نیز بیت parity را مجدد محاسبه می کنیم و اگر با بیتهای دریافت شده مطابقت نداشت سیگنال خطا را فعال می کنیم. در اینجا نیز سه خروجی داریم، خروجی اول data بوده که دادههای دریافتی از فرستنده هستند. خروجی دوم correct-data بوده که نشان دهنده صحت دادههای دریافتی از طریق بیت parity هستند و خروجی سوم نیز new-data بوده که نشان دهنده ارتباط بین فرستنده و گیرنده است.

ورودیهای هم به صورت کلاک، ریست و سریال دریافتی از فرستنده خواهند بود.

شكل ٢: مدل گيرنده

#### ٣.٣ منطق مدل اصلی

در مدل baud دو مدل فرستنده و گیرنده به هم متصل شده و براساس پارامتر baud rate کلاک فرستنده را تعین میکنیم. درواقع کلاک اصلی فقط برای مدل اصلی بوده و کلاک فرستنده از تقسیم نرخ کلاک بر ate بعین میکنیم. درواقع کلاک اصلی مدل گیرنده صورت میگیرد با این تفاوت که بررسی میکنیم که دادهها دریافت شده باشند. پیادهسازی این قسمت به این شکل خواهد بود:

شكل ٣: قسمت اول مدل اصلى

شكل ٤: قسمت دوم مدل اصلى

#### ۴ شبیهسازی عملکرد مدل

در این قسمت به بررسی و توضیح مدل تست و نتایج آن میپردازیم.

#### ۱.۴ مدل تست

در مدل تست بنچ یک گیرنده و فرستنده تعریف میکنیم و این دو مدل کلاکهای مختلفی دارند. سپس خروجی فرستنده را به ورودی گیرنده متصل کرده و پس از ریست کردن هر دو یک داده فرضی به آنها میدهیم. در آخر زمانی که از صحت دادههای دریافتی مطمئن شدیم دادهها را در خروجی بررسی میکنیم.

```
'include 'baud.v'

'timescale lps/lps

aboute fester();

reg send_clk, rec_clk, rstN, send_new_data;

reg [5:0] send_data;

wire tx, busy, rec_new_data, correct_data;

wire [6:0] rec_data;

BaudReciever reciever (rec_data, rec_new_data, correct_data, tx, rstN, rec_clk);

BaudSender sender (tx, busy, send_data, send_new_data, rstN, send_clk);

always begin

sil

send_clk - --send_clk;

rec_clk - --rec_clk;

rec_clk - --rec_clk;

if (correct_data = 1) begin

send_new_data = 0;

end

end

end

initial begin


send_clk = 0;

rec_clk - 0;


rec_clk
```

شکل ۵: تست بنچ برای گیرنده و فرستنده

# ۲.۴ نتایج تست نتایج تست نتایج تست طراحی شده را به این صورت می توانید مشاهده کنید



شكل ۶: قسمت اول نتايج تست



شكل ٧: قسمت دوم نتايج تست