

Routed FPGA tile placement map

Vivado routed checkpoint의 GRID_POINT_X/Y 기반 벡터 표시 - GUI screenshot 아님

(a) 전체 MicroBlaze 통합 system



(b) accelerator core 확대



Pure RTL: 9,719 LUT / 5,038 FF / 0 BRAM / 0 DSP / WNS 8.184 ns

MicroBlaze system: 12,494 LUT / 8,494 FF / 16 BRAM / 3 DSP / WNS 0.097 ns

Device View는 native PDF/SVG export를 지원하지 않아, 화면 캡처 없이 실제 routed tile 좌표만 사용했다.



