

دانشگاه اصفهان – دانشکده مهندسی کامپیوتر آزمایشگاه معماری کامپیوتر – شعبه ۰۸ استاد درس: دکتر مهران رضایی

کنترل کننده چراغ راهنمایی و رانندگی

اعضای گروه:

متین اعظمی ۴۰۰۳۶۲۳۰۰۳

شیدا عابدپور ۴۰۰۳۶۲۳۰۲۵

هدف: طراحی یک کنترل کننده چراغ راهنمایی و رانندگی برای چهارراهی با یک خیابان اصلی، یک خیابان فرعی و محل عبور پیاده.


دياگرام حالت:

ترکیب عملیاتی این چراغها به صورت زیر است: (به ترتیب خیابان اصلی، خیابان فرعی، محل عبور پیاده)

سبز		زرد	قرمز			
قرمز			سبز	زرد	قرمز	
قرمز					سبز	قرمز چشمکزن

با توجه به ترتیب تغییرات چراغها، دیاگرام حالت این طراحی به این صورت است:

در صورتی که rst برابر با ۱ باشد:



در صورتی که rst برابر صفر باشد:

تمامی چراغهای قرمز به صورت چشمکزن با فرکانس ۱ هرتز روشن و خاموش میشوند.

پیادهسازی به صورت کد VHDL:

با توجه به دیاگرام حالت، در صورتی که rst برابر صفر باشد:

با هربار کلاک خوردن(هر کلاک ۱ ثانیه طول می کشد.) تعداد ثانیههای طی شده را با استفاده از timer ذخیره می کنیم و زمانی که زمان تغییر یک state فرا رسد، به state بعدی می ود. if(rst = '0') thencur state <= BLINK; timer <= "0000"; elsif(rst = '1') then case cur_state is when GaRbRw => if(timer = "0100") then cur_state <= YaRbRw; timer <= std_logic_vector(unsigned(timer) + 1);</pre> when YaRbRw => if(timer = "0110") then cur state <= RaGbRw; timer <= std_logic_vector(unsigned(timer) + 1);</pre> when RaGbRw => if(timer = "1001") then cur_state <= RaYbRw; timer <= std_logic_vector(unsigned(timer) + 1);</pre> when RaYbRw => if(timer = "1010") then cur_state <= RaRbGw; timer <= std_logic_vector(unsigned(timer) + 1);</pre> when RaRbGw => if(timer = "1100") then cur_state <= RaRbRBw; timer <= std_logic_vector(unsigned(timer) + 1);</pre> when RaRbRBw => if(timer = "1110") then timer <= "0000"; cur_state <= GaRbRw; else cur state <= RaRbRBw; timer <= std_logic_vector(unsigned(timer) + 1);</pre> end if; when BLINK => cur_state <= GaRbRw;</pre> end case;

end if;

حال زمانی که حالت ماشین مشخص شود با توجه به آن خروجی را تعیین میکنیم: خیابان اصلی با sub_street، خیابان فرعی با sub_street و محل عبور پیاده به صورت در crosswalk بیت صفر نشان sub_street بیت صفر نشان در sub_street بیت صفر چراغ در و بیت ۲ چراغ قرمز است. در crosswalk بیت صفر چراغ سبز و بیت ۱ چراغ قرمز را نشان می دهد.


```
process(cur_state, clk_100Mhz) begin
                case cur_state is
        when GaRbRw =>
                main_street <= "100";
                sub_street <= "001";
                crosswalk <= "01";
        when YaRbRw =>
                main_street <= "010";
                sub_street <= "001";
                crosswalk <= "01";
        when RaGbRw =>
                main street <= "001";
                sub_street <= "100";
                crosswalk <= "01";
        when RaYbRw =>
                main street <= "001";
                sub street <= "010";
                crosswalk <= "01";
        when RaRbGw =>
                main street <= "001";
                sub_street <= "001";
                crosswalk <= "10";
        when RaRbRBw =>
                main_street <= "001";
                sub_street <= "001";
                if(clk_100MHz = '1') then
                        crosswalk <= "01";
                        crosswalk <= "00";
                end if;
        when BLINK =>
                if(clk_100MHz = '0') then
                        main street <= "001";
                        sub_street <= "001";
                        crosswalk <= "01";
                else
                        main_street <= "000";
                        sub_street <= "000";
                        crosswalk <= "00";
                end if;
        end case;
end process;
```

در حالت چشمکزن برای اینکه با فرکانس یک هرتز چشمک بزند، باید در هر پالس یک بار روشن و یک بار خاموش شود. به این منظور در هر کلاک در لبه بالارونده همه چراغهای قرمز روشن میشوند و در لبه پایین رونده همگی خاموش.

تست بنچ:

به منظور بررسی صحت عمکرد کد، تست بنچ به صورت زیر پیاده سازی شد.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.NUMERIC_STD.ALL;
entity traffic signal light tb is
end traffic_signal_light_tb;
architecture behavioral of traffic_signal_light_tb is
    signal clk_100MHz: std_logic := '0';
    signal rst: std_logic := '0';
    signal main_street: std_logic_vector(2 downto 0);
    signal sub_street: std_logic_vector(2 downto 0);
    signal crosswalk: std_logic_vector(1 downto 0);
    signal timerr: std_logic_vector(3 downto 0);
    constant clk_period: time := 10 ns;
begin
    dut: entity work.traffic_signal_light
        port map (
            clk_100MHz => clk_100MHz,
            rst => rst,
            main street => main street,
            sub street => sub street,
            crosswalk => crosswalk,
            timerr => timerr
        );
    -- Clock generation process
    clk_process: process
    begin
        while now < 1000 ns loop
            clk_100MHz <= '1';
            wait for clk_period / 2;
            clk 100MHz <= '0';
            wait for clk_period / 2;
        end loop;
        wait;
    end process;
    -- Reset process
    reset_process: process
    begin
        rst <= '1';
        wait for 140 ns;
        rst <= '0';
        wait for 20 ns;
        rst <= '1';
        wait for 100 ns;
        rst <= '0';
        wait for 10 ns;
        rst <= '1';
        wait;
    end process;
```



UCF flie:

```
NET "clk_100MHz"
                        LOC = P50;
NET "rst"
                        LOC = p133;
NET "main_street[2]"
                        LOC = P120;
NET "main street[1]"
                        LOC = P121;
NET "main_street[0]"
                       LOC = P123;
NET "sub_street[2]"
                       LOC = P124;
NET "sub_street[1]"
                       LOC = P126;
NET "sub_street[0]" LOC = P127;
NET "crosswalk[1]" LOC = P131;
NET "crosswalk[0]" LOC = P132;
```

synthesis report

خروجی نشان دهنده ی گزارش فرآیند سنتز (Synthesis) با ابزار Synthesis) با ابزار FPGA (Field-Programmable Gate Array) استفاده می شود. در زیر Environment) چند نکته از این گزارش آورده شده است:

١. اطلاعات مربوط به:Xilinx ISE

- نسخه: ۱۴.۷
- حق تكثير: از ١٩٩٥ تا ٢٠١٣
- مدت زمان واقعی به اتمام Xst: 0.00 ثانیه
- مدت زمان پردازنده به اتمام Xst: 0.06 ثانیه
- حجم کل حافظه استفاده شده: ۴۴۸۷۴۰۴ کیلوبایت

۲. خلاصه سنتز:

- انجام سنتز برای طراحی "traffic_signal_light"
- ورودیها و خروجیها: استفاده از فایل ورودی "traffic_signal_light.prj" و خروجی با فرمت "traffic_signal_light" و خروجی با فرمت "traffic_signal_light"
 - دستگاه هدف xc6slx9-3-tqg144 •

٣. تنظيمات سنتز:

- هدف بهینهسازی: سرعت
 - تلاش بهینهسازی: ۱
- استفاده از تقریباً ۱٪ از منابع FPGA
- استفاده از ۲۸ رجیستر و LUT ۱۰۸ در تسخیر منطقFPGA
 - استفاده از ۱۰) IO ورودی اخروجی
 - استفاده از ۱ بوفر ساعتBUFG

۴. استفاده از منابع:

- تعداد کل رجیسترها: ۲۸ از ۵۱۱۴۴۰) ٪(
 - تعداد کل LUT ها: ۱۰۸ از ۱۵۷۲۰) ٪(

۵. اطلاعات زمانبندی:

• کلاک اصلی clk_100MHz •

- حداقل دوره: ۵.۴۸۴ نانوثانیه (فرکانس حداکثر: ۱۸۲.۳۵۹ مگاهرتز)
 - حداكثر تاخير مسير تركيبي: ۵.۴۵۶ نانوثانيه

۶. استفاده از DSP و منابع دیگر:

- هیچ واحد DSP مشخص نشده است.
- استفاده از ۶٪ از BUFG/BUFGCTRLs

√. واحدهای شناسایی شده:

- 2افزوده کننده/کم کننده با ۱ عدد ۲۷ بیتی و ۱ عدد ۴ بیتی
 - 1مقایسهگر ۲۷ بیتی بزرگتر
 - FSM ابا ۷ حالت و ۲۰ گذار

Λ . هشدارها و اطلاعات:

• 8هشدار وجود دارد، از جمله یک هشدار دربارهی حساسیت یک سیگنال در یک فرآیند.

٩. استفاده از حافظه:

• استفاده از حداکثر ۴۴۸۷۴۰۴ کیلوبایت حافظه

۱۰. گزارش تاخیر:

• تحلیل تاخیر برای مسیرهای مختلف نشان داده شده است.

place and route report

اطلاعاتی که در این خروجی "Xilinx ISE "par نمایش داده شدهاند، مربوط به فرآیند Place and Route (قرار دادن و مسیریابی) در محیط توسعه FPGA است. در اینجا چند نکته کلیدی آورده شدهاند:

١. اطلاعات ابزار:

- نسخه ابزار: ۱۴.۷
- حق تکثیر: کپیرایت از سال ۱۹۹۵ تا ۲۰۱۳ شرکتXilinx
- پلتفرم: دسکتاپ با نام میزبان "DESKTOP-LO6OT5I"
 - تاریخ و زمان: ۱۷ دسامبر ۲۰۲۳، ساعت ۱۶:۳۸:۱۱

٢. اطلاعات طراحي:

- : traffic_signal_light نام طراحی
 - ورژن NCD: 3.2
 - دستگاه xc6slx9
 - پکیج tqg144 •
 - گرید سرعت: -۳

٣. شروع:

- دما: ۸۵.۰۰۰ سلسیوس
 - ولتاژ: ۱.۱۴۰ ولت

۴. تنظیمات:"par"

- : -w -intstyle ise -ol high -mt offه عربنهها
 - فایل دستگاه: 'slx9.nph'۶

۵. خلاصه استفاده از منابع:

- استفاده از ۱٪ از ثباتها و ۱٪ از LUT ها (بلوکهای منطقی) در حالت Utilization
 - استفاده از ۹٪ از IOBs (بلوکهای ورودی/خروجی) در حالتUtilization

⁹. استفاده از ویژگیهای خاص:

• درصد استفاده از منابع مختلف FPGA اعلام شده است.

سطوح تلاش:

• سطح کلی تلاش High

• سطح تلاش مسيريابHigh:

Λ . مراحل مسیریابی:

• ابزار از چند مرحله (فاز ۱ تا فاز ۱۰) برای کامل کردن مراحل مسیریابی استفاده کرده است.

٩. تجزیه و تحلیل زمان:

- امتیاز زمان: ۵۰ (Setup: 0۰) .
 - همهی محدودیتها برآورده شدهاند.

۱۰. گزارش ید:

• همهی سیگنالها کاملاً مسیریابی شدهاند.

۱۱.۱۱مام:"par"

- زمان واقعی کل: ۲ ثانیه
- زمان پردازنده کل: ۲ ثانیه
- حداکثر استفاده از حافظه: ۴۴۵۸ مگابایت

١٢. اطلاعات اضافي:

• گزارش اعلام کرده است که در حالت "Performance Evaluation Mode" اجرا شده است چرا که هیچ محدودیت زمانبندی کاربری یافت نشده یا گزینه برای نادیده گرفتن محدودیتهای زمانبندی فعال شده است.

۱۳. هشدارها/اطلاعات:

• دو پیام اطلاعاتی گزارش شدهاند و هیچ خطایی یا هشداری وجود ندارد.

static timing report

در گزارش زمانیFPGA ، تاخیرهای مختلف در مسیرهای مختلف مدار ذکر شدهاند. با توجه به نوع گزارش و اطلاعات موجود، می توان تاخیرهای مربوط به مسیرهای مختلف را تشخیص داد. در ادامه، مشخصات تاخیرها بر اساس گروههای خواسته شده آورده شدهاند:

الف .مسیر ورودی به رجیسترها:

- تاخیر از منبع (ورودی) به رجیستر:
 - نام منبع rst:
- تاخیر حداکثر تنظیم به افت سرعت: ۲.۵۹۳ (SLOW) تاخیر حداکثر تنظیم به افت
- تاخیر حداکثر نگهداری به افت سرعت: ۰.۵۱ (SLOW) ما تاخیر حداکثر نگهداری به افت
 - فرايند SLOW •
 - مسير rst ببه clk_100MHz_IBUF_BUFG

ب .مسیر رجیسترها به درگاههای خروجی:

- تاخیر از رجیستر به مقصد:(PAD)
- : crosswalk<0>, main_street<0>, sub_street<0
- تاخیر حداکثر clk به PAD: 4.138ns (FAST) تا ۹.۴۵۹ تا os (SLOW)
- تاخیر حداقل PAD: 4.138ns (FAST) به PAD: 4.138ns (FAST) تا ۱۳۵۹ و استان ۱۳۵۹ میلات استان ۱۳۵۹ میلات ۱۳۵۹ میلات
 - فرايند FAST :تا SLOW

ج .مسير بين رجيسترها:

- تاخیر بین رجیسترها:
- مسير clk_100MHz_IBUF_BUFG ببه clk_100MHz_IBUF_BUFG
 - تاخير Rise: 4.622ns

د .مسیر درگاههای ورودی به درگاههای خروجی:

- تاخير از PAD به:PAD
- مىدأ clk_100MHz
- : crosswalk<0>, main_street<0>, sub_street<0
- ns (crosswalk<0>), 10.344ns (main_street<0>), 10.332ns ٩.٩۶٩ تاخیر: \$\(\sub_street<0>\)

مسیر بحرانی (Critical Path) در طراحی مدار FPGA، مسیری است که تاخیر کل مدار بر اساس آن محاسبه می شود. این مسیر بیشترین تاخیر را داراست و هر تغییر در آن تاخیر کل مدار را تحت تأثیر قرار می دهد. برای تشخیص مسیر بحرانی از اطلاعات گزارش زمانی که ارائه داده اید، می توانید به تاخیرهای مربوط به مسیرهای مختلف توجه کنید.

با توجه به اطلاعات گزارش زمانی شما، می توان نقاط زیر را به عنوان مسیر بحرانی شناسایی کرد:

مسير ورودي به رجيسترها (الف):

مسير: rst به rst park_TBUF_BUFG

تاخیر از منبع به رجیستر: ۲.۵۹۳ (SLOW) rs

تاخير از رجيستر به (SLOW) تاخير از رجيستر به (clk_100MHz_IBUF_BUFG: 0.051ns

مسیر رجیسترها به درگاههای خروجی (ب):

مسيرهاي crosswalk<0>, main_street<0>, sub_street<0

تاخير از رجيستر به PAD: 4.138ns (FAST) تا ۹.۴۵۹ تا ما ns (SLOW)

مسير بين رجيسترها (ج):

مسير: clk_100MHz_IBUF_BUFG به clk_100MHz_IBUF_BUFG

تاخیر بین رجیسترها: ns۴.۶۲۲

مسیر درگاههای ورودی به درگاههای خروجی (د):

مسيرهاي از clk_100MHz به crosswalk<0>, main_street<0>, sub_street<0

تاخير از PAD: 9.969ns (crosswalk<0>), 10.344ns (main_street<0>), 10.332ns باخير از sub_street<0>) (sub_street<0>)

با توجه به مقادیر تاخیرها، مسیری که تاخیر بیشتری دارد (حداقل تاخیر از منبع به مقصد) می تواند مسیر بحرانی باشد. در این مورد، مسیر rst به clk_100MHz_IBUF_BUFG به نظر می رسد که تاخیر حداکثری دارد و می تواند مسیر بحرانی باشد.