







知识点：

1. 同样是输入端10k接地，TTL算1，CMOS算0。CMOS不可悬空，TTL悬空算1。
2. 三种基本逻辑运算：与或非
3. 早期TTL技术成熟，但功耗比较大，只用于中小规模电路
4. 54/74HC00，54比74温度使用范围更宽，筛选检测更严格，HC表示系列，00表示不同逻辑功能芯片的编号
5. MOS反相器输出上升下降沿缓慢的原因是结电容的充放电
6. TTL静态功耗是主要的，CMOS动态功耗是主要的。
7. CMOS
   1. 静态功耗几乎为零
   2. 开关速度快（RC的R小），带负载能力强（输出电阻小）
   3. 扇入数也大（输入电阻大）
   4. 电路互补对称
   5. 总功耗
   6. 扇出数受到拉电流负载限制，拉电流会拉低高电平；受到灌电流负载限制，灌电流会提高低电平。扇出数取两者中数值小的作为扇出数。
   7. 延时功耗积小的芯片性能高
8. CMOS逻辑门：
   1. 这是二输入与非。N输入与非则是串N个N型，并N个P型，由于N型电阻，即使低电平，L处电压也会水涨船高。
   2. 这是二输入或非。N输入或非并N个N，串N个P。逻辑1受影响
   3. 传输门，控制信号1导通，0截止
   4. 输入保护和缓冲电路
      1. 为何要保护？——大，容易感应静电，产生大电流
      2. 如何保护？
         1. 两二极管限制电压
         2. RC积分网络使过冲电压延迟衰减
         3. 加个反相器缓冲
   5. 输出保护缓冲电路
      1. 两二极管限制电压
      2. 加反相器缓冲
   6. 输入输出位置加了反相器缓冲，会使该电路逻辑功能发生变化
   7. 实现线与
      1. 漏极开路门（OD），要外接上拉电阻，有，若想要工作速度快选小（小），若想功耗低，选大。带负载能力下降（输出电阻大）
   8. 噪声容限：
9. 三态输出门（TSL），主要用于数据总线传输
10. 类NMOS门电路
    1. NMOS比PMOS好，N载流子是电子，迁移率比空穴高。生产工艺优，使用正电源，兼容性好。
    2. CMOS芯片面积较大（管子多）
    3. 或非门，增加输入端个数不会影响电平电压。因此类NMOS电路多以或非门为基础搭建电路。
    4. 之所以叫类NMOS，是因为把N负载管换成了P负载管。（但工作管还是N）
11. BiCMOS门电路采用BJT作为输出级，驱动力强，功耗低，速度快，集成度高
12. RAM—Random-Access Memory随机是指可直接存取任意位置存储单元数据且访问时间与位置无关
13. ROM—Read-Only Memory。分固定ROM（只能由制造商写入）和可编程ROM。
14. 可编程ROM
    1. PROM仅编程一次（熔丝）
    2. EPROM紫外光擦除。（SIMOS，浮栅，雪崩注入，紫外光擦除）
    3. EEPROM电擦除，即在线编程（Flotox管，选通管，电注入擦除，写入前要擦除，集成度低）
    4. FLASH比EEPROM更快写入速度，更高密度（快闪叠栅MOS管，无选通管，写入前要擦除，擦除速度快）
15. RAM
    1. SRAM
       1. 存储单元是双稳态电路
       2. 电路复杂，集成度受到限制
       3. 同步SRAM—时钟脉冲控制下完成读写
    2. DRAM
       1. 存储单元是电容
       2. 需要定时刷新
16. FIFO存储器 队列
17. 双口存储器，当同时访问地址单元，内部仲裁电路根据微小时差决定哪个端口先访问
18. 半导体存储器的容量扩展
    1. 位扩展：RAM地址线并联，输出线分开
    2. 字扩展：译码器片选，地址线分开，输出线并联
19. PLD可编程逻辑器件
    1. SPLD（simple PLD）
       1. PLA可编程逻辑阵列——与或阵列都可编程
       2. PAL可编程阵列逻辑——与可编程，或固定
       3. GAL通用型阵列逻辑——与可编程，或固定（优化了输出结构）
       4. PROM，EPROM——与固定，或可编程
    2. CPLD（complex PLD）
       1. 编程机理基于EEPROM，快闪存储器
       2. 逻辑单元是可编程与或阵列
       3. 集成度低
    3. FPGA
       1. 编程机理基于SRAM，外部用PROM保存编程数据（每次开启时要初始化）
       2. 逻辑单元是查找表
       3. 集成度高，能完成比较复杂的算法
20. 单稳态触发器
    1. 分可重复触发和不可重复触发
    2. 应用：定时，延时，延时采样——噪声消除
21. 施密特触发器
    1. 同频率波形变换，输出信号占空比与触发器中电阻比值相关
    2. 用于波形变换，波形整形，消除干扰，幅度鉴别
22. 多谐振荡器
    1. 反馈延时环节和开关电路组成
       1. 门电路充当开关电路：T=1.4RC
       2. 比较器充当开关电路：
    2. 双相脉冲产生电路中用到石英晶体和JK触发器
23. D/A转换器
    1. 
    2. ？？？
    3. 
    4. 转换精度：比例误差（斜率）失调误差（零漂）非线性误差
24. A/D转换器
    1. 过程
       1. 取样：
       2. 保持
       3. 量化，属于原理误差无法消除


（4位码为例）

* + - 1. 舍尾取整时，门限设置为1/16,2/16,3/16,...,15/16.最大误差一个
      2. 四舍五入时，门限设置为1/31,3/31,5/31,...,30/31.最大误差1/2
    1. 编码
  1. 分类
  2. 分辨率：最大电压/
  3. 并行比较型A/D 要个比较器和触发器（触发器的输出不是输出，最后有个优先编码器）
  4. n位逐次比较器每次准换至少需要n个时钟周期

1. 小数的补码反码，先忽略小数点，进行操作之后早把小数点补上。
2. 补码 数值位减一取反
3. 原码补码 数值位取反加一
4. 正数和负数的补码相加相当于两正数相减
5. 余三码是8421BCD+3
6. 余三循环码是格雷码首尾各去掉3个数
7. 二进制码转格雷码自身相加，比较好看，格雷码转二进制码加尾巴
8. 
9. 2421，5421前五个数最高位为0，后五个数最高位为1



一定得是integer吗，reg行不行



四位有符号数能表示15？？